一種改進(jìn)的差分架構(gòu)xpm存儲(chǔ)單元的制作方法
【專利摘要】本發(fā)明公開了一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，包括兩條支路，所述每條支路包括MOS場(chǎng)效應(yīng)晶體管和MOS數(shù)據(jù)存儲(chǔ)元件，所述MOS場(chǎng)效應(yīng)晶體管柵極，柵極的柵介質(zhì)和柵介質(zhì)下面的第1和第2摻雜半導(dǎo)體區(qū)，所述第1和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)即所述MOS管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第1摻雜半導(dǎo)體區(qū)。本發(fā)明采用差分架構(gòu)，有效的擴(kuò)大了讀操作時(shí)的可區(qū)分電流，采用對(duì)稱差分架構(gòu)，存儲(chǔ)單元的支路阻抗匹配更好，穩(wěn)定性更高。
【專利說(shuō)明】一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及非揮發(fā)性可編程存儲(chǔ)器，具體涉及一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單
J Li ο
【背景技術(shù)】
[0002]隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，我們正邁向一個(gè)信息社會(huì)。信息社會(huì)離不開信息的存儲(chǔ)。近半個(gè)世紀(jì)以來(lái)，人們不斷地探索存貯新技術(shù)，形成了品種繁多的存儲(chǔ)器家族，其中的半導(dǎo)體非揮發(fā)性存儲(chǔ)器(Non-Volatile Semiconductor Memory)因其具有掉電仍能保持信息的特點(diǎn)而成為存儲(chǔ)器家族的熱門領(lǐng)域。
[0003]其中，基于介質(zhì)擊穿的一次可編程非揮發(fā)性存儲(chǔ)器獲得了較多的關(guān)注，它可以為電路應(yīng)用提供靈活多樣和價(jià)格低廉的解決方案，因而廣泛應(yīng)用于數(shù)據(jù)存儲(chǔ)備份，代碼存儲(chǔ)，初始信息存儲(chǔ)，RFID標(biāo)示信息存儲(chǔ)等領(lǐng)域。
[0004]在專利US6215140 “Electrically programmable non-volatile memory cellconfiguration ”中，Reisinger等人提出了利用電容中的二氧化娃層的擊穿來(lái)存儲(chǔ)數(shù)據(jù)的一種PROM單元就是一個(gè)例子。其中，基本的PROM就是利用一個(gè)氧化物電容和一個(gè)結(jié)形二極管作為交叉點(diǎn)元件組合而成。一個(gè)完整的電容代表邏輯值0，一個(gè)電擊穿電容代表邏輯值I。二氧化硅層的厚度調(diào)節(jié)到能夠獲得所需要的性能規(guī)范。二氧化硅的擊穿電荷約為lOC/cm2，如果給厚度為IOnm的電容介質(zhì)上加上一個(gè)IOV的電壓(獲得的場(chǎng)強(qiáng)為107V/cm)，就會(huì)有約IO6A/ cm2的電流流動(dòng)。在10V下就會(huì)有大量的時(shí)間來(lái)對(duì)一個(gè)存儲(chǔ)器單元進(jìn)行編程。但這種結(jié)構(gòu)存在編程時(shí)間與功耗上的矛盾，短的編程是通過(guò)增大功耗獲得的，如果想要功耗低，就會(huì)造成編程時(shí)間過(guò)長(zhǎng)，編程效率降低。而且該工藝與傳統(tǒng)COMS工藝不符，生產(chǎn)成本增大。
[0005]在中國(guó)專利CN1351381A “利用超薄介質(zhì)擊穿現(xiàn)象的半導(dǎo)體存儲(chǔ)器單元和存儲(chǔ)器陣列”，彭澤忠提出了 XPM存儲(chǔ)器單元，也叫做超級(jí)永久性存儲(chǔ)器，是一種具有在超薄介質(zhì)(如柵氧化層)周圍構(gòu)成的數(shù)據(jù)存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)單元。其編程操作方法是給超薄介質(zhì)加應(yīng)力出現(xiàn)擊穿(軟擊穿或硬擊穿)來(lái)建立存儲(chǔ)單元的泄漏電流電平。存儲(chǔ)器單元通過(guò)檢測(cè)單元吸收的電流來(lái)讀出。一種合適的超薄介質(zhì)就是比如說(shuō)約50?；?0埃厚以下的高質(zhì)量柵氧化層。其存儲(chǔ)單元如圖1所示，由一個(gè)MOS場(chǎng)效應(yīng)管和MOS數(shù)據(jù)存儲(chǔ)元件組成，其中MOS數(shù)據(jù)存儲(chǔ)單元實(shí)際就是一個(gè)由柵極、超薄介質(zhì)層和一個(gè)摻雜區(qū)構(gòu)成的MOS半晶體管。存儲(chǔ)單元的斷面圖如圖2所示。XPM存儲(chǔ)單元的優(yōu)點(diǎn)是非常穩(wěn)定，因?yàn)閿?shù)據(jù)是存儲(chǔ)在物理單元中而不是以存儲(chǔ)電荷的形式存儲(chǔ)的。XPM存儲(chǔ)器單元可用標(biāo)準(zhǔn)的CMOS工藝制作而不用更為復(fù)雜、成本更高的許多其它非揮發(fā)性存儲(chǔ)器的特有制作工藝制作。但隨著近年來(lái)集成電路工藝的不斷進(jìn)步，器件的尺寸越來(lái)越小，器件讀操作時(shí)可區(qū)分的電流范圍也越來(lái)越小，電流范圍的局限嚴(yán)重限制了參考電路的阻抗選擇，很容易帶來(lái)阻抗不匹配問(wèn)題，造成讀取錯(cuò)誤。為了靈敏且迅速的讀出數(shù)據(jù)，現(xiàn)在通常都采用差分放大電路來(lái)最為讀取電路。
[0006]有鑒于此，有必要提出一種改進(jìn)的XPM存儲(chǔ)單元結(jié)構(gòu)來(lái)優(yōu)化這些問(wèn)題。
【發(fā)明內(nèi)容】

[0007]為克服現(xiàn)有技術(shù)中的不足，本發(fā)明提供一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，在傳統(tǒng)XPM存儲(chǔ)單元的基礎(chǔ)上，讀取時(shí)采用兩條支路對(duì)比輸入差分放大器，避免了采用基準(zhǔn)電路帶來(lái)的不匹配問(wèn)題，極大地提高了讀取的穩(wěn)定性。
[0008]為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn):
一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，包括兩條支路，所述每條支路包括MOS場(chǎng)效應(yīng)晶體
管和MOS數(shù)據(jù)存儲(chǔ)元件，所述MOS場(chǎng)效應(yīng)晶體管柵極，柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)即所述MOS管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)。
[0009]進(jìn)一步的，所述MOS場(chǎng)效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS數(shù)據(jù)存儲(chǔ)元件的第I摻雜半導(dǎo)體區(qū)與所述MOS場(chǎng)效應(yīng)晶體管的第I摻雜半導(dǎo)體區(qū)連接。
[0010]進(jìn)一步的，所述MOS場(chǎng)效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場(chǎng)效應(yīng)晶體管的柵漏極作為整體器件的位線，所述MOS數(shù)據(jù)存儲(chǔ)元件作為導(dǎo)電結(jié)構(gòu)作為整體器件的源線。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:
I)本發(fā)明采用差分架構(gòu)，有效地?cái)U(kuò)大了讀操作時(shí)的可區(qū)分電流。
[0012]2)本發(fā)明采用對(duì)稱差分架構(gòu)，存儲(chǔ)單元支路的阻抗匹配更好，穩(wěn)定性更高。對(duì)于現(xiàn)有的存儲(chǔ)單元而言，讀取時(shí)通常采用一條基準(zhǔn)電路作為參考支路，和位線BL —起輸入到靈敏放大器中。這條支路的阻抗必須介于存儲(chǔ)單元存O時(shí)BL端等效阻抗和存儲(chǔ)單元存I時(shí)等效阻抗中間，這兒的參考支路必須小心設(shè)計(jì)，不然很容易引起錯(cuò)誤。而對(duì)于本發(fā)明提出的差分結(jié)構(gòu)，兩條BL支路都是相同的結(jié)構(gòu)，阻抗值也肯定在存O時(shí)等效阻抗和存I時(shí)等效阻抗之間變化。因而不用擔(dān)心阻抗匹配問(wèn)題，存儲(chǔ)單元的穩(wěn)定性也可以得到保障。
[0013]差分架構(gòu)XPM單元可以一定程度上擴(kuò)大器件讀操作時(shí)可區(qū)分的電流范圍，同時(shí)讀取時(shí)采用兩條支路對(duì)比輸入差分放大器，可以避免采用基準(zhǔn)電路帶來(lái)的不匹配問(wèn)題，極大地提高了讀取的穩(wěn)定性。該架構(gòu)具有很重要的研究意義和廣闊的市場(chǎng)前景。
[0014]上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說(shuō)明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說(shuō)明如后。本發(fā)明的【具體實(shí)施方式】由以下實(shí)施例及其附圖詳細(xì)給出。
【專利附圖】

【附圖說(shuō)明】
[0015]此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
圖1為XPM存儲(chǔ)單元結(jié)構(gòu)示意圖；
圖2為XPM存儲(chǔ)單元斷面示意圖；
圖3為改進(jìn)的差分XPM存儲(chǔ)單元示意圖?！揪唧w實(shí)施方式】
[0016]下面將參考附圖并結(jié)合實(shí)施例，來(lái)詳細(xì)說(shuō)明本發(fā)明。
[0017]參照?qǐng)D3所示，一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，包括兩條支路，所述每條支路包括MOS場(chǎng)效應(yīng)晶體管和MOS數(shù)據(jù)存儲(chǔ)元件，所述MOS場(chǎng)效應(yīng)晶體管柵極，柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)即所述MOS管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)。
[0018]進(jìn)一步的，所述MOS場(chǎng)效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS數(shù)據(jù)存儲(chǔ)元件的第I摻雜半導(dǎo)體區(qū)與所述MOS場(chǎng)效應(yīng)晶體管的第I摻雜半導(dǎo)體區(qū)連接。
[0019]進(jìn)一步的，所述MOS場(chǎng)效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場(chǎng)效應(yīng)晶體管的柵漏極作為整體器件的位線，所述MOS數(shù)據(jù)存儲(chǔ)元件作為導(dǎo)電結(jié)構(gòu)作為整體器件的源線。
[0020]本發(fā)明的原理:
結(jié)合圖3所示，這里的MOS晶體管Ml和M3也稱為選擇晶體管，用來(lái)“選擇”一個(gè)特定的存儲(chǔ)器單元用于編程或讀出。正如將要在下面看到的那樣，在編程步驟中，給選擇晶體管和MOS數(shù)據(jù)存儲(chǔ)管(M3和M4)上加上一個(gè)大電壓擊穿MOS數(shù)據(jù)存儲(chǔ)管的柵氧化層。然而，擊穿選擇晶體管的柵氧化層是不期望的。因此，選擇晶體管的柵氧化層比MOS數(shù)據(jù)存儲(chǔ)管的柵氧化層要厚一些。
[0021]在說(shuō)明存儲(chǔ)單元工作原理時(shí)，所用電壓是說(shuō)明性的，在不同的應(yīng)用中或當(dāng)使用不同的工藝技術(shù)時(shí)，很可能就要使用不同的電壓。
[0022]編程狀態(tài)時(shí)，在WL上加上7V電壓，在BLl上也加7V電壓，在BL2上加0V，SLl和SL2都接0V。這就使Ml柵極和漏極出現(xiàn)7V的電壓，足以使Ml導(dǎo)通。Ml的源極升到7V，使Ml兩端稍微有一點(diǎn)電壓降，從而使M3的兩端出現(xiàn)6.6V的電壓差。M3中的柵氧化層是設(shè)計(jì)在這個(gè)電位差下?lián)舸?、從而?duì)M3進(jìn)行了編程。由于M2的漏極接0V，M4的柵極也接的0V，所以M4的兩端就沒有電壓降，M4沒有被編程。這時(shí)我們定義差分存儲(chǔ)架構(gòu)被寫入“I”。同理，如果WL接7V，BLl接0V，BL2接7V，SLl和SL2接0V，那么M2的柵氧化層沒有被擊穿，沒有被編程，而M4的柵氧化層被擊穿，M4被編程。這時(shí)，我們定義差分存儲(chǔ)架構(gòu)被寫入“O”。
[0023]讀取狀態(tài)時(shí)，給WL上加上2.5V的電壓，SLl和SL2上加1.5V的電壓，假定M2被編程，而M4沒有被編程，即存儲(chǔ)單元已被寫入“ I ”，則左邊支路由于M2被擊穿，Ml導(dǎo)通，產(chǎn)生一個(gè)較大的電流II，右邊支路由于M4沒有被擊穿，相當(dāng)于開路，只有一個(gè)極小的電流12，這時(shí)11>12，把Il和12輸入靈敏放大器，便讀出“I”。同理，如果11〈12便讀出“O”。
[0024]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，其特征在于，包括兩條支路，所述每條支路包括MOS場(chǎng)效應(yīng)晶體管和MOS數(shù)據(jù)存儲(chǔ)元件，所述MOS場(chǎng)效應(yīng)晶體管柵極，柵極的柵介質(zhì)和柵介質(zhì)下面的第I和第2摻雜半導(dǎo)體區(qū)，所述第I和第2摻雜半導(dǎo)體區(qū)分別作為MOS管的源極和漏極，所述MOS數(shù)據(jù)存儲(chǔ)元件有一個(gè)導(dǎo)電結(jié)構(gòu)即所述MOS管的柵極，導(dǎo)電結(jié)構(gòu)下面的一層超薄介質(zhì)，導(dǎo)電結(jié)構(gòu)下面的第I摻雜半導(dǎo)體區(qū)。
2.根據(jù)權(quán)利要求1所述的改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，其特征在于，所述MOS場(chǎng)效應(yīng)晶體管的第I和第2摻雜半導(dǎo)體區(qū)在空間上隔開并在其中間確定了溝道區(qū)，所述MOS數(shù)據(jù)存儲(chǔ)元件的第I摻雜半導(dǎo)體區(qū)與所述MOS場(chǎng)效應(yīng)晶體管的第I摻雜半導(dǎo)體區(qū)連接。
3.根據(jù)權(quán)利要求1所述的改進(jìn)的差分架構(gòu)XPM存儲(chǔ)單元，其特征在于，所述MOS場(chǎng)效應(yīng)晶體管的柵極作為整體器件的字線，所述MOS場(chǎng)效應(yīng)晶體管的柵漏極作為整體器件的位線，所述MOS數(shù)據(jù)存儲(chǔ)元件作為導(dǎo)電結(jié)構(gòu)作為整體器件的源線。
【文檔編號(hào)】G11C16/26GK103680631SQ201310723037
【公開日】2014年3月26日 申請(qǐng)日期:2013年12月25日 優(yōu)先權(quán)日:2013年12月25日
【發(fā)明者】李力南, 翁宇飛, 姜偉, 張其笑 申請(qǐng)人:蘇州寬溫電子科技有限公司