本發(fā)明涉及高速鏈路技術(shù)領(lǐng)域，特別是涉及一種鏈路參數(shù)在線(xiàn)調(diào)整的方法與裝置。

背景技術(shù)：

pcie屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線(xiàn)帶寬，主要支持主動(dòng)電源管理，錯(cuò)誤報(bào)告，端對(duì)端的可靠性傳輸，熱插拔以及服務(wù)質(zhì)量(qos)等功能。它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，目前最高的16x2.0版本可達(dá)到10gb/s，而且還有相當(dāng)大的發(fā)展?jié)摿Αciexpress也有多種規(guī)格，從pciexpress1x到pciexpress16x，能滿(mǎn)足將來(lái)一定時(shí)間內(nèi)出現(xiàn)的低速設(shè)備和高速設(shè)備的需求。pci-express最新的接口是pcie3.0接口，其比特率為8gb/s，約為上一代產(chǎn)品帶寬的兩倍。在pcie數(shù)據(jù)傳輸率越來(lái)越高的情況下，高速鏈路的誤碼率越來(lái)越高，pcie組織在pcie3.0規(guī)范里引入了接收發(fā)送均衡的概念，在每一對(duì)serdes的接收和發(fā)送端都設(shè)置有均衡器，均衡器各參數(shù)在鏈路建立的過(guò)程中有一步名為鏈路均衡(linkequalization)的過(guò)程，該過(guò)程為鏈路邏輯單元根據(jù)當(dāng)前鏈路狀況將其接收和發(fā)送的鏈路參數(shù)調(diào)整到最優(yōu)參數(shù)。

但是，在鏈路建立后的運(yùn)行過(guò)程中，由于環(huán)境變化、鏈路、芯片等不確定因素的變化，初始調(diào)整的最優(yōu)參數(shù)并不能完全保證鏈路在任何情況下的可靠性。也即初始設(shè)置的鏈路參數(shù)，可能并不適用于當(dāng)前鏈路的要求，若鏈路仍按照初始設(shè)置的鏈路參數(shù)運(yùn)行，該鏈路的可靠性會(huì)受到影響。

可見(jiàn)，如何保證鏈路在不同條件下的可靠性，是本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例的目的是提供一種鏈路參數(shù)在線(xiàn)調(diào)整的方法與裝置，可以實(shí)現(xiàn)對(duì)鏈路參數(shù)的在線(xiàn)調(diào)整，以保證鏈路在不同條件下的可靠性。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種鏈路參數(shù)在線(xiàn)調(diào)整的方法，包括：

根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值；

當(dāng)所述目標(biāo)值超過(guò)門(mén)限值時(shí)，則向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，觸發(fā)所述均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。

可選的，所述根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值包括：

獲取第一時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第一數(shù)值；

獲取第二時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第二數(shù)值；

計(jì)算所述第二數(shù)值與所述第一數(shù)值的差值，并將所述差值作為所述目標(biāo)值。

可選的，所述根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值包括：

獲取寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為所述目標(biāo)值。

可選的，還包括：

統(tǒng)計(jì)預(yù)定時(shí)間內(nèi)向所述均衡器發(fā)送的所述用于調(diào)整鏈路參數(shù)命令請(qǐng)求的次數(shù)；

若所述次數(shù)超過(guò)預(yù)設(shè)值，則停止向所述均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求。

本發(fā)明實(shí)施例還提供一種鏈路參數(shù)在線(xiàn)調(diào)整的裝置，包括得到單元和發(fā)送單元：

所述得到單元，用于根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值；

當(dāng)所述目標(biāo)值超過(guò)門(mén)限值時(shí)，則觸發(fā)所述發(fā)送單元，所述發(fā)送單元，用于向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，觸發(fā)所述均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。

可選的，所述得到單元包括獲取子單元和計(jì)算子單元：

所述獲取子單元，用于獲取第一時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第一數(shù)值；

所述獲取子單元還用于獲取第二時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第二數(shù)值；

所述計(jì)算子單元，用于計(jì)算所述第二數(shù)值與所述第一數(shù)值的差值，并將所述差值作為所述目標(biāo)值。

可選的，所述得到單元具體用于獲取寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為目標(biāo)值。

可選的，還包括統(tǒng)計(jì)單元：

所述統(tǒng)計(jì)單元，用于統(tǒng)計(jì)預(yù)定時(shí)間內(nèi)向所述均衡器發(fā)送的所述用于調(diào)整鏈路參數(shù)命令請(qǐng)求的次數(shù)；若所述次數(shù)超過(guò)預(yù)設(shè)值，則觸發(fā)所述發(fā)送單元停止向所述均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求。

由上述技術(shù)方案可以看出，對(duì)于兩個(gè)pcie芯片之間建立的數(shù)據(jù)傳輸鏈路而言，通過(guò)pcie鏈路在線(xiàn)調(diào)整邏輯模塊可以實(shí)時(shí)監(jiān)控兩個(gè)pcie芯片的寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值，當(dāng)目標(biāo)值超過(guò)門(mén)限值時(shí)，說(shuō)明鏈路的參數(shù)已經(jīng)不適用于當(dāng)前鏈路的需求，通過(guò)向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，來(lái)觸發(fā)均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。可見(jiàn)，通過(guò)該技術(shù)方案可以實(shí)現(xiàn)對(duì)鏈路參數(shù)的在線(xiàn)調(diào)整，從而保證鏈路在不同條件下的可靠性。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例，下面將對(duì)實(shí)施例中所需要使用的附圖做簡(jiǎn)單的介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明實(shí)施例提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的系統(tǒng)結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的方法的流程圖；

圖3為本發(fā)明實(shí)施例提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下，所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)范圍。

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。

隨著計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)據(jù)傳輸?shù)囊?guī)模越來(lái)越來(lái)大，對(duì)數(shù)據(jù)傳輸速率的要求也越來(lái)越高。pcie是最新的總線(xiàn)和接口標(biāo)準(zhǔn)，具有較高的數(shù)據(jù)傳輸速率。pcie總線(xiàn)使用端到端的連接方式，在一條pcie鏈路的兩端只能各連接一個(gè)設(shè)備，這兩個(gè)設(shè)備互為數(shù)據(jù)發(fā)送端和數(shù)據(jù)接收端，發(fā)送端和接收端都含有發(fā)送邏輯(tx)和接收邏輯(rx)，如圖1所示，在兩個(gè)pcie芯片，分別為pcie主機(jī)(pciehost)和pcie設(shè)備(pciedevice)，在這兩個(gè)pcie芯片之間具有一條高速鏈路。傳統(tǒng)方式中，在該鏈路的建立過(guò)程中，可以由pciehost發(fā)送端和接收端中設(shè)置的均衡器實(shí)現(xiàn)對(duì)鏈路參數(shù)的調(diào)整。

考慮到在鏈路運(yùn)行過(guò)程中，由于不同因素的影響，可能會(huì)出現(xiàn)初始設(shè)置的鏈路參數(shù)并不適用于當(dāng)前鏈路要求的情況，若鏈路仍按照初始設(shè)置的鏈路參數(shù)運(yùn)行，通過(guò)該鏈路傳輸數(shù)據(jù)時(shí)可能會(huì)出現(xiàn)傳輸錯(cuò)誤的情況，當(dāng)錯(cuò)誤次數(shù)較多時(shí)，說(shuō)明初始設(shè)置的鏈路參數(shù)已經(jīng)不適用于鏈路的要求，為了保證鏈路傳輸數(shù)據(jù)的可靠性，需要對(duì)該鏈路的鏈路參數(shù)重新進(jìn)行調(diào)整。

為此，本發(fā)明實(shí)施例提出了一種鏈路參數(shù)在線(xiàn)調(diào)整的方法與裝置，參見(jiàn)圖1所示，通過(guò)pcie鏈路在線(xiàn)調(diào)整邏輯模塊實(shí)現(xiàn)對(duì)鏈路情況的監(jiān)控，從而在鏈路可靠性不足的情況下觸發(fā)pcie芯片中的均衡器進(jìn)入linkequalization過(guò)程，進(jìn)行鏈路參數(shù)重協(xié)商即重新調(diào)整鏈路參數(shù)。其中，pciehost和pciedevice芯片中的鏈路錯(cuò)誤記錄可以是寄存器記錄的鏈路出現(xiàn)錯(cuò)誤的個(gè)數(shù)，pcie鏈路在線(xiàn)調(diào)整邏輯模塊可以依據(jù)于獲取的錯(cuò)誤記錄，了解鏈路出現(xiàn)錯(cuò)誤的情況，當(dāng)出現(xiàn)錯(cuò)誤的情況超過(guò)設(shè)定的條件時(shí)，則觸發(fā)pciehost的均衡器進(jìn)入linkequalization過(guò)程，實(shí)現(xiàn)對(duì)鏈路參數(shù)的在線(xiàn)調(diào)整。

接下來(lái)，詳細(xì)介紹本發(fā)明實(shí)施例所提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的方法。圖2為本發(fā)明實(shí)施例提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的方法的流程圖，該方法包括：

s201：根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值。

在每個(gè)pcie芯片中都有相應(yīng)的寄存器，該寄存器可以用于記錄該鏈路運(yùn)行過(guò)程中出現(xiàn)錯(cuò)誤的個(gè)數(shù)即鏈路錯(cuò)誤個(gè)數(shù)，鏈路運(yùn)行過(guò)程中每出現(xiàn)一次錯(cuò)誤該寄存器的值會(huì)增加1。在本發(fā)明實(shí)施例中，可以利用pcie鏈路在線(xiàn)調(diào)整邏輯模塊來(lái)監(jiān)控寄存器中數(shù)值的變化，從而了解鏈路的運(yùn)行情況。

目標(biāo)值可以用于反映鏈路運(yùn)行情況的數(shù)值，該目標(biāo)值與鏈路錯(cuò)誤個(gè)數(shù)相關(guān)，目標(biāo)值越高，說(shuō)明鏈路出現(xiàn)錯(cuò)誤的情況越嚴(yán)重。

目標(biāo)值的計(jì)算方式可以有多種，接下來(lái)以其中兩種方式為例展開(kāi)介紹。第一種方式，可以是根據(jù)某一時(shí)間段內(nèi)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的變化情況，計(jì)算出目標(biāo)值。依照該種方式計(jì)算出的目標(biāo)值，相當(dāng)于是誤碼增長(zhǎng)率。具體的，可以獲取第一時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第一數(shù)值；獲取第二時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第二數(shù)值；計(jì)算所述第二數(shù)值與所述第一數(shù)值的差值，并將所述差值作為所述目標(biāo)值。第二種方式，可以是將寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值直接作為目標(biāo)值。

s202：當(dāng)所述目標(biāo)值超過(guò)門(mén)限值時(shí)，則向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，觸發(fā)所述均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。

門(mén)限值可以用于表示觸發(fā)均衡器進(jìn)入鏈路參數(shù)調(diào)整模式的條件。

根據(jù)不同的計(jì)算方式可以設(shè)置相對(duì)應(yīng)的門(mén)限值。以第一種計(jì)算方式為例，目標(biāo)值即為寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，該數(shù)值為鏈路運(yùn)行過(guò)程中出現(xiàn)錯(cuò)誤的總次數(shù)，相應(yīng)的該門(mén)限值可以設(shè)置的較高些，例如，可以設(shè)置為8，當(dāng)寄存器中的錯(cuò)誤個(gè)數(shù)達(dá)到8個(gè)時(shí)，說(shuō)明此時(shí)鏈路的可靠性已經(jīng)得不到保證，需要重新進(jìn)行鏈路參數(shù)的調(diào)整，可以觸發(fā)均衡器進(jìn)入鏈路參數(shù)調(diào)整模式即進(jìn)入linkequalization過(guò)程，重新調(diào)整鏈路參數(shù)。相應(yīng)的，對(duì)于第二種計(jì)算方式得到的目標(biāo)值，在設(shè)置門(mén)限值時(shí)可以設(shè)置的較低些，例如，可以設(shè)置為5。以?xún)蓚€(gè)時(shí)刻為例，第一時(shí)刻寄存器記錄的鏈路錯(cuò)誤個(gè)數(shù)為2個(gè)，第二時(shí)刻寄存器記錄的鏈路錯(cuò)誤個(gè)數(shù)為8個(gè)，在這兩個(gè)時(shí)刻對(duì)應(yīng)的時(shí)間段內(nèi)，鏈路錯(cuò)誤個(gè)數(shù)的增長(zhǎng)為6，超過(guò)了門(mén)限值5，說(shuō)明此時(shí)鏈路的可靠性已經(jīng)得不到保證，需要重新進(jìn)行鏈路參數(shù)的調(diào)整。

在具體實(shí)現(xiàn)中，可以通過(guò)pcie鏈路在線(xiàn)調(diào)整邏輯模塊向pciehost芯片發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求的方式，來(lái)觸發(fā)所述均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。

參照?qǐng)D1所示的示意圖，pcie鏈路在線(xiàn)調(diào)整邏輯模塊獲取的是兩個(gè)pcie芯片的錯(cuò)誤記錄，相應(yīng)的得到的目標(biāo)值有兩個(gè)，在本發(fā)明實(shí)施例中，將目標(biāo)值與門(mén)限值進(jìn)行比較，只要這兩個(gè)目標(biāo)值中有任意一個(gè)目標(biāo)值超過(guò)門(mén)限值，則觸發(fā)均衡器進(jìn)入鏈路參數(shù)調(diào)整模式，進(jìn)行鏈路參數(shù)的調(diào)整。

需要說(shuō)明的是，在圖1所示的兩個(gè)pcie芯片中，pciehost相當(dāng)于是一個(gè)cpu，該pciehost芯片可以實(shí)現(xiàn)對(duì)鏈路參數(shù)的調(diào)整，pciedevice芯片相當(dāng)于與pciehost建立鏈路的一個(gè)設(shè)備，不參與鏈路參數(shù)的調(diào)整，故此，在本發(fā)明實(shí)施例中，pcie鏈路在線(xiàn)調(diào)整邏輯模塊可以只向pciehost芯片發(fā)送請(qǐng)求，觸發(fā)pciehost芯片的均衡器進(jìn)行鏈路參數(shù)的調(diào)整。

由上述技術(shù)方案可以看出，對(duì)于兩個(gè)pcie芯片之間建立的數(shù)據(jù)傳輸鏈路而言，通過(guò)pcie鏈路在線(xiàn)調(diào)整邏輯模塊可以實(shí)時(shí)監(jiān)控兩個(gè)pcie芯片的寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值，當(dāng)目標(biāo)值超過(guò)門(mén)限值時(shí)，說(shuō)明鏈路的參數(shù)已經(jīng)不適用于當(dāng)前鏈路的需求，通過(guò)向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，來(lái)觸發(fā)均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。可見(jiàn)，通過(guò)該技術(shù)方案可以實(shí)現(xiàn)對(duì)鏈路參數(shù)的在線(xiàn)調(diào)整，從而保證鏈路在不同條件下的可靠性。

在上述實(shí)施例中，pcie鏈路在線(xiàn)調(diào)整邏輯模塊每向pciehost芯片發(fā)送一次請(qǐng)求，便可觸發(fā)均衡器進(jìn)行一次鏈路參數(shù)的調(diào)整。當(dāng)均衡器頻繁需要對(duì)鏈路參數(shù)進(jìn)行調(diào)整時(shí)，則可能會(huì)出現(xiàn)鏈路本身出現(xiàn)問(wèn)題的情況，也即該鏈路的可靠性降低可能并非是因?yàn)殒溌穮?shù)的不合適，而是兩個(gè)pcie芯片之間建立的鏈路本身存在問(wèn)題。此時(shí)，頻繁的調(diào)整鏈路參數(shù)不僅增加了均衡器的工作強(qiáng)度，并且對(duì)提升鏈路的可靠性沒(méi)有明顯的效果，針對(duì)這種情況，可以停止向pciehost芯片發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求。具體的，可以通過(guò)統(tǒng)計(jì)預(yù)定時(shí)間內(nèi)向所述均衡器發(fā)送的所述用于調(diào)整鏈路參數(shù)命令請(qǐng)求的次數(shù)；若所述次數(shù)超過(guò)預(yù)設(shè)值，則停止向所述均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求。

其中，預(yù)設(shè)值可以根據(jù)實(shí)際情況進(jìn)行設(shè)定，本發(fā)明實(shí)施例對(duì)該預(yù)設(shè)值的具體數(shù)值不做限定。

圖3為本發(fā)明實(shí)施例提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的裝置的結(jié)構(gòu)示意圖，包括得到單元31和發(fā)送單元32：

所述得到單元31，用于根據(jù)寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)，得到鏈路錯(cuò)誤的目標(biāo)值。

當(dāng)所述目標(biāo)值超過(guò)門(mén)限值時(shí)，則觸發(fā)所述發(fā)送單元32，所述發(fā)送單元32，用于向均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求，觸發(fā)所述均衡器進(jìn)入鏈路參數(shù)調(diào)整模式。

可選的，所述得到單元包括獲取子單元和計(jì)算子單元：

所述獲取子單元，用于獲取第一時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第一數(shù)值；

所述獲取子單元還用于獲取第二時(shí)刻所述寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為第二數(shù)值。

所述計(jì)算子單元，用于計(jì)算所述第二數(shù)值與所述第一數(shù)值的差值，并將所述差值作為所述目標(biāo)值。

可選的，所述得到單元具體用于獲取寄存器中記錄的鏈路錯(cuò)誤個(gè)數(shù)的數(shù)值，并將所述數(shù)值作為目標(biāo)值。

可選的，還包括統(tǒng)計(jì)單元：

所述統(tǒng)計(jì)單元，用于統(tǒng)計(jì)預(yù)定時(shí)間內(nèi)向所述均衡器發(fā)送的所述用于調(diào)整鏈路參數(shù)命令請(qǐng)求的次數(shù)；若所述次數(shù)超過(guò)預(yù)設(shè)值，則觸發(fā)所述發(fā)送單元停止向所述均衡器發(fā)送用于調(diào)整鏈路參數(shù)的請(qǐng)求。

圖3所對(duì)應(yīng)實(shí)施例中特征的說(shuō)明可以參見(jiàn)圖2所對(duì)應(yīng)實(shí)施例的相關(guān)說(shuō)明，這里不再一一贅述。

以上對(duì)本發(fā)明所提供的一種鏈路參數(shù)在線(xiàn)調(diào)整的方法與裝置進(jìn)行了詳細(xì)介紹。說(shuō)明書(shū)中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見(jiàn)即可。對(duì)于實(shí)施例公開(kāi)的裝置而言，由于其與實(shí)施例公開(kāi)的方法相對(duì)應(yīng)，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)方法部分說(shuō)明即可。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以對(duì)本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。

專(zhuān)業(yè)人員還可以進(jìn)一步意識(shí)到，結(jié)合本文中所公開(kāi)的實(shí)施例描述的各示例的單元及算法步驟，能夠以電子硬件、計(jì)算機(jī)軟件或者二者的結(jié)合來(lái)實(shí)現(xiàn)，為了清楚地說(shuō)明硬件和軟件的可互換性，在上述說(shuō)明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來(lái)執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計(jì)約束條件。專(zhuān)業(yè)技術(shù)人員可以對(duì)每個(gè)特定的應(yīng)用來(lái)使用不同方法來(lái)實(shí)現(xiàn)所描述的功能，但是這種實(shí)現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。

結(jié)合本文中所公開(kāi)的實(shí)施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來(lái)實(shí)施。軟件模塊可以置于隨機(jī)存儲(chǔ)器(ram)、內(nèi)存、只讀存儲(chǔ)器(rom)、電可編程rom、電可擦除可編程rom、寄存器、硬盤(pán)、可移動(dòng)磁盤(pán)、cd-rom、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲(chǔ)介質(zhì)中。