本發(fā)明涉及醫(yī)療技術(shù)領(lǐng)域，尤其涉及一種磁共振接收鏈路及接收方法。

背景技術(shù)：

磁共振成像系統(tǒng)(Magnetic Resonance,MR)廣泛應(yīng)用于疾病的診斷過(guò)程中，在利用磁共振設(shè)備對(duì)患者病灶部位進(jìn)行成像時(shí)，需要將患者置于強(qiáng)磁場(chǎng)中，患者體內(nèi)的氫原子在外加磁場(chǎng)的作用下有序排列并繼續(xù)進(jìn)動(dòng)，當(dāng)停止施加外加磁場(chǎng)磁力后，患者體內(nèi)的氫原子將會(huì)恢復(fù)到原狀態(tài)，在氫原子恢復(fù)到原狀態(tài)的過(guò)程中，產(chǎn)生回波信號(hào)，磁共振接收機(jī)接收上述回波信號(hào)，用于磁共振成像。

數(shù)字接收機(jī)在磁共振中的應(yīng)用越來(lái)越多，而常用的數(shù)字接收機(jī)通常都是由現(xiàn)場(chǎng)可編程門(mén)陣列(Field－Programmable Gate Array，F(xiàn)PGA)實(shí)現(xiàn)的，在射頻信號(hào)激發(fā)后，經(jīng)過(guò)一定時(shí)間的延遲(射頻電路固有延遲)，接收線圈接收人體回波信號(hào)，并將所述回波信號(hào)進(jìn)行預(yù)處理后，轉(zhuǎn)換為數(shù)字回波信號(hào)，控制電路需要計(jì)算進(jìn)行數(shù)字回波信號(hào)采集的時(shí)間點(diǎn)，信號(hào)處理電路根據(jù)控制信號(hào)，對(duì)數(shù)字回波信號(hào)進(jìn)行采集，由于控制信號(hào)需要在不同的時(shí)鐘域間傳輸，而不同時(shí)鐘域的時(shí)鐘頻率并不相同，所以當(dāng)控制信號(hào)從一個(gè)時(shí)鐘域進(jìn)入另一個(gè)時(shí)鐘域，就會(huì)引入相位偏差，導(dǎo)致采樣的回波信號(hào)出現(xiàn)數(shù)據(jù)錯(cuò)誤，引起回波信號(hào)的相位累加或相位抵消，體現(xiàn)在圖像上即為在相位編碼方向上的偽影。

因此，對(duì)于磁共振成像系統(tǒng)而言，磁共振回波信號(hào)的數(shù)據(jù)采集控制如果出現(xiàn)相位抖動(dòng)，就會(huì)導(dǎo)致成像數(shù)據(jù)出現(xiàn)差錯(cuò)，直接影響計(jì)算機(jī)處理后的成像質(zhì)量。為提高磁共振的成像質(zhì)量，必須解決用于確定回波信號(hào)采集時(shí)間的控制信號(hào)的相位抖動(dòng)所造成的不利影響。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問(wèn)題是，在磁共振接收系統(tǒng)中，控制信號(hào)在不同時(shí)鐘域傳輸時(shí)會(huì)產(chǎn)生相位偏差，從而導(dǎo)致磁共振圖像出現(xiàn)偽影，本發(fā)明公開(kāi)一種磁共振接收鏈路，包括一種磁共振接收鏈路，包括控制電路和信號(hào)處理電路，所述控制電路產(chǎn)生控制信號(hào)，所述信號(hào)處理電路根據(jù)所述控制信號(hào)采集并處理磁共振回波信號(hào)，還包括轉(zhuǎn)換電路，連接于所述控制電路和信號(hào)處理電路之間，消除控制信號(hào)在控制電路和信號(hào)處理電路之間傳輸時(shí)產(chǎn)生的相位偏差。

可選的，所述轉(zhuǎn)換電路包括第一選擇器和存儲(chǔ)器，所述第一選擇器根據(jù)控制電路的指令信號(hào)選擇向存儲(chǔ)器輸入的數(shù)據(jù)，存儲(chǔ)器接收所述數(shù)據(jù)并根據(jù)先進(jìn)先出的方式輸出所述數(shù)據(jù)。

可選的，所述第一選擇器包括第一輸入端、第二輸入端、控制端和第一輸出端，所述第一輸入端接收控制信號(hào)，所述第二輸入端接收插值信號(hào)，所述第一輸出端根據(jù)控制端接收的所述指令信號(hào)確定輸出控制信號(hào)或插值信號(hào)至存儲(chǔ)器。

可選的，所述存儲(chǔ)器在每個(gè)寫(xiě)時(shí)鐘周期內(nèi)存儲(chǔ)所述第一選擇器輸出的控制信號(hào)或插值信號(hào)，在每個(gè)讀時(shí)鐘周期內(nèi)輸出所述控制信號(hào)或插值信號(hào)。

可選的，所述接收鏈路還包括與所述存儲(chǔ)器輸出端相連的第二選擇器，所述第二選擇器在判斷所述存儲(chǔ)器輸出的數(shù)據(jù)為控制信號(hào)時(shí)，將所述控制信號(hào)輸出至信號(hào)處理電路。

可選的，所述插值信號(hào)表示控制電路未輸出控制信號(hào)。

可選的，所述控制信號(hào)包括用于控制信號(hào)處理電路采集回波信號(hào)的時(shí)間，所述回波信號(hào)為數(shù)字信號(hào)。

本發(fā)明還提供一種磁共振接收鏈路，包括接收線圈、預(yù)處理電路、控制電路和信號(hào)處理電路，所述接收線圈接收模擬回波信號(hào)，所述預(yù)處理電路將所述模擬回波信號(hào)轉(zhuǎn)換為數(shù)字回波信號(hào)，所述控制電路產(chǎn)生用于控制信號(hào)處理電路的控制信號(hào)，所述信號(hào)處理電路根據(jù)所述控制信號(hào)采集并處理所述數(shù)字回波信號(hào)，還包括轉(zhuǎn)換電路，連接于所述控制電路和信號(hào)處理電路之間，消除控制信號(hào)在控制電路和信號(hào)處理電路之間傳輸時(shí)產(chǎn)生的相位偏差。

本發(fā)明另外提供一種磁共振接收方法，包括：接收第一輸入信號(hào)和第二輸入信號(hào)，并根據(jù)指令信號(hào)判斷以所述第一輸入信號(hào)或第二輸入信號(hào)作為輸出信號(hào)輸出；接收并存儲(chǔ)所述輸出信號(hào)；以先進(jìn)先出的形式輸出所述輸出信號(hào)；判斷所述輸出信號(hào)為控制信號(hào)時(shí)，輸出所述控制信號(hào)，否則不輸出任何數(shù)據(jù)。

可選的，每個(gè)寫(xiě)時(shí)鐘周期都接收并存儲(chǔ)所述輸出信號(hào)，每個(gè)讀時(shí)鐘周期都輸出所述輸出信號(hào)。

可選的，所述第一輸入信號(hào)為所述控制信號(hào)，所述第二輸入信號(hào)表示無(wú)控制信號(hào)產(chǎn)生。

本發(fā)明提供的磁共振接收鏈路，在控制電路和信號(hào)處理電路之間設(shè)置轉(zhuǎn)換電路，從磁共振系統(tǒng)啟動(dòng)時(shí)，轉(zhuǎn)換電路開(kāi)始對(duì)輸入信號(hào)進(jìn)行判斷，緩存控制信號(hào)或者插值信號(hào)(即無(wú)控制信號(hào)產(chǎn)生時(shí)的無(wú)效信號(hào)，本發(fā)明中以0表示)，并通過(guò)異步先進(jìn)先出的方式讀出所述控制信號(hào)或插值信號(hào)，當(dāng)轉(zhuǎn)換電路根據(jù)判斷出讀出數(shù)據(jù)為控制信號(hào)時(shí)，將控制信號(hào)輸出至信號(hào)處理電路。因此，對(duì)于通過(guò)FPGA實(shí)現(xiàn)的數(shù)字電路而言，雖然控制電路和信號(hào)處理電路之間具有不同的時(shí)鐘頻率，且FPGA內(nèi)部時(shí)鐘具有不確定性，但是通過(guò)本發(fā)明的方案，即采用異步先進(jìn)先出的方式對(duì)輸入信號(hào)進(jìn)行存儲(chǔ)，并采用插值法保證每個(gè)寫(xiě)時(shí)鐘周期均有數(shù)據(jù)的寫(xiě)入存儲(chǔ)器，每個(gè)讀時(shí)鐘周期存儲(chǔ)器都會(huì)輸出數(shù)據(jù)，可以準(zhǔn)確有效地輸出控制信號(hào)至信號(hào)處理電路中，進(jìn)而保證了信號(hào)處理電路采集的數(shù)字回波信號(hào)的準(zhǔn)確性，用于磁共振成像，提高磁共振圖像的質(zhì)量。

附圖說(shuō)明

圖1為磁共振接收鏈路的示意圖；

圖2為本發(fā)明實(shí)施例轉(zhuǎn)換電路的電路圖；

圖3為發(fā)明本實(shí)施例輸入選擇器的電路圖；

圖4為本發(fā)明實(shí)施例存儲(chǔ)器寫(xiě)操作電路圖；

圖5為本發(fā)明實(shí)施例存儲(chǔ)器讀操作電路圖；

圖6為本發(fā)明實(shí)施例磁共振接收方法的流程圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明的部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)的前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖1為磁共振接收鏈路的示意圖，參考圖1所示，磁共振接收鏈路包括控制電路20、信號(hào)處理電路30、射頻接收線圈40、數(shù)據(jù)預(yù)處理電路50，其中，射頻接收線圈40接收回波信號(hào)，數(shù)據(jù)預(yù)處理電路50包括但不限于放大器51、混頻器52、中頻濾波器53以及ADC模數(shù)轉(zhuǎn)換器54，射頻接收線圈40接收的回波信號(hào)經(jīng)放大器51進(jìn)行初步放大后，在混頻器52中與一本振信號(hào)混頻后，經(jīng)過(guò)中頻濾波器53濾波，產(chǎn)生模擬中頻信號(hào)，ACD模數(shù)轉(zhuǎn)換器54將該模擬回波信號(hào)轉(zhuǎn)換為數(shù)字回波信號(hào)。信號(hào)處理電路30在控制電路20產(chǎn)生的控制信號(hào)的控制下對(duì)上述數(shù)字回波信號(hào)進(jìn)行采集，信號(hào)處理電路30包括NCO數(shù)字振蕩器31、CIC濾波器32、FIR濾波器33，其中信號(hào)處理電路30采集到的數(shù)字回波信號(hào)與由NCO數(shù)字振蕩器31產(chǎn)生的振蕩信號(hào)混頻后，分別經(jīng)過(guò)CIC濾波器32、FIR濾波器33進(jìn)行濾波后，經(jīng)過(guò)PCIE總線34傳送給計(jì)算機(jī)60用于磁共振成像。本實(shí)施例中，所述控制信號(hào)所包含的內(nèi)容包括但不限于數(shù)字處理電路30進(jìn)行數(shù)字回波信號(hào)采集的時(shí)間，NCO數(shù)字振蕩器31、CIC濾波器32、FIR濾波器33的參數(shù)設(shè)置等。

其中控制電路20和信號(hào)處理電路30均是通過(guò)FPGA實(shí)現(xiàn)的，控制電路20時(shí)鐘頻率記為A，控制電路20根據(jù)系統(tǒng)的時(shí)序要求產(chǎn)生控制信號(hào)，來(lái)控制信號(hào)處理電路30進(jìn)行數(shù)字回波信號(hào)采集的時(shí)間；信號(hào)處理電路30的時(shí)鐘頻率記為B，根據(jù)控制電路20的控制信號(hào)，進(jìn)行數(shù)字回波信號(hào)的采集和處理，并將處理后的回波信號(hào)通過(guò)PCIE總線傳輸給計(jì)算機(jī)60，用于磁共振成像。

由于控制電路20和信號(hào)處理電路30的時(shí)鐘頻率并不相同，因此在時(shí)鐘頻率為A的時(shí)鐘域內(nèi)產(chǎn)生的控制信號(hào)，向時(shí)鐘頻率為B的時(shí)鐘域傳輸時(shí)，由于FPGA內(nèi)部時(shí)鐘的不確定性，引起控制信號(hào)出現(xiàn)相位偏差，采樣得到的回波信號(hào)就會(huì)出現(xiàn)數(shù)據(jù)錯(cuò)誤，給磁共振成像帶來(lái)偽影。

本實(shí)施例在控制電路20和信號(hào)處理電路30之間設(shè)置轉(zhuǎn)換電路10，用于對(duì)輸入的控制信號(hào)實(shí)現(xiàn)異步先進(jìn)先出的緩存，消除由于FPGA時(shí)鐘的不確定性，引起的當(dāng)控制信號(hào)在兩個(gè)時(shí)鐘域間傳輸時(shí)，所引發(fā)的控制信號(hào)的相位偏差。

圖2為本發(fā)明實(shí)施例轉(zhuǎn)換電路的電路圖，參考圖2所示，所述轉(zhuǎn)換電路10包括輸入選擇器11、存儲(chǔ)器12、輸出選擇器13，輸入選擇器11用于判斷并確定向存儲(chǔ)器12輸入的數(shù)據(jù)，存儲(chǔ)器12根據(jù)輸入選擇器11的判斷結(jié)果存儲(chǔ)對(duì)應(yīng)的數(shù)據(jù)，輸出選擇器13判斷所述數(shù)據(jù)是否為控制信號(hào)，若是，則輸出所述控制信號(hào)至信號(hào)處理電路30，若否，則不輸出任何數(shù)據(jù)。

圖3為本發(fā)明實(shí)施例輸入選擇器的電路圖，參考圖3所示，輸入選擇器11包括控制端1101、兩個(gè)輸入端1102、1103和一個(gè)輸出端1104，所述控制端1101與所述控制電路20相連，接收控制電路20輸出的指令信號(hào)Sel，根據(jù)所述指令信號(hào)Sel判斷當(dāng)前有無(wú)控制信號(hào)產(chǎn)生，兩個(gè)輸入端1102、1103分別用來(lái)輸入兩路輸入信號(hào)(分別記為X和Y)，輸入選擇器11根據(jù)指令信號(hào)Sel確定以哪路輸入信號(hào)作為輸出信號(hào)輸出至存儲(chǔ)器12。本實(shí)施例中，輸入信號(hào)X代表控制電路20輸出的控制信號(hào)，輸入信號(hào)Y代表插值信號(hào)，即指控制電路20未輸出控制信號(hào)，當(dāng)輸入選擇器11根據(jù)指令信號(hào)Sel判斷出當(dāng)前控制電路20輸出的控制信號(hào)時(shí)，則將該控制信號(hào)作為輸出信號(hào)，輸出至存儲(chǔ)器12；當(dāng)選擇器根據(jù)指令信號(hào)Sel判斷出當(dāng)前無(wú)控制信號(hào)輸入時(shí)，則輸出插值信號(hào)至存儲(chǔ)器12，本實(shí)施例中，插值信號(hào)以0表示。在一個(gè)實(shí)現(xiàn)方式中，當(dāng)控制電路20通過(guò)指令信號(hào)Sel將輸入選擇器11的控制端1101的引腳置為高電平，當(dāng)該引腳為高電平時(shí)，表示此時(shí)有控制信號(hào)輸入到輸入選擇器11中，所述輸出端1104選擇將控制信號(hào)寫(xiě)入存儲(chǔ)器中；當(dāng)控制電路20通過(guò)指令信號(hào)Sel將輸入選擇器11的控制端1101的引腳置為低電平，當(dāng)該引腳為低電平時(shí)，表示此時(shí)無(wú)控制信號(hào)輸入到輸入選擇器11中，所述輸出端1104選擇插值信號(hào)寫(xiě)入存儲(chǔ)器中。

繼續(xù)參考圖2所示，存儲(chǔ)器12包括數(shù)據(jù)輸入端、寫(xiě)使能端、數(shù)據(jù)輸出端和讀使能端，本實(shí)施例中存儲(chǔ)器12的寫(xiě)時(shí)鐘周期和讀時(shí)鐘周期是相同的，將存儲(chǔ)器12設(shè)置為每個(gè)寫(xiě)時(shí)鐘周期均向存儲(chǔ)器寫(xiě)入數(shù)據(jù)，具體可以通過(guò)將存儲(chǔ)器12的寫(xiě)使能端設(shè)置為高電平有效，即表示每個(gè)寫(xiě)時(shí)鐘周期均向存儲(chǔ)器12寫(xiě)入數(shù)據(jù)；數(shù)字輸入端用于根據(jù)輸入選擇器11的判斷結(jié)果接收寫(xiě)入的數(shù)據(jù)，假設(shè)當(dāng)前寫(xiě)入存儲(chǔ)器12的寫(xiě)入地址記為wr_addr，在向該地址寫(xiě)入一個(gè)數(shù)據(jù)后，wr_addr加1，指向下一個(gè)將要寫(xiě)入的地址；本實(shí)施例將存儲(chǔ)器12設(shè)置為每個(gè)讀時(shí)鐘周期都輸出數(shù)據(jù)，具體可以通過(guò)將存儲(chǔ)器12的讀使能端設(shè)置為高電平有效，即表示每個(gè)讀時(shí)鐘周期均從存儲(chǔ)器12讀出數(shù)據(jù)。本領(lǐng)域技術(shù)人員可以理解的，也可以通過(guò)將存儲(chǔ)器12的寫(xiě)使能端和/或讀使能端設(shè)置與低電平有效，只要通過(guò)電路設(shè)計(jì)保證在每個(gè)寫(xiě)時(shí)鐘周期都向所述存儲(chǔ)器12中寫(xiě)入數(shù)據(jù)，每個(gè)讀時(shí)鐘周期都從所述存儲(chǔ)器12讀出數(shù)據(jù)即可。

圖4為本發(fā)明實(shí)施存儲(chǔ)器寫(xiě)操作電路圖，參考圖4所示，wr_clk為寫(xiě)時(shí)鐘，wr_en為寫(xiě)入使能信號(hào)，i_din為輸入的數(shù)據(jù)信號(hào)，wr_addr為寫(xiě)入地址，將wr_en設(shè)置為高電平，因此每一個(gè)寫(xiě)時(shí)鐘周期都會(huì)向存儲(chǔ)器12寫(xiě)入數(shù)據(jù)，假設(shè)存儲(chǔ)器12寫(xiě)指針指向當(dāng)前寫(xiě)地址wr_add＝0，當(dāng)輸入選擇器11根據(jù)指令信號(hào)Sel判斷當(dāng)前有控制信號(hào)產(chǎn)生時(shí)，則將該控制信號(hào)寫(xiě)入當(dāng)前寫(xiě)地址0中，當(dāng)輸入選擇器11根據(jù)指令信號(hào)Sel判斷當(dāng)前無(wú)控制信號(hào)產(chǎn)生，即控制電路20未產(chǎn)生控制信號(hào)時(shí)，則輸出一個(gè)插值信號(hào)，寫(xiě)入到當(dāng)前地址0中，當(dāng)前地址0中寫(xiě)入數(shù)據(jù)后(控制信號(hào)或插值信號(hào))，寫(xiě)指針加1，指向下一個(gè)將要寫(xiě)入的寫(xiě)地址。參考圖4所示，即地址1和12中存儲(chǔ)的為控制信號(hào)，地址0、2-11、13中存儲(chǔ)的為插值信號(hào)(本實(shí)施例中插值信號(hào)以0表示)。因此無(wú)論控制電路20當(dāng)前是否輸出控制信號(hào)，每一個(gè)寫(xiě)時(shí)鐘周期都會(huì)向存儲(chǔ)器12寫(xiě)入數(shù)據(jù)。本領(lǐng)域技術(shù)人員可以理解的，當(dāng)存儲(chǔ)器12中數(shù)據(jù)已滿(mǎn)時(shí)，則停止寫(xiě)入數(shù)據(jù)，并實(shí)時(shí)檢測(cè)存儲(chǔ)器12的空滿(mǎn)狀態(tài)，至存儲(chǔ)器12中有空閑地址時(shí)，繼續(xù)進(jìn)行寫(xiě)操作。另外，對(duì)于寫(xiě)入存儲(chǔ)器12的數(shù)據(jù)可以通過(guò)數(shù)據(jù)自帶的標(biāo)記位來(lái)識(shí)別所述數(shù)據(jù)為控制信號(hào)或插值信號(hào)，比如當(dāng)前數(shù)據(jù)若為控制信號(hào)，則將標(biāo)記位設(shè)置為1，當(dāng)前數(shù)據(jù)若為插值信號(hào)，則將標(biāo)記位設(shè)置為0。

圖5為本發(fā)明實(shí)施例存儲(chǔ)器讀操作電路圖，參考圖5所示，rd_clk為讀時(shí)鐘，rd_en為讀出使能信號(hào)，rd_out為輸出的數(shù)據(jù)信號(hào)，rd_addr為當(dāng)前讀出地址，將rd_en設(shè)置為高電平，因此每個(gè)讀時(shí)鐘周期都會(huì)讀出一個(gè)數(shù)據(jù)，假設(shè)讀指針指向當(dāng)前讀地址rd_addr＝0，則輸出地址0中存儲(chǔ)的數(shù)據(jù)，然后讀指針加1，指向下一個(gè)將要讀取的地址，繼續(xù)讀取rd_add＝1中存儲(chǔ)的數(shù)據(jù)，實(shí)現(xiàn)FIFO(First Input First Output，先進(jìn)先出)的緩存控制。本領(lǐng)域技術(shù)人員可以理解的，當(dāng)存儲(chǔ)器中數(shù)據(jù)為空時(shí)，則停止讀取數(shù)據(jù)，并實(shí)時(shí)檢測(cè)存儲(chǔ)器的狀態(tài)，至存儲(chǔ)器中非空時(shí)，繼續(xù)進(jìn)行讀操作。

繼續(xù)參考圖2所示，輸出選擇器13對(duì)從存儲(chǔ)器12讀出的數(shù)據(jù)進(jìn)行選擇，根據(jù)數(shù)據(jù)自帶的標(biāo)記位來(lái)判斷所述數(shù)據(jù)是控制信號(hào)還是插值信號(hào)(以0表示的無(wú)效信號(hào))，當(dāng)判斷存儲(chǔ)器當(dāng)前輸出的數(shù)據(jù)為控制信號(hào)時(shí)，輸出所述控制信號(hào)至信號(hào)處理電路30；當(dāng)判斷存儲(chǔ)器當(dāng)前輸出的數(shù)據(jù)為插值信號(hào)時(shí)，不做任何操作。本實(shí)施例中，所述控制信號(hào)包括但不限于進(jìn)行數(shù)字回波信號(hào)采集的時(shí)間點(diǎn)、以及對(duì)NCO數(shù)字振蕩器31、CIC濾波器32、FIR濾波器33的參數(shù)設(shè)定。

本實(shí)施例，從磁共振啟動(dòng)開(kāi)始，在每一個(gè)時(shí)鐘周期都對(duì)存儲(chǔ)器12進(jìn)行讀寫(xiě)操作，以保證數(shù)據(jù)的正常無(wú)抖動(dòng)。在每個(gè)寫(xiě)時(shí)鐘周期都向存儲(chǔ)器12中寫(xiě)入數(shù)據(jù)，當(dāng)控制電路20根據(jù)系統(tǒng)的時(shí)序要求產(chǎn)生控制信號(hào)時(shí)，輸入選擇器11將控制信號(hào)輸出至存儲(chǔ)器進(jìn)行存儲(chǔ)，若無(wú)控制信號(hào)產(chǎn)生，輸入選擇器11將插值信號(hào)輸出至存儲(chǔ)器12中進(jìn)行存儲(chǔ)；在每個(gè)讀時(shí)鐘周期都會(huì)從存儲(chǔ)器12輸出數(shù)據(jù)，當(dāng)輸出選擇器13判斷出存儲(chǔ)器12輸出的數(shù)據(jù)為控制信號(hào)時(shí)，則將控制信號(hào)輸出至信號(hào)處理電路30，若存儲(chǔ)器12輸出的數(shù)據(jù)為插值信號(hào)(無(wú)控制信號(hào)產(chǎn)生)，則不做任何操作。因此無(wú)論當(dāng)前時(shí)鐘周期內(nèi)是否存在控制信號(hào)產(chǎn)生，由于每個(gè)時(shí)鐘周期都進(jìn)行數(shù)據(jù)的寫(xiě)入和讀取操作，通過(guò)選擇并輸出控制信號(hào)的方式來(lái)確保即使控制信號(hào)在不同時(shí)鐘域間傳輸，也不會(huì)產(chǎn)生相位偏差。有效解決由于不同時(shí)鐘域的轉(zhuǎn)換導(dǎo)致的控制信號(hào)的相位偏差。

本實(shí)施例中的轉(zhuǎn)換電路10可以集成設(shè)置在控制電路20內(nèi)，也可以單獨(dú)設(shè)置。本實(shí)施例中的存儲(chǔ)器可以為RAM存儲(chǔ)器，可以利用FPGA內(nèi)已有的RAM存儲(chǔ)器，也可以單獨(dú)設(shè)置一個(gè)RAM存儲(chǔ)器，對(duì)于存儲(chǔ)器的類(lèi)型和設(shè)置位置并不做具體限定，只要可以實(shí)現(xiàn)數(shù)據(jù)異步先進(jìn)先出的緩存功能即可。

因此，對(duì)于通過(guò)FPGA實(shí)現(xiàn)的數(shù)字電路而言，雖然FPGA內(nèi)部時(shí)鐘具有不確定性，但是通過(guò)本實(shí)施例的方案，即采用異步先進(jìn)先出的方式對(duì)輸入信號(hào)進(jìn)行存儲(chǔ)，并采用插值法保證每個(gè)寫(xiě)時(shí)鐘周期均有數(shù)據(jù)寫(xiě)入存儲(chǔ)器，每個(gè)讀時(shí)鐘周期均從存儲(chǔ)器輸出數(shù)據(jù)，可以準(zhǔn)確有效地輸出控制信號(hào)至信號(hào)處理電路中，進(jìn)而保證了信號(hào)處理電路采集的數(shù)字回波信號(hào)的準(zhǔn)確性，提高磁共振成像的質(zhì)量。

本實(shí)施例還提供一種磁共振接收方法，目的在于解決在通過(guò)FPGA實(shí)現(xiàn)的數(shù)字電路中，由于其內(nèi)部時(shí)鐘的不確定性而導(dǎo)致的控制信號(hào)的相位偏差，圖6為本發(fā)明實(shí)施例磁共振接收方法的流程圖，參考圖6所示，所述方法包括以下步驟：

S1：接收第一輸入信號(hào)和第二輸入信號(hào)，并根據(jù)指令信號(hào)判斷以所述第一輸入信號(hào)或第二輸入信號(hào)作為輸出信號(hào)輸出；

S2：接收并存儲(chǔ)所述輸出信號(hào)；

S3：以先進(jìn)先出的形式輸出所述輸出信號(hào)；

S4：判斷所述輸出信號(hào)為控制信號(hào)時(shí)，輸出所述控制信號(hào)，否則不輸出任何數(shù)據(jù)。

其中，在步驟S1中，所述第一輸入信號(hào)為控制電路產(chǎn)生的控制信號(hào)，所述第二輸入信號(hào)表示無(wú)控制信號(hào)產(chǎn)生，通過(guò)輸入選擇器根據(jù)指令信號(hào)判斷以第一輸入信號(hào)或第二輸入信號(hào)作為輸出信號(hào)輸出。

在步驟S2中，采用RAM存儲(chǔ)器實(shí)現(xiàn)信號(hào)的存儲(chǔ)，在每一個(gè)寫(xiě)時(shí)鐘周期，均寫(xiě)入所述輸出信號(hào)；

在步驟S3中，在每個(gè)讀時(shí)鐘周期，RAM存儲(chǔ)器均輸出所述輸出信號(hào)。

在步驟S4中，通過(guò)選擇器判斷RAM存儲(chǔ)器輸出的數(shù)據(jù)是否為控制信號(hào)，若是，則輸出所述控制信號(hào)，若否，不輸出任何數(shù)據(jù)。

本實(shí)施例，采用異步先進(jìn)先出的方式對(duì)輸入信號(hào)進(jìn)行存儲(chǔ)，并采用插值法保證每個(gè)寫(xiě)時(shí)鐘周期均有數(shù)據(jù)寫(xiě)入存儲(chǔ)器，且存儲(chǔ)器在每個(gè)讀時(shí)鐘周期均輸出數(shù)據(jù)，可以準(zhǔn)確有效地輸出控制信號(hào)至信號(hào)處理電路中，進(jìn)而保證了信號(hào)處理電路采集的數(shù)字回波信號(hào)的準(zhǔn)確性，提高磁共振成像的質(zhì)量。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也視為本發(fā)明的保護(hù)范圍。