本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及快速響應(yīng)電路，尤其是一種用于低壓差線性穩(wěn)壓器的快速響應(yīng)電路及方法。

背景技術(shù)：

在目前IC的發(fā)展過程中，高效、節(jié)能已經(jīng)成為人們普遍關(guān)注的電子產(chǎn)品指標，這使得許多工程師和科研人員致力于電源管理技術(shù)的研究。集成穩(wěn)壓器是常用的電源管理芯片，其中低壓差線性穩(wěn)壓器(LDO:Low-Dropout regulator)憑借其壓差低、效率高等優(yōu)點應(yīng)用最為廣泛。然而，隨著輸出負載電流的突變，比如從100μA到10mA，或者從10mA到100μA，LDO的輸出電壓也隨之出現(xiàn)突變，即：輸出電壓出現(xiàn)下沖或過沖。較大的過沖或者下沖電壓波動往往需要一定的時間才能恢復(fù)到穩(wěn)定值，不僅影響了LDO的瞬態(tài)響應(yīng)，而且還會影響后級電路的正常工作。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點，提供一種用于低壓差線性穩(wěn)壓器的快速響應(yīng)電路及方法，其通過額外的反饋控制調(diào)節(jié)路徑對輸出負載進行充放電，一方面能夠減小過沖和下沖的大小，減小對后級電路的影響，另一方面也使得輸出電壓恢復(fù)速度較快。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：

這種用于低壓差線性穩(wěn)壓器的快速響應(yīng)電路，包括控制電路和過沖及下沖調(diào)節(jié)電路；所述控制電路包括結(jié)構(gòu)相同的電路A和電路B，所述電路A或電路B均由兩個CMOS反相器級聯(lián)構(gòu)成；所述過沖及下沖調(diào)節(jié)電路由PMOS管M₁和NMOS管M₂構(gòu)成；PMOS管M₁和NMOS管M₂的柵極分別和控制電路的輸出信號相連，PMOS管M₁和NMOS管M₂的漏極均接LDO的輸出V_OUT，PMOS管M₁的源極接LDO的輸入電壓V_in，NMOS管M₂的源極接地；所述PMOS管M₁和NMOS管M₂的漏極和源極均能夠互換；所述PMOS管M₁襯底接V_in，NMOS管M₂的襯底接地。

進一步，所述電路A或電路B包括PMOS晶體管M_p1、NMOS晶體管M_n1、PMOS晶體管M_p2以及NMOS晶體管M_n2；所述PMOS晶體管M_p1和NMOS晶體管M_n1構(gòu)成第1級反相器，所述PMOS晶體管M_p2和NMOS晶體管M_n2構(gòu)成第2級反相器；

所述PMOS晶體管M_p1和NMOS晶體管M_n1，或者PMOS晶體管M_p2和NMOS晶體管M_n2的柵極相連作為反相器的輸入；

所述PMOS晶體管M_p1和NMOS晶體管M_n1，或者PMOS晶體管M_p2和NMOS晶體管M_n2的漏極相連作為反相器的輸出；

所述NMOS晶體管M_n1和NMOS晶體管M_n2的源極均接地；

所述PMOS晶體管M_p1的源極接偏置電壓V_B，所述PMOS晶體管M_p2的源極接LDO的輸入電壓V_in，其中V_B＜V_in；

所述第1級反相器的輸入接LDO中的反饋信號V_FB，第2級反相器的輸入與第1級反相器的輸出相連，第2級反相器的輸出為ctr1或ctr2；所述NMOS晶體管M_n1和NMOS晶體管M_n2的漏極和源極均能夠互換；所述PMOS晶體管M_p1或PMOS晶體管M_p2的襯底接V_in，NMOS晶體管M_n1或NMOS晶體管M_n2襯底接地。

進一步，過沖及下沖調(diào)節(jié)電路的PMOS管M₁和NMOS管M₂的柵極分別和控制電路的輸出信號ctr1和ctr2相連。

進一步，上述快速響應(yīng)電路中的所有晶體管均采取同一種制作工藝。

進一步，上述快速響應(yīng)電路中的PMOS晶體管制作于同一N阱中。

本發(fā)明還提出一種上述快速響應(yīng)電路的快速響應(yīng)方法如下：

所述控制電路的電路A和電路B的輸入均為LDO的反饋信號V_FB，電路A輸出的ctr1用來調(diào)節(jié)下沖電壓，電路B輸出的ctr2用來調(diào)節(jié)過沖電壓；

當負載電流恒定時，控制電路輸出ctr1為高電平，ctr2為低電平，PMOS管M₁和NMOS管M₂均關(guān)斷；若由于負載電流發(fā)生突降引起輸出電壓出現(xiàn)過沖，控制電路輸出ctr2變?yōu)楦唠娖?，NMOS管M₂開啟形成額外電流泄放路徑，減小過沖電壓；若由于負載電流突然增大引起輸出電壓出現(xiàn)下沖，控制電路輸出ctr1變?yōu)榈碗娖?，PMOS管M₁開啟形成額外電流充電路徑，輸出電壓的下沖迅速得到恢復(fù)。

本發(fā)明具有以下有益效果：

本發(fā)明用于低壓差線性穩(wěn)壓器的快速響應(yīng)電路及方法的實現(xiàn)電路簡單，包括反相器在內(nèi)，僅需10個MOS晶體管(5個PMOS晶體管和5個NMOS晶體管)即可實現(xiàn)，其通過額外的反饋控制調(diào)節(jié)路徑對輸出負載進行充放電，一方面能夠減小過沖和下沖的大小，減小對后級電路的影響，另一方面也使得輸出電壓恢復(fù)速度較快。本發(fā)明能更好地滿足低功耗小型化集成電路發(fā)展的需要。

附圖說明

圖1為本發(fā)明公開的LDO快速響應(yīng)方法實現(xiàn)電路；

圖2為圖1中模塊I控制電路部分的實施例；

圖3為本發(fā)明公開的LDO快速響應(yīng)方法示意圖；

圖4本發(fā)明公開方法實現(xiàn)電路的仿真驗證結(jié)果。

具體實施方式

下面結(jié)合附圖對本發(fā)明再作進一步詳細的說明。在此，本發(fā)明的實施例及說明僅為對本發(fā)明的解釋，不作為對本發(fā)明的限定。

本發(fā)明所涉及的專業(yè)術(shù)語說明：

LDO：Low-Dropout regulator，低壓差線性穩(wěn)壓器；

NMOS：N-channel metal oxide semiconductor FET，N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管；

PMOS：P-channel metal oxide semiconductor FET，P溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管；

本發(fā)明的實現(xiàn)電路結(jié)構(gòu)及原理

參照圖1：示出了本發(fā)明LDO快速響應(yīng)方法的電路實施例，包括控制電路I和過沖及下沖調(diào)節(jié)電路II。

參照圖2：過沖及下沖調(diào)節(jié)電路II由PMOS管M₁和NMOS管M₂構(gòu)成；PMOS管M₁和NMOS管M₂的柵極分別和控制電路I的輸出信號相連，PMOS管M₁和NMOS管M₂的漏極均接LDO的輸出V_OUT，PMOS管M₁的源極接LDO的輸入電壓V_in，NMOS管M₂的源極接地；PMOS管M₁和NMOS管M₂的漏極和源極均能夠互換；PMOS管M₁襯底接V_in，NMOS管M₂的襯底接地。

所述控制電路I包括結(jié)構(gòu)相同的電路A和電路B，電路A或電路B均由兩個CMOS反相器級聯(lián)構(gòu)成；電路A或電路B包括PMOS晶體管M_p1、NMOS晶體管M_n1、PMOS晶體管M_p2以及NMOS晶體管M_n2；PMOS晶體管M_p1和NMOS晶體管M_n1構(gòu)成第1級反相器，PMOS晶體管M_p2和NMOS晶體管M_n2構(gòu)成第2級反相器。

PMOS晶體管M_p1和NMOS晶體管M_n1，或者PMOS晶體管M_p2和NMOS晶體管M_n2的柵極相連作為反相器的輸入。

PMOS晶體管M_p1和NMOS晶體管M_n1，或者PMOS晶體管M_p2和NMOS晶體管M_n2的漏極相連作為反相器的輸出。

NMOS晶體管M_n1和NMOS晶體管M_n2的源極均接地。

PMOS晶體管M_p1的源極接偏置電壓V_B，所述PMOS晶體管M_p2的源極接LDO的輸入電壓V_in，其中V_B＜V_in。

第1級反相器的輸入接LDO中的反饋信號V_FB，第2級反相器的輸入與第1級反相器的輸出相連，第2級反相器的輸出為ctr1或ctr2；所述NMOS晶體管M_n1和NMOS晶體管M_n2的漏極和源極均能夠互換；所述PMOS晶體管M_p1或PMOS晶體管M_p2的襯底接V_in，NMOS晶體管M_n1或NMOS晶體管M_n2襯底接地。

參照圖1，過沖及下沖調(diào)節(jié)電路II由PMOS管M₁和NMOS管M₂構(gòu)成；PMOS管M₁和NMOS管M₂的柵極分別和控制電路的輸出信號ctr1和ctr2相連，PMOS管M₁和NMOS管M₂的漏極均接LDO的輸出V_OUT，PMOS管M₁的源極接LDO的輸入電壓V_in，NMOS管M₂的源極接地；所述PMOS管M₁和NMOS管M₂兩個晶體管的漏極和源極均可互換，PMOS管M₁的襯底接V_in，NMOS管M₂的襯底接地。

本發(fā)明的快速響應(yīng)電路中，所有PMOS晶體管制作于同一N阱中，且M_n1、M_n2、M₁和M₂四個晶體管的漏極和源極均可互換。

基于以上用于低壓差線性穩(wěn)壓器的快速響應(yīng)電路，本發(fā)明還提出一種用于低壓差線性穩(wěn)壓器的快速響應(yīng)方法如下：

所述控制電路I的電路A和電路B的輸入均為LDO的反饋信號V_FB，電路A輸出的ctr1用來調(diào)節(jié)下沖電壓，電路B輸出的ctr2用來調(diào)節(jié)過沖電壓；

參照圖3，當負載電流恒定時，ctr1為高電平，ctr2為低電平，M₁和M₂均關(guān)斷；若由于負載電流發(fā)生突降引起輸出電壓出現(xiàn)過沖，控制電路輸出ctr2變?yōu)楦唠娖?，NMOS管M₂開啟形成額外電流泄放路徑(I_down)，減小過沖電壓；若由于負載電流突然增大引起輸出電壓出現(xiàn)下沖，控制電路輸出ctr1變?yōu)榈碗娖剑琍MOS管M₁開啟形成額外電流充電路徑(I_up)，輸出電壓的下沖迅速得到恢復(fù)。

參照圖4，基于65nm CMOS工藝，在2.5V電源電壓下，對輸出V_OUT為1.2V、反饋電壓V_FB為0.8V的實施例進行了電路仿真，仿真結(jié)果與圖3中的原理示意圖基本一致。

本發(fā)明僅需在傳統(tǒng)LDO的電路基礎(chǔ)上增加10個MOS管即可實現(xiàn)。與傳統(tǒng)的LDO電路相比，本發(fā)明所公開方法的實施電路通過額外的反饋控制調(diào)節(jié)路徑對輸出負載進行充放電，能夠減小過沖和下沖的大小，進而減小對后級電路的影響，此外，經(jīng)調(diào)整之后，較小的過沖和下沖也使得輸出電壓恢復(fù)速度較快。

以上所述是本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡是在本發(fā)明的精神和原則范圍之內(nèi)，所作的任何等同替換、潤飾和改進等，均應(yīng)視為本發(fā)明的保護范圍。