本發(fā)明屬于數(shù)字芯片測試領(lǐng)域，涉及一種考慮應(yīng)用系統(tǒng)環(huán)境因素和故障信息的數(shù)字芯片功能測試方法及系統(tǒng)，可用于與數(shù)字芯片相關(guān)的技術(shù)領(lǐng)域。

背景技術(shù)：

芯片產(chǎn)業(yè)是國家戰(zhàn)略性新興產(chǎn)業(yè)，是國民經(jīng)濟(jì)和社會信息化的重要基礎(chǔ)，而芯片測試技術(shù)是芯片產(chǎn)業(yè)的一個重要組成部分。芯片制造是一個結(jié)構(gòu)精細(xì)、工藝復(fù)雜、流程繁瑣的過程，不可避免地會在生產(chǎn)過程中留下潛在的缺陷，使器件的可靠性水平不能達(dá)到標(biāo)準(zhǔn)要求，隨時可能因為各種原因而出現(xiàn)故障。芯片在加工過程中，材料的不純和缺陷、設(shè)備的不完善以及人為的失誤等等都是引起故障的原因，因此芯片在設(shè)計、制造過程中的測試是必不可少的。芯片測試可以分為參數(shù)測試及功能測試，其中芯片功能測試能夠檢測大量實際重要功能通路及結(jié)構(gòu)，以確保器件在惡劣的環(huán)境條件下能完全實現(xiàn)設(shè)計規(guī)范所規(guī)定的功能及性能指標(biāo)。

然而，隨著現(xiàn)代的電子設(shè)計和芯片制造技術(shù)的飛快發(fā)展，電子產(chǎn)品的復(fù)雜度、時鐘和總線頻率等都呈快速上升趨勢，高速系統(tǒng)的信號完整性問題也日益凸顯，因此芯片接口處實際接收到的信號常常不再是較為理想的信號，而是受到應(yīng)用系統(tǒng)環(huán)境以及故障信息的影響，變成了存在相對延時或脈沖等信號完整性問題的信號。若芯片由于結(jié)構(gòu)設(shè)計或制造過程中的差錯而存在潛在缺陷，這些信號完整性問題往往就會導(dǎo)致芯片發(fā)生故障而無法體現(xiàn)其應(yīng)有的特性，更嚴(yán)重的還會導(dǎo)致整個電路系統(tǒng)無法工作。這就要求能夠在測試過程中提早發(fā)現(xiàn)這類缺陷，以避免進(jìn)一步的損失。

現(xiàn)有的數(shù)字芯片功能測試方法包括以下步驟：步驟一，針對待測試芯片的設(shè)計規(guī)范，按照其接口生成測試向量；步驟二，將步驟一生成的測試向量施加到待測試芯片的接口上，并捕捉待測試芯片的輸出響應(yīng)；步驟三，檢驗待測試芯片的輸出響應(yīng)數(shù)據(jù)的正確性，得出測試結(jié)論。依照現(xiàn)有的測試方法，在測試時并沒有考慮芯片工作時應(yīng)用環(huán)境以及芯片工作時可能遇到的故障信息的影響，因此施加給待測試芯片接口的信號是理想信號，并沒有考慮芯片在復(fù)雜應(yīng)用系統(tǒng)環(huán)境下所可能遇到的信號完整性問題。這就會導(dǎo)致芯片雖然通過了測試，但在實際的復(fù)雜應(yīng)用系統(tǒng)環(huán)境下工作時，仍會有故障的發(fā)生。若把這些存在隱患的芯片投入使用，將會在各個方面帶來嚴(yán)重?fù)p失?，F(xiàn)有的數(shù)字芯片功能測試方法會造成芯片測試不充分和不精準(zhǔn)問題，導(dǎo)致測試準(zhǔn)確率低以及可信度低。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的不足，提供了一種數(shù)字芯片功能測試方法及系統(tǒng)，用于解決現(xiàn)有技術(shù)中存在的測試準(zhǔn)確率低的技術(shù)問題。

為達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案如下：

一種數(shù)字芯片功能測試方法，包括以下步驟：

(1)理想激勵向量發(fā)生器根據(jù)待測試芯片的設(shè)計規(guī)范，產(chǎn)生理想數(shù)字激勵向量；

(2)應(yīng)用系統(tǒng)環(huán)境模擬器對步驟(1)產(chǎn)生的理想數(shù)字激勵向量進(jìn)行應(yīng)用系統(tǒng)環(huán)境模擬，得到受到應(yīng)用系統(tǒng)環(huán)境影響的數(shù)字激勵向量；

(3)故障發(fā)生器模擬待測試數(shù)字芯片工作時可能遇到的故障信息，得到模擬故障信號；

(4)信號放大器對步驟(3)得到的模擬故障信號進(jìn)行放大；

(5)整形和量化器對步驟(4)經(jīng)放大的模擬故障信號進(jìn)行整形和量化，得到數(shù)字故障信號；

(6)疊加器將步驟(2)得到的數(shù)字激勵向量和步驟(5)得到的數(shù)字故障信號進(jìn)行疊加整合，得到待測試芯片的最終測試向量；

(7)疊加器將步驟(6)得到的最終測試向量輸入給包含待測試數(shù)字芯片的PCB板級測試系統(tǒng)，測試系統(tǒng)得到輸出響應(yīng)；

(8)檢驗測試系統(tǒng)得到的輸出響應(yīng)的正確性，得出測試結(jié)論。

一種數(shù)字芯片功能測試系統(tǒng)，包括相連的理想激勵向量發(fā)生器和待測試芯片系統(tǒng)，其中：

理想激勵向量發(fā)生器，用于產(chǎn)生待測試芯片的理想激勵向量；

待測試芯片系統(tǒng)，包括待測試數(shù)字芯片和PCB電路板，用于接收疊加器輸出的最終測試向量，并得到輸出相應(yīng)；

其特征在于，還包括依次相連的故障發(fā)生器、信號放大器和整形和量化器，其中，故障發(fā)生器用于模擬芯片在工作時可能遇到的故障信息；信號放大器用于將故障發(fā)生器產(chǎn)生的模擬故障信息進(jìn)行放大；整形和量化器用于將經(jīng)過放大的故障信息進(jìn)行限幅和模數(shù)轉(zhuǎn)換；所述理想激勵向量發(fā)生器的輸出端依次連接有應(yīng)用系統(tǒng)環(huán)境模擬器和疊加器，其中，應(yīng)用系統(tǒng)環(huán)境模擬器用于對理想數(shù)字激勵向量進(jìn)行應(yīng)用系統(tǒng)環(huán)境模擬；疊加器用于對整形和量化器得到的數(shù)字故障信號和應(yīng)用系統(tǒng)環(huán)境模擬器得到的數(shù)字激勵向量進(jìn)行疊加；疊加器的輸出端連接待測試芯片系統(tǒng)。

上述數(shù)字芯片功能測試系統(tǒng)，所述的應(yīng)用系統(tǒng)環(huán)境模擬器，包括依次相連的數(shù)模轉(zhuǎn)換模塊、系統(tǒng)環(huán)境信息產(chǎn)生模塊和電平轉(zhuǎn)換模塊，其中：

數(shù)模轉(zhuǎn)換模塊，用于將理想的數(shù)字激勵向量轉(zhuǎn)換為模擬信號；

系統(tǒng)環(huán)境信息產(chǎn)生模塊，用于模擬待測試芯片系統(tǒng)的應(yīng)用系統(tǒng)環(huán)境，并向理想激勵向量添加應(yīng)用系統(tǒng)環(huán)境信息；

電平轉(zhuǎn)換模塊，用于將模擬信號根據(jù)待測試芯片系統(tǒng)的接口閾值門限電壓值轉(zhuǎn)換為數(shù)字信號。

本發(fā)明與現(xiàn)有技術(shù)相比，具有以下優(yōu)點：

本發(fā)明在對待測試芯片進(jìn)行測試時，用到的測試向量考慮到了應(yīng)用系統(tǒng)環(huán)境因素以及故障信息的影響，由故障發(fā)生器對故障信息進(jìn)行模擬并經(jīng)信號放大器放大以及經(jīng)過整形量化器整形量化后，和理想激勵向量經(jīng)過應(yīng)用系統(tǒng)環(huán)境模擬器模擬后的信號由疊加器進(jìn)行疊加，得到待測試芯片的最終測試向量，可以有效地發(fā)現(xiàn)芯片在結(jié)構(gòu)設(shè)計或制造過程中遺留下的潛在缺陷，因而對數(shù)字芯片的功能測試更加全面，本發(fā)明提供的方法及系統(tǒng)實現(xiàn)了數(shù)字芯片在最終應(yīng)用層面上的測試，提高了數(shù)字芯片功能測試的準(zhǔn)確度與可信度。

附圖說明

圖1為本發(fā)明功能測試方法的實現(xiàn)流程框圖；

圖2為本發(fā)明功能測試系統(tǒng)的結(jié)構(gòu)示意圖；

圖3為本發(fā)明應(yīng)用系統(tǒng)環(huán)境模擬器的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例，對本發(fā)明作進(jìn)一步具體的描述。

參照附圖1，對本發(fā)明的數(shù)字芯片功能測試方法作進(jìn)一步描述。

本發(fā)明的數(shù)字芯片功能測試方法最主要的就是考慮到了數(shù)字芯片實際工作的系統(tǒng)環(huán)境信息以及芯片在工作時可能遇到的故障信息的影響，通過一定的方法模擬其真實的系統(tǒng)環(huán)境以及故障信息對待測試實體數(shù)字芯片接口接收到的理想激勵的影響，將系統(tǒng)環(huán)境故障信息以及故障信息所帶來的信號完整性問題整合到基礎(chǔ)測試向量中，從而以包含系統(tǒng)環(huán)境故障信息以及故障信息的測試向量來測試數(shù)字實體芯片的時序和功能的正確性，具體步驟如下：

步驟1.理想激勵向量發(fā)生器根據(jù)待測試芯片的設(shè)計規(guī)范，產(chǎn)生理想數(shù)字激勵向量。

根據(jù)待測試數(shù)字芯片的設(shè)計規(guī)范，采用低級的定向測試或VVM、UVM等高級驗證方法學(xué)的方式，在激勵輸出器件模型的作用下，生成特定的或者是隨機(jī)的測試向量。此步驟中選擇的激勵輸出器件模型為IBIS模型，產(chǎn)生的理想數(shù)字激勵信號作為待測試芯片的基礎(chǔ)測試向量。

步驟2.應(yīng)用系統(tǒng)環(huán)境模擬器對步驟1產(chǎn)生的理想數(shù)字激勵向量進(jìn)行應(yīng)用系統(tǒng)環(huán)境模擬，得到受到應(yīng)用系統(tǒng)環(huán)境影響的數(shù)字激勵向量。

受到應(yīng)用系統(tǒng)環(huán)境影響的數(shù)字激勵向量包括信號的相對延遲、脈沖位置、脈沖寬度及脈沖數(shù)量信息。

應(yīng)用系統(tǒng)環(huán)境模擬主要模擬的是應(yīng)用系統(tǒng)的信號延遲、信號反射、同步開關(guān)電源噪聲、電源完整性以及電磁干擾等。用Cadence Allegro PCB SI軟件對應(yīng)用系統(tǒng)進(jìn)行延遲、反射等仿真，使用Cadence Sigrity Speed2000軟件來對應(yīng)用系統(tǒng)進(jìn)行同步開關(guān)電源噪聲、電源完整性以及電磁干擾的仿真。首先準(zhǔn)備好應(yīng)用系統(tǒng)設(shè)計文件以及應(yīng)用系統(tǒng)內(nèi)所有芯片的IBIS接口模型。準(zhǔn)備完畢后，在仿真工具中加載芯片的IBIS模型，并設(shè)置仿真參數(shù)與觀測參數(shù)。設(shè)置完畢后即可對應(yīng)用系統(tǒng)環(huán)境進(jìn)行模擬仿真，最終將得到待測試芯片系統(tǒng)輸入接口處的模擬信號波形及相關(guān)數(shù)據(jù)報告，該模擬波形是受到應(yīng)用系統(tǒng)環(huán)境影響的信號。

因為最終待測試芯片系統(tǒng)需要的是數(shù)字的測試向量，所以需要將添加了應(yīng)用系統(tǒng)環(huán)境信息的模擬激勵信號進(jìn)行電平轉(zhuǎn)換，轉(zhuǎn)換為數(shù)字信號。在得到受到應(yīng)用系統(tǒng)環(huán)境影響的模擬波形后，為了能夠有效地提取該受到應(yīng)用系統(tǒng)環(huán)境影響的模擬波形的延遲、脈沖寬度以及位置等有效信息，必須將模擬波形轉(zhuǎn)換為數(shù)字波形。本發(fā)明中選用的轉(zhuǎn)換工具為HSpise，在HSpice軟件中，信號接收端的IO Buffer的IBIS模型會根據(jù)模型中定義的Vih(高電平輸入)和Vil(低電平輸入)，輸出與該波形等效的數(shù)字信號Vout。當(dāng)V(模擬波形的電壓幅度值)小于等于Vil時Vout為0，當(dāng)V大于等于Vih時Vout為1，當(dāng)Vil<V<Vih時Vout為0.5。對于Vout來說，1，0，0.5表示的不再是電壓幅度值，而是數(shù)字信號中對應(yīng)的高電平(邏輯1)，低電平(邏輯0)和不定態(tài)X。

步驟3.故障發(fā)生器模擬待測試數(shù)字芯片工作時可能遇到的故障信息，得到模擬故障信號。

故障發(fā)生器模擬的是芯片在工作時可能會遇到的突發(fā)故障信息，包括雷電、電離輻射以及高壓等等這些信息對芯片接口接收到的理想激勵向量的影響。數(shù)字故障信息包括信號的相對延遲、脈沖位置、脈沖寬度及脈沖數(shù)量信息。由故障發(fā)生器產(chǎn)生模擬故障信號，具體做法為將理想的模擬信號導(dǎo)入到相關(guān)信號完整性仿真工具中，進(jìn)行參數(shù)設(shè)定然后得到受到故障信息影響的模擬故障信號。

步驟4.信號放大器對步驟3得到的模擬故障信號進(jìn)行放大。

經(jīng)過步驟3由故障發(fā)生器在相關(guān)信號完整性仿真工具作用下產(chǎn)生的受到故障信息影響的模擬故障信號，需要經(jīng)過信號放大器進(jìn)行放大才能提取相應(yīng)的特征信息。

步驟5.整形和量化器對步驟4經(jīng)放大的模擬故障信號進(jìn)行整形和量化，得到數(shù)字故障信號。

在步驟4中得到的是模擬波形，為了能夠有效地提取該受到應(yīng)用系統(tǒng)環(huán)境影響的模擬波形的延遲、脈沖寬度以及位置等有效信息，必須將模擬波形轉(zhuǎn)換為數(shù)字波形。本發(fā)明中選用的轉(zhuǎn)換工具和步驟2中應(yīng)用系統(tǒng)環(huán)境信息量化用到的工具一樣，仍然為HSpise，在HSpice軟件中，信號接收端的IO Buffer的IBIS模型會根據(jù)模型中定義的Vih(高電平輸入)和Vil(低電平輸入)，輸出與該波形等效的數(shù)字信號Vout。當(dāng)V(模擬波形的電壓幅度值)小于等于Vil時Vout為0，當(dāng)V大于等于Vih時Vout為1，當(dāng)Vil<V<Vih時Vout為0.5。對于Vout來說，1，0，0.5表示的不再是電壓幅度值，而是數(shù)字信號中對應(yīng)的高電平(邏輯1)，低電平(邏輯0)和不定態(tài)X。

步驟6.疊加器將步驟2得到的數(shù)字激勵向量和步驟5得到的數(shù)字故障信號進(jìn)行疊加整合，得到待測試芯片的最終測試向量。

步驟2產(chǎn)生的是由設(shè)計規(guī)范產(chǎn)生的理想數(shù)字激勵向量在相關(guān)信號完整性仿真工具的作用下產(chǎn)生的受到應(yīng)用系統(tǒng)環(huán)境影響的數(shù)字激勵向量，步驟5得到的是在故障發(fā)生器產(chǎn)生的經(jīng)放大和整形以及量化后的故障信息，將這兩種信息進(jìn)行整合即疊加，得到用于測試數(shù)字芯片的測試向量，該步驟可以由工程師手動整合，也可以通過一定的軟件工具代碼實現(xiàn)。

步驟7.疊加器將步驟6得到的最終測試向量輸入給包含待測試數(shù)字芯片的PCB板級測試系統(tǒng)，測試系統(tǒng)得到輸出響應(yīng)。

該步驟中所述的PCB板級測試系統(tǒng)指的是特定的包含待測試芯片的PCB電路板，待測試實體芯片將被搭載在專門制作的PCB測試板上。由疊加器將產(chǎn)生好的最終測試向量在上位機(jī)的控制下輸送給PCB板級測試系統(tǒng)，PCB板級測試系統(tǒng)會產(chǎn)生相應(yīng)的輸出響應(yīng)。

步驟8.檢驗測試系統(tǒng)得到的輸出響應(yīng)的正確性，得出測試結(jié)論。

對照該數(shù)字芯片的設(shè)計規(guī)范信息比對輸出響應(yīng)的正確性，如果該輸出響應(yīng)和設(shè)計規(guī)范信息一致則說明該芯片設(shè)計正確符合設(shè)計規(guī)范信息，否則說明該芯片設(shè)計存在錯誤不符合設(shè)計規(guī)范信息，從而得到測試結(jié)論，測試完成。

參照附圖2，對本發(fā)明的數(shù)字芯片功能測試系統(tǒng)作進(jìn)一步描述。

本發(fā)明的數(shù)字芯片功能測試系統(tǒng)包括相連的理想激勵向量發(fā)生器和待測試芯片系統(tǒng)。

理想激勵向量發(fā)生器，用于產(chǎn)生待測試芯片的理想激勵向量。

待測試芯片系統(tǒng)，包括待測試數(shù)字芯片和PCB電路板，用于接收疊加器輸出的最終測試向量，并得到輸出相應(yīng)。在上位機(jī)的控制下向PCB板級測試系統(tǒng)接口輸出整合得到的測試向量，并且捕捉PCB板級測試系統(tǒng)的輸出響應(yīng)。上位機(jī)指的是能夠直接發(fā)出操控命令的計算機(jī)(PC)。

該數(shù)字芯片功能測試系統(tǒng)，還包括依次相連的故障發(fā)生器、信號放大器和整形和量化器，其中，故障發(fā)生器用于模擬芯片在工作時可能遇到的故障信息，產(chǎn)生模擬的故障信息；信號放大器用于將故障發(fā)生器產(chǎn)生的模擬故障信息進(jìn)行放大，通過專用的信號放大器電路模塊對模擬故障信號進(jìn)行放大處理，以便提取其中的特征信息；整形和量化器用于將經(jīng)過放大的故障信息進(jìn)行限幅和模數(shù)轉(zhuǎn)換，輸送給待測試數(shù)字芯片系統(tǒng)的測試向量均為數(shù)字信號，所以此模塊將模擬信號進(jìn)行限幅和模數(shù)轉(zhuǎn)換，得到數(shù)字型的測試向量。

理想激勵向量發(fā)生器的輸出端依次連接有應(yīng)用系統(tǒng)環(huán)境模擬器和疊加器，其中，應(yīng)用系統(tǒng)環(huán)境模擬器用于對理想數(shù)字激勵向量進(jìn)行應(yīng)用系統(tǒng)環(huán)境模擬，產(chǎn)生應(yīng)用系統(tǒng)環(huán)境信息；疊加器用于對整形和量化器得到的數(shù)字故障信號和應(yīng)用系統(tǒng)環(huán)境模擬器得到的數(shù)字激勵向量進(jìn)行疊加；疊加器的輸出端連接待測試芯片系統(tǒng)。

參照附圖3，對本發(fā)明的應(yīng)用系統(tǒng)環(huán)境模擬器作進(jìn)一步描述。

應(yīng)用系統(tǒng)環(huán)境模擬器，包括依次相連的數(shù)模轉(zhuǎn)換模塊、系統(tǒng)環(huán)境信息產(chǎn)生模塊和電平轉(zhuǎn)換模塊。

數(shù)模轉(zhuǎn)換模塊，用于將理想的數(shù)字激勵向量轉(zhuǎn)換為模擬信號。因為信號完整性仿真工具對應(yīng)用系統(tǒng)環(huán)境進(jìn)行模擬時，這些信號完整性仿真工具對模擬信號有較好的支持，所以要將產(chǎn)生的數(shù)字激勵信號轉(zhuǎn)換為模擬信號。

系統(tǒng)環(huán)境信息產(chǎn)生模塊，用于模擬待測試芯片系統(tǒng)的應(yīng)用系統(tǒng)環(huán)境，并向理想激勵向量添加應(yīng)用系統(tǒng)環(huán)境信息。

電平轉(zhuǎn)換模塊，用于將模擬信號根據(jù)待測試芯片系統(tǒng)的接口閾值門限電壓值轉(zhuǎn)換為數(shù)字信號。因為最終待測試芯片系統(tǒng)需要的是數(shù)字的測試向量，所以需要將添加了應(yīng)用系統(tǒng)環(huán)境信息的模擬激勵信號進(jìn)行電平轉(zhuǎn)換，轉(zhuǎn)換為數(shù)字信號。