專利名稱：尺寸縮減的vco/pll模塊的制作方法
技術領域：
本發(fā)明涉及一種VCO/PLL模塊，并且尤其涉及一種適用于與基礎基站 (infrastructure base stations)有關的尺寸縮減的VCO/PLL模塊。
背景技術：
目前所用的標準尺寸的VCO/PLL模塊尺寸大約是20. 3腿x 14. 7mm x 3. 4mm。 但是，對于一些下一代電子產品，諸如下一代基礎無線基站而言，目前標準的 VCO/PLL模塊以及底層印刷電路板的尺寸均已被證明過大。
因此，存在著對VCO/PLL模塊以及底層印刷電路板的一種需求，即滿足下 一代無線基礎基站的需要以及尺寸縮減的要求。而本發(fā)明滿足了上述需求。

發(fā)明內容
本發(fā)明針對一種僅有標準VCO/PLL模塊一半尺寸大小的VCO/PLL 模塊，所述VCO/PLL模塊的尺寸大約為14mmxio. 5mmx2. 9mm。
在一個實施例中，所述模塊包括用于覆蓋模塊的VCO (即電壓控制 型振蕩器)部分的內蓋。所述內蓋上的接片分別用來嵌入底層印刷電路板
表面中限定的孔中，以用來定位內蓋并且將其固定到印刷電路板。此外， 所述模塊還包括用于覆蓋所述模塊的板以及所有部件的外蓋。所述外蓋上 的接片分別用來嵌入底層印刷電路板外側邊緣中限定的孔中。
在一個優(yōu)選實施例中，所述vco部分處于電路板的一側，而集成電
路芯片和環(huán)路濾波器處于電路板的相對的另 一側。
在上述優(yōu)選實施例中，所述板定義了第一外圍邊緣和第二外圍邊緣，
所述第一外圍邊緣定義了包括射頻(RF)輸出焊盤的第一多個焊盤，并且 所述第二外圍邊緣定義了包括集成電路焊盤以及電壓控制型振蕩器焊盤的 第二多個焊盤。在所述優(yōu)選實施例中，所述環(huán)路濾波器位于所述第二外圍 邊緣與所述集成電路芯片之間，并且所述電壓控制型振蕩器焊盤總的位于 所述電壓控制型振蕩器之下。
此外，在一個優(yōu)選實施例中，緩沖部件位于所述第一外圍邊緣與所述 電壓控制型振蕩器之間。
以下將通過本發(fā)明說明書、附圖以及權利要求書使本發(fā)明的其他優(yōu)點 和特征更加顯而易見。


在作為說明書一部分的相應附圖中，其中相同的附圖標號用于表示同一 部件。
圖1為示出根據本發(fā)明的VCO/PLL模塊的放大透視圖2為示出圖1中的VCO/PLL模塊去掉頂蓋后的放大俯視圖3為示出根據本發(fā)明的VCO/PLL模塊去掉頂蓋和內蓋后的放大俯視
圖4為示出圖1中的VCO/PLL模塊的印刷電路板前側上的電路和部件布 局的放大俯視示意圖，圖中所示模塊是在最后切割(cut)之前的形態(tài)；圖5為示出圖1的VCO/PLL模塊的放大仰視圖6A和圖6B為分別示出圖1中的VCO/PLL模塊內蓋的頂部和內部的 放大透視圖；以及
圖7為示出圖1中的VCO/PLL模塊的電路示意圖。
具體實施例方式
盡管本發(fā)明可以用多個不同形式的實施例來實現(xiàn)，但說明書和相應附圖 僅公開一個優(yōu)選實施例作為本發(fā)明的例子。但是，本發(fā)明并不限于所述的實 施例。
在這些圖中，單個部件或者單元可以代表集合起來執(zhí)行一個單獨功能的 多個單獨元件和/或電路。同樣地，單獨一條線路可以表示用來執(zhí)行特定操作 的多條單獨信號或者能量傳輸路徑。
圖1至圖6示出本發(fā)明提供的微型或者尺寸縮減的VCO/PLL模塊12 中的多個部件，本發(fā)明提供的VCO/PLL模塊12適合例如用在基礎無線基站 中，并且其尺寸大約為"mm (長)x10. 5mm (寬)x 2. 9mm (高)，與目前所 用的尺寸大約為20. 3腿(長)xl4. 7mm(寬)x 2. 9mm (高)的標準尺寸VC0/PLL 模塊比較，在尺寸上縮減超過50%。
引腳/管腳/焊盤位置(即本發(fā)明提供的VC0/PLL模塊12的引腳1-14 )在圖 4(切割之前的配置)和圖5(切割后的最終配置)中明確標示，并且如下所示 l)電源端(PLL) (VCC(PLL)) 8)接地端(GND) 2 )接地端(GND )
3 )射頻輸入端(RF Input)
4 )接地端(GND) 5)電源端(VC0) (VCC(VC0)) 6 )接地端(GND)
7)射頻輸出端(RF Output)
9 )鎖定檢測端(Lock Detect)
10) 時鐘端(Clock)
11) 數據端(Data)
12 )載荷使能端(Load Enable )
13) 接地端(GND)
14) 接地端(GND)
例如，圖3至圖5中所示的VC0/PLL模塊12的引腳的特征為引腳l-6和7-12 中的每一個寬為1. Omm且相互間距為1. 0,。引腳13、 14中的每一個長為6. Omm 且寬為1. Omm。通it^ 30的底面33上的導電材料的大體上呈方形的焊盤102, 板30的頂面31上定義的導電材料的相對的大體上呈半圓形的焊盤104，以及分 別延伸iiX頂面31與底面32之間的相應邊緣82、 84的城堡形凹槽106來限定 引腳1-6和7-12中的每一個。利用導電材料覆蓋城堡形凹槽106，用于提供在 每一個引腳的頂部焊盤與底部焊盤之間的電連接。
引腳13、 14中的每一個通過在相應頂板表面31以及底板表面33上并且分 別沿著邊緣86、 88延伸的導電材料的拉長至大體上呈矩形的帶/焊盤108、 110 來限定。此外，利用導電材料分別覆蓋孔38、 40的外表面，用來提供焊盤108、 110之間的電連接。
引腳1-7的特征為位于并且沿著印刷電路板30的下外圍邊緣82延伸，并 且引腳l-7在左側板邊緣86與右側板邊緣88之間互相間隔并且互相平行。引 腳7-U位于并且沿著印刷電路板30的上外圍邊緣84延伸，并且引腳7-12在 右側板邊緣88與左側板邊緣86之間互相間隔并且互相平行，并且分別與引腳 1-7正好相對。引腳13位于并且沿著右側板邊緣88的外圍延伸，而引腳14位 于并且沿著左側板邊緣86的外圍延伸，并且與引腳13正好相對。
本發(fā)明提供的VCO/PLL模塊12的印刷電路板30的結構和布局如圖2至圖5 所示，即圖2至圖4示出了電路板的正面或者頂面31,并且圖5示出了電路板 的背面或者底面33。
正面31包括導電圖案(即導電印刷線路或者線跡32 )以及用于安裝包括電 容、電阻和集成電路的多個電子元件的多個安裝點35 (如圖4所示)。由于與 圖4中公開及所示的內斜目同，因此在說明書中省略了對線路以及線跡的特定 圖案的詳細描述。盡管在圖中未示出，應該知道印刷電路板30是由多層普通電 絕緣層壓板制成的(優(yōu)選地，在此設計中為三層)。
更進一步，盡管在圖2至圖4中已經完整示出了板30的正面31上的每一
個電子元件的位置、排列和布局，但是應該注意到板30總的限定第一和第二(左 和右)半部分，并且芯片級封裝的PLL集成電路34位于印刷電路板30的第一 (即左)半部分的左上角，而電壓控制型振蕩器(VC0) 37覆蓋了印刷電路板 30的笫二 (即右)半部分的大部分。
此外，板30還限定了一對大體上呈橢圓或跑道型的孔38、 40，孑L 38、 40 在沿著板30的大體上呈平行關系延伸的相對側面邊緣86、 88中被限定?？?8、 40分別用于接納金屬外蓋或者屏蔽罩50 (如圖1B所示)的接片(未示出)， 用于將外蓋或者屏蔽罩安裝并且固定在板30的頂面上。
此外，板30還定義了第二對大體上呈橢圓或者跑道型的孔39、 41,其中孔 39、 41i皮分別定義在VC0 37的上方和下方區(qū)域之中，用來接納圖6A和圖6B中 示出的并在隨后詳細描述的內蓋或者屏蔽罩60的接片68、 70。如在圖3和圖4 更詳細示出的，孔39以與板30的側面邊緣86、 88大體上正交的方向并且在VCO 部分或者區(qū)域37的上縱向邊緣的上方大體上縱向延伸；而孔41在VCO部分或 者區(qū)域37的下縱向邊緣的下方大體上縱向延伸，孔41與孔39正好相對，相互 分開并且大體上互相平行。此外，如圖3和圖4所示，還在導電材料的延伸帶 ll2、 114中分別限定孔39、 41，孑L39、 41在VCO部件37的上方和下方直接延 伸并且與板邊緣86、 88大體上正交。
圖2至圖4示出了印刷電路板30的頂面31之上的每一個分立電氣及電子 元件的新穎而獨特的位置和布局。圖2至圖4所示的每一個特定分立元件的選 擇、位置、排列、布局和相互之間的互連關系是新穎的，適用于根據本發(fā)明的 尺寸縮減的10. 5mmx U腿x 2. 9mm的VCO/PLL模塊的制造。盡管在圖2至圖4 中已經通過可使本領域內普通技術人員實踐本發(fā)明的方式完整地公開和示出了 相同內容，以下還將詳細描述每一元件的位置、布局和排列。
首先，要注意PLL集成電路芯片34位于板30的左上角，并且與引腳10-12 空間間隔且大體上相對。在示出的實施例中，集成電路芯片34是無引腳的芯片 級類型，從而節(jié)省電路板空間。C19位于集成電路34的上縱向邊緣或者側面與
板30的上縱向邊緣84之間，并且在與板邊緣84及集成電路34的上縱向邊緣 大體上平行的方向延伸。在示出的實施例中，C19位于數據引腳11的正下方。 C18位于C19的右側并且與C19空間間隔，C18還在與板邊緣84大體上平行的 方向延伸。C14和R8位于集成電路34的右側邊緣的右邊并且與集成電路34空 間間隔，C14和R8還在與集成電路34的右側邊緣大體平行的方向上延伸，并且 C14從集成電路34的上邊緣附近位置處向下延伸，R8位于C14的下方并且與C14 對準。
C17、 C24和R7位于集成電路34的下縱向邊緣之下，并且與集成電路34的 下縱向邊緣空間間隔。C17位于板30的側面邊緣86與集成電路34的左側邊緣 之間。C17在與板側面邊緣80大體上正交的方向上延伸。C24與C17空間間隔 并且延伸到C17的右側，而R7延伸到C24的右側。C20位于板下部的左下角， 并且與板側面邊緣86空間間隔且大體上平行。C16位于C20的右側，與C20空 間間隔并且平行，并且基本上處于C24的下方。R6、 C15和Cl三個均位于C16 的右側，并且基本上處于R7的下方。R6、 C15和C1與C16空間間隔，并且在與 C16大體上正交的方向上延伸。R5位于C15和Cl的右側，并且在與C15和Cl 大體上正交的方向上延伸。元件C1、 C15、 C16、 R5和R6的組合定義出模塊12 的環(huán)路濾波器電路或者部分，并且基本上均位于板30下部的左下角區(qū)域，即通 過在一側的左側板邊緣86，相對的另一側上的VCO部件37,上方的集成電路34， 以及下方的引腳1-3所限定的區(qū)域。元件D1、 L4、 C17和C12組成VC0的諧振 電路。
VCO部分或者區(qū)域37基本上覆蓋板30的右半部分，并且限定該區(qū)域的所有 電子元件均包含在一個矩形輪廓/外圍之中，此矩形輪廓/外圍是由在位于上邊 及下邊的帶112、 114以及如圖4虛線所示的處于相對的帶112、 114的末端之 間上下延伸的輪廓線90、 92所共同限定的，并且測得的尺寸大約為寬度5. 2mm 以及長度7. 48mm。
在示出的實施例中，VCO37位于板30的這樣一個區(qū)域上，這個區(qū)域位于引
腳4-6的正上方并且與其相對，還位于引腳7-9的正下方并且與其相對。首先， VC0 37包括第一列元件C2、 CIO、 R3、 C5、 L3、 R4和D1，這些元件位于臨近VCO 外圍/輪廓92的右側邊緣的位置，并且基本上從上邊帶112向下延伸，這些元 件與下邊帶114和板邊緣8 2處于同 一方向并且與其空間間隔，還與右側板邊緣 88基本上正交。
此外，VC0 37還包括L2、 C6、 C4、 C3、 C7、 L4、 C21、 C8、 Ql、 Rl、 R3、 C12、 C11和L1。 L2位于C2和C10的左側且介于C2與C10之間，并且與C2和 C10在方向上基本垂直。C6位于L2的下方且與L2對齊，并且從R3的側面穿過。 C6在方向上基本與R3垂直。C4位于C6的下方且介于C5和L3之間，并且在基 本與C6垂直的方向上延伸。C3與C7空間間隔且位于C4的下方，并且在基本與 C4垂直的方向上延伸。L4位于C3的下方，并且在基本與C3正交的方向上延伸。 Cll和Ll位于輪廓90的左側邊緣與L4之間，并且在基本與板側面邊緣88垂直 的方向上延伸。C12位于C11的上方，并且介于C3與輪廓90的左側邊緣之間。 Cl2在方向上基本與Cll和Ll平行。Rl和R3位于C12的上方，并且在基本與 C12正交的方向上延伸。Q1位于R3的上方，并且在與R3相同的方向上延伸。 C8位于Rl的上方，并且沿著左側VCO輪廓邊緣90在與Rl —致的方向上延伸。 Cn位于VCO外圍的左上角并且處于C8的上方。C21在基本與上板邊緣84平行 并且在與C8垂直的方向上延伸。
元件Rll、 C13、 R12、 C9、 L5和C22組合在一起限定模塊12的緩沖元件或 者部件，這些元件基本上全部位于板30上的介于VCO 37與引腳7-9之間的區(qū) 域內。特別地，這些元件沿著板30的上縱向邊緣84呈一行延伸，并且基本上 介于VCO 37的左側輪廓邊緣90與板30的右側邊緣88之間。Rll、 C9、 L5和 C"在基本與上板邊緣84成正交的方向上延伸，而C13和R12在基本與上板邊 緣84平行的方向上延伸。
C25位于C13的下方且與C13空間間隔，在基本與C13平行的方向上延伸。 Q2位于R12的下方且與R12空間間隔，在基本與R12正交的方向上延伸。R9位于L5和C22的下方，并且介于L5和C22之間在基本與L5和C22正交的方向上 延伸。
此外，模塊12還包括元件R10和C23。 R10位于板30上R9下方，介于VCO 37的右側輪廓92與板30的右側邊緣88之間，并且在基本與板邊緣88正交的 方向上延伸。C23位于R10的下方且與R10空間間隔，并且在VCO 37的右側輪 廓邊緣92與右側板邊緣88之間延伸。
此外，還應該清楚的是，模塊12還可以包括可選的內部金屬屏蔽罩/蓋60 (如圖2、圖6A和圖6B所示)，其中金屬屏蔽罩/蓋60用于安裝且覆蓋板30 的高頻VCO部分37上，以便限定自包含的VCO 37。如圖6A和圖6B所示，蓋 60包括頂部64以及從頂部基本上向下垂直延伸的外圍側壁66。接片68、 70分 別從頂部側壁和底部側壁66的下縱向外圍邊緣向下延伸，并且分別適配于嵌入 板30中定義的孔39、 41中。才艮據本發(fā)明，內屏蔽罩或者蓋60適合于消除突出 物，并且有利地增加模塊12的逆向隔離。在不要求增加性能的應用中，還可以 一并省略內屏蔽罩。盡管在任一附圖中均未示出，但應該清楚的是，除了外蓋 50具有用來覆蓋及封裝整個板30的尺寸以外，外蓋50 (如圖1所示)具有與 內蓋60相同的總體結構。
此外，還應該清楚的是，如圖5所示，板30定義了多個接地和未接地的通 孔120、122，所述通孔分別延伸穿過介于頂面31與底面33之間的板30的內部。
圖7是根據本發(fā)明的VC0/PLL模塊12的詳細電路示意圖。特別地，如圖所 示，VC0/PLL模塊12的電路包括多個標準電子元件，這些電子元件可以是電容、 電阻、電感、可變電容器以及集成電路，并且這些電子元件以如圖7所示的方 式排列并且互連。
此處盡管沒有詳細描述，應該知道的是，除了其他電路和部件之外，該電 路還包括位于模塊電路上部右上角的PLL集成電路214、位于電路下部左下角的 環(huán)路濾波器電路216、緊鄰環(huán)路濾波器216的右側并與其互連的考必茲 (Colpitts，又稱科爾皮茲)振蕩電路218、包括振蕩級222和緩沖級224的射地 -基地放大器晶體管電路220以及緊鄰考必茲(Colpitts)振蕩電路218的右側且 位于PLL集成電路214的下方的附加輸出緩沖級226。當然，還可以通過如圖2 至圖5中所示排列且互連以及上面詳細描述的多個電子元件來定義如上所述的 每一個單獨電路。
C20、 C18和C17均是PLL電源線路或者電路VCC (PLL)引腳l上的旁路電 容。上述每一個電容均位于PLL電源線與接地端之間。C23、 C10和C22均是VCO 電源線、引腳5上的旁路電容。上述每一個電容均位于VCO電源線與接地端之 間。引腳IO、 11和12定義數字輸入線，用于可使用戶編程PLL集成電路14以 便得到期望的輸出頻率。引腳9為鎖定檢測引腳，用于指示PLL集成電路14是 否鎖定。引腳3為PLL的參考輸入頻率引線。C19電容耦合至PLL集成電路14。 C24和C14是與PLL集成電路14連接的旁路電容。R7是與PLL集成電路14連 接的接地電阻。
環(huán)路濾波器216包括C15、 R6、 C16、 R5和C1。諧振儲能回路23是振蕩電 路218的一部分，此諧振儲能回路23包括D1、 L4、 C17和C12。 C3是位于諧振 電路223與振蕩電路218的振蕩增益級之間的耦合電容。C4和C7是振蕩回路或 電路218中的反饋電容。L3和R4也是振蕩電路18的部件并且連接Ql-B的發(fā)射 級至接地端。Ql-B為定義電路的振蕩增益模塊的晶體管。
C5耦合晶體管Q1-A的基級至接地端。Ll為一個串聯(lián)在環(huán)路濾波器電路216 與諧振電路223之間的電感，此諧振電路223用于在DC線路上抑制不需要的AC 信號。Ql-A為定義電路的第一緩沖,塊的晶體管。
C2是位于第一緩沖級224與第二緩沖級226之間的耦合電容。緩沖級226 包括C22、 R9、 L5、 Rll、 C25、 Q2和C9。緩沖級224的主體部分包括Ql-A、 C8 和Ql-B以及偏壓電阻R1、 R2和R3。 C2連同C25—起作為第一緩沖級224與第 二緩沖級226之間的分壓器。C8是振蕩級222的一部分并且包括位于Ql-B的集 電極與晶體管Ql-A的發(fā)射級之間的旁路電容。C6射頻耦合Q1-B的發(fā)射級與Q1-A 的基級。
L2是一個允許直流電壓從引腳5向晶體管Ql-A和Ql-B提供電能并且不允 許交流信號通過的電感。L5對于第二緩沖級晶體管執(zhí)^ft相同功能。
第一緩沖級224的輸出還通過C21和R8耦合回到PLL集成電路214。
Rl、 R2和R3為用于偏置緩沖晶體管Ql-A和振蕩晶體管Ql-B的偏壓電阻。 晶體管Q1-A和Q2-B均封裝在同一封裝內以便節(jié)省空間。R9和Ml是用于第二 緩沖級Q2的偏壓電阻。R10是第二緩沖級Q2的降壓電阻。
C9、 R12和C13為形成輸出匹配網絡的輸出端元件。射頻輸出引腳為7。引 腳2、 4、 6、 8、 13和14均是接地引腳。
本發(fā)明的一個新穎特征是在未降低模塊性能的前提下，大量使用了. 020〃 x .040〃芯片元件。例如，使用此設計的1630-1706MHz的VCO/PLL模塊會在 1. 2MHz偏移量處具有-148dBc/Hz的典型相位噪聲。
本發(fā)明提供的VC0/PLL模塊12適合于本領域內公知的2. 6〃 x4. 5〃 "24UP" 陣列處理，可用于根據本發(fā)明的總共24個VC0/PLL模塊的制造和處理。盡管未 在任何附圖中示出，應該清楚的是，上述陣列包括在其上形成24個電路板的板， 并且每一個電路板均適于定義本發(fā)明的具有模塊12的板30。
根據本發(fā)明的多個模塊12的制造方法將在下面簡要描述。首先，銀/錫焊 料或者類似導電材料被絲網印刷并且以一定方式施加到24陣列板中的每一個的 頂面，從而定義出如圖2至圖5所示的印刷線路圖案或者線跡32以;M1 30的 引腳1-14。作為絲網印刷工藝的一部分，焊料也同時^皮分別絲網印刷到在其上 包圍外圍的外孔38、 40與內孔39、 41的區(qū)域中的多個陣列板的頂面31、 33上。 此外，作為絲網印刷工藝的一部分，焊料帶還同時沿著板30的相對的側面邊緣 86、 88進行絲網印刷，以便定義出帶108、 110。此外， 一對焊料帶還同時被絲 網印刷到板30上，并且基本上沿著VCO部件37的縱向上方和下方延伸，以便 定義帶112、 114。
一旦焊料被恰當應用到每一板的所有期望區(qū)域，所有的電子元件均從帶和 巻筒(如本領域所公知)中取下，隨后放置到每一個陣列板上，以及更具體地，
安放在如圖4所示的每一元件的位置。
圖6A和圖6B所示類型的內蓋60可以隨后從帶和巻筒取下，并且隨后以一 定方式放置在每一層陣列板的VCO部分37之上，其中，蓋60的側壁66的外圍 邊緣位于板上，并且分別壓在VCO輪廓側面邊緣90、 92以及焊料帶112、 114 上，并且接片69、 70均分別嵌入板孔39、 41中。
圖l所示類型的外蓋50可以隨后從帶和巻筒取下，并且以一定方式在每一 個陣列板上放置、固定，其中，側壁的下外圍邊緣隨后放置在板30的外圍邊緣 82、 84、 86和88之上，其中兩側壁的下邊緣放置在焊料帶110之上，并且其接 片均分別嵌入板孔38、 40中。
隨后，采用如本領域技術人員所公知的方式回流焊料，以便確保每一元件 均固定在每一個陣列板上。根據本發(fā)明，當被回流時，圍繞板孔38-41的焊料 均分別流入相關孔38-41以及其中所安裝的每個蓋的接片的密封接觸內，使得 將外蓋50和內蓋60密封及固定至板30上。
如本領域技術人員所公知的一樣，1^使用劃片機來切割和分離在陣列70 上形成的24個完整模塊12的每一個。劃片之后，如圖4所示的每一模塊12上 定義的孔38和40被對半切開，從而形成如圖1至圖3所示的模塊12并且最后 測試上述每一模塊12。
在不脫離本發(fā)明新穎性特征的精神和范圍的情況下，可以對以上描述的實 施例進行不同的變更和修訂，不應該認為或者推斷為對這里所描述的所述特定 模塊的限制。
權利要求
1、一種VCO/PLL模塊，包括電路板，所述電路板包括多個電子元件，在所述電路板上以一定方式選擇、定位、安裝以及互連所述多個電子元件，從而限定一個具有大約長14mm且寬10.5mm的外部尺寸的所述VCO/PLL模塊。
2、 根據權利要求l所述的VCO/PLL模塊，其中所述電路板以及所選 擇的安裝在所述電路板上的元件限定一個高頻VCO部分，所述VCO部分 由內蓋封裝并且所述電路板由外蓋封裝。
3、 根據權利要求l所述的VCO/PLL模塊，其中所述印刷電路板定義 出一對孔，所述VCO/PLL模塊還包括具有一對接片的外蓋，所述接片適 合分別嵌入所述孔內，用于安裝所述外蓋到所述印刷電路板上。
4、 根據權利要求2所述的VCO/PIX模塊，其中所述電路板限定位于 所述電路板上圍繞所述VCO部分的一對孔，并且所述內蓋包括一對適合 分別嵌入所述孔內的接片。
5、 根據權利要求l所述的VCO/PLL模塊，其中所述VCO/PLL模塊 的高度大約為2.9mm。
6、 根據權利要求1所述的VCO/PLL模塊，其中所述電路板限定第一 半部分和第二半部分，在所述電路板的第一半部分上定限定并安裝VCO 并且在所述電路板的第二半部分上限定并安裝環(huán)路濾波器及PLL集成電 路。
7、 根據權利要求6所述的VCO/PLL模塊，其中所述電路板總的限定 相對的第 一和第二外圍邊緣，所述第一外圍邊緣限定沿著其長度方向上延 伸并包括RF輸出焊盤的第一多個焊盤；所i^目對的第二外圍邊緣限定沿 著其長度方向上延伸并包括PLL集成電路輸入焊盤及VCO輸入焊盤的第 二多個焊盤，所述PLL集成電路焊盤總的位于所述環(huán)路濾波器的下方并且 所述VCO輸入焊盤總的位于所述VCO的下方。
8、 根據權利要求7所述的VCO/PLL模塊，其中所述電路板上的多個沖部件。
9、 根據權利要求l所述的VCO/PLL模塊，其中所述電路板上的多個 元件限定第一和第二緩沖級。
10、 根據權利要求1所述的VCO/PLL模塊，其中所述電路板上的多 個元件限定包括晶體管及緩沖級的振蕩增益級，所述晶體管和第二緩沖級 均包含在同一封裝中。
11、 一種VCO/PLL模塊，其尺寸大約14mm長、10.5mm寬，并且 包括印刷電路板，所述印刷電路板包括在其上安裝的多個電子元件，所述 電路板總的限定第一半部分和第二半部分，所述第一半部分具有多個元件， 所述多個元件一起限定一個電壓控制型振蕩器，并且所述第二半部分包括 集成電路芯片以及多個元件，所述多個元件一起限定一個環(huán)路濾波器。
12、 根據權利要求11所述的VCO/PLL模塊，其中所述電路板限定相 對的上側和下側外圍邊緣，所述集成電路緊鄰所述上側外圍邊緣，并且所 述限定環(huán)路濾波器的元件位于所述集成電路芯片與所述電路板的下側外圍 邊緣之間。
13、 根據權利要求ll所述的VCO/PLL模塊，其中限定所述電壓控制 型振蕩器的元件占用的所述電路板的區(qū)域具有大約5.2mm寬、7.48mm長 的尺寸。
14、 根據權利要求13所述的VCO/PLL模塊，所述VCO/PLL模塊還 包括適配于覆蓋限定所述電壓控制型振蕩器的所述多個元件的蓋。
15、 根據權利要求14所述的VCO/PLL模塊，其中所述蓋限定一對安 裝接片，所述接片適合于嵌入所述電路板中限定的一對孔中。
16、 根據權利要求12所述的VCO/PLL模塊，所述VCO/PLL模塊還 包括在所述電路板上的多個元件，所述多個元件共同限定一個緩沖級，限 定所述緩沖級的所述多個元件位于介于所述電路板的上側外圍邊緣與所述 電壓控制型振蕩器之間的所述電路板的第一半部分的區(qū)域內。
全文摘要
本發(fā)明提供了一種尺寸縮減的VCO/PLL模塊。所述VCO/PLL模塊包括具有多個電子元件的電路板，在所述電路板上以一定方式定位、安裝以及互連所述電子元件，使其安裝在14mm×10.5mm×2.9mm的包裝內。在一個實施例中，內蓋封裝了模塊的VCO部分。在所有實施例中，外蓋適配于覆蓋模塊的電路板上的所有元件。內蓋和外蓋上包括有適合分別嵌入所述電路板中定義的孔內的接片。在優(yōu)選實施例中，所述VCO部分處于所述模塊的一側，而集成電路芯片及環(huán)路濾波器處于所述模塊相對的另一側。
文檔編號H05K1/02GK101176390SQ200680017161
公開日2008年5月7日 申請日期2006年5月16日 優(yōu)先權日2005年5月19日
發(fā)明者E·達斯尼威斯, G·里澤, T·克內克特 申請人:Cts公司