圖像處理裝置及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種圖像處理裝置及其控制方法。
【背景技術(shù)】
[0002]具有可變邏輯電路的諸如PLD(可編程邏輯器件)和FPGA(場可編程門陣列)的可重配置電路是公知的。通常，當(dāng)PLD或FPGA啟動時，將存儲在諸如ROM的非易失性存儲器中的電路配置信息寫入作為內(nèi)部易失性存儲器的配置存儲器中，由此切換邏輯電路。此夕卜，當(dāng)電力供給中斷時，刪除配置存儲器中的信息，因此，當(dāng)供給電力時，需要通過將電路配置信息從非易失性存儲器再次寫入配置存儲器，來重配置邏輯電路。將以這種方式僅進(jìn)行一次PLD或FPGA的邏輯電路的配置的方法稱為靜止重配置。
[0003]另一方面，開發(fā)了能夠在線路正在操作的同時改變邏輯電路的FPGA等，并且將在操作期間改變邏輯電路的方法稱為動態(tài)重配置。此外，存在能夠簡單地重寫特定區(qū)域而不是整個芯片的FPGA，并且將這種類型的重寫稱為部分重配置。特別地，存在部分地重配置一個邏輯電路部分而不停止正在操作的其他邏輯電路的操作的方法，并且將這種方法稱為動態(tài)部分重配置。
[0004]通過動態(tài)部分重配置，代替在動態(tài)重配置期間重寫整個配置存儲器，僅重寫配置存儲器區(qū)域的一部分，由此使得能夠部分地重配置FPGA中的邏輯電路。使用這種動態(tài)部分重配置技術(shù)，使得能夠在FPGA的一個區(qū)域中實(shí)現(xiàn)多個邏輯電路，由此使得能夠?qū)崿F(xiàn)對硬件資源進(jìn)行時分復(fù)用的邏輯電路。其結(jié)果是，能夠使用較少的硬件資源靈活地實(shí)現(xiàn)與各種應(yīng)用相對應(yīng)的各種功能，同時保持高的硬件操作性能。
[0005]作為利用這種動態(tài)部分重配置的技術(shù)的一個示例，日本特開2011-186981號公開了如下技術(shù):在流水線處理中，在通過按照以在流水線的最前面的電路開始的順序在可重配置電路中進(jìn)行重配置來切換功能的同時，進(jìn)行數(shù)據(jù)處理。
[0006]在近年來的諸如MFP(多功能打印機(jī))的圖像處理裝置中，已經(jīng)能夠選擇與來自用戶的請求相對應(yīng)的多個處理(復(fù)印作業(yè)、打印作業(yè)、發(fā)送作業(yè)等)，并且通過硬件或軟件執(zhí)行與這些處理相對應(yīng)的圖像處理。如果在這種圖像處理裝置中利用諸如FPGA的可重配置電路作為用于圖像處理的硬件，則能夠動態(tài)地并且部分地切換FPGA的電路配置，以實(shí)現(xiàn)上面描述的各種功能中的各個。其結(jié)果是，能夠使用較少的硬件資源實(shí)現(xiàn)各種圖像處理功能。注意，在用于進(jìn)行部分重配置的配置中，如果部分重配置由于諸如設(shè)備故障、電氣噪聲或者寫入定時問題的各種原因中的任何一個而失敗，則無法配置所需的電路，并且無法實(shí)現(xiàn)希望的數(shù)據(jù)處理。
[0007]如上所述，在使用期間對可重配置電路進(jìn)行部分重配置的情況下，如果部分重配置失敗，則裝置的性能劣化。例如，如果某種原因?qū)е箩槍μ囟▓D像處理功能所需的某個圖像處理功能的部分重配置失敗，則將無法使用該圖像處理功能，處理將停止，并且圖像處理裝置的性能將劣化。為此，在使用期間對可重配置電路進(jìn)行部分地重配置的配置的情況下，需要實(shí)現(xiàn)對部分重配置失敗的可能性給予考慮的配置。

【發(fā)明內(nèi)容】

[0008]本發(fā)明使得能夠?qū)崿F(xiàn)如下機(jī)制，在具有能夠?qū)﹄娐放渲眠M(jìn)行部分地重配置的可重配置電路的圖像處理裝置中，在可重配置電路的重配置失敗的情況下，盡可能地抑制裝置的性能的劣化。
[0009]本發(fā)明的一個方面提供一種圖像處理裝置，所述圖像處理裝置包括:可重配置電路，其包括可部分地進(jìn)行電路配置的第一部分和第二部分；存儲單元，其存儲第一電路配置信息和第二電路配置信息，所述第一電路配置信息用于在所述第一部分中配置充當(dāng)預(yù)定功能的第一電路，所述第二電路配置信息用于在所述第二部分中配置充當(dāng)所述預(yù)定功能的第二電路；指定單元，其指定所述可重配置電路的、要對充當(dāng)所述預(yù)定功能的電路進(jìn)行配置的部分；以及配置單元，在所述指定單元指定所述第一部分的情況下，使用所存儲的第一電路配置信息對所述第一部分進(jìn)行電路配置，而在所述指定單元指定所述第二部分的情況下，使用所存儲的第二電路配置信息對所述第二部分進(jìn)行電路配置。
[0010]本發(fā)明的另一方面提供一種使用可重配置電路的控制方法，所述可重配置電路包括可部分地進(jìn)行電路配置的第一部分和第二部分，所述控制方法包括:指定所述可重配置電路的、要對充當(dāng)預(yù)定功能的電路進(jìn)行配置的部分；進(jìn)行控制，在所述指定步驟中指定所述第一部分的情況下，使用第一電路配置信息，在所述第一部分中配置充當(dāng)所述預(yù)定功能的電路；以及進(jìn)行控制，在所述指定中指定所述第二部分的情況下，使用第二電路配置信息，在所述第二部分中配置充當(dāng)所述預(yù)定功能的電路。
[0011]本發(fā)明的再一方面提供一種圖像處理裝置，其具有可部分地進(jìn)行電路配置的可重配置電路，所述圖像處理裝置包括:存儲單元，其存儲用于配置所述可重配置電路的電路配置信息；指定單元，其指定存儲在所述存儲單元中的、與執(zhí)行作業(yè)所需的功能相對應(yīng)的電路配置信息；重配置單元，其通過使用所述指定單元指定的所述電路配置信息，配置所述可重配置電路的部分重配置單元，來在所述可重配置電路中部分地重配置所述功能；以及控制單元，其進(jìn)行控制，在由所述重配置單元進(jìn)行的重配置成功的情況下，使用所述可重配置電路執(zhí)行所述作業(yè)，而在所述重配置單元進(jìn)行的重配置失敗的情況下，使所述重配置單元重新執(zhí)行重配置。
[0012]本發(fā)明的又一方面提供一種用于控制圖像處理裝置的控制方法，所述圖像處理裝置具有可部分地進(jìn)行電路配置的可重配置電路，所述控制方法包括:指定存儲在存儲器中的、與執(zhí)行作業(yè)所需的功能相對應(yīng)的電路配置信息，所述存儲器被配置為存儲用于配置所述可重配置電路的電路配置信息；通過使用在指定步驟中指定的所述電路配置信息，配置所述可重配置電路的部分重配置單元，來在所述可重配置電路中部分地重配置所述功能；以及進(jìn)行控制，在所述重配置步驟中重配置成功的情況下，使用所述可重配置電路執(zhí)行所述作業(yè)，而在所述重配置中重配置失敗的情況下，使得在所述重配置步驟中重新重配置。
[0013]從下面參照附圖對示例性實(shí)施例的描述，本發(fā)明的其他特征將變得清楚。
【附圖說明】
[0014]包含在說明書中、構(gòu)成說明書的一部分的附圖例示了本發(fā)明的實(shí)施例，并且與文字描述一起用于解釋本發(fā)明的原理。
[0015]圖1是用于描述根據(jù)本發(fā)明的實(shí)施例的圖像處理裝置的結(jié)構(gòu)的框圖。
[0016]圖2是用于描述根據(jù)實(shí)施例的圖像處理裝置的與部分重配置特別相關(guān)的結(jié)構(gòu)的框圖。
[0017]圖3是用于描述根據(jù)實(shí)施例的配置ROM中存儲的配置數(shù)據(jù)的數(shù)據(jù)結(jié)構(gòu)的圖。
[0018]圖4是用于描述根據(jù)本發(fā)明的實(shí)施例的圖像處理裝置進(jìn)行的處理的流程圖。
[0019]圖5是用于描述根據(jù)實(shí)施例的圖像處理裝置進(jìn)行的圖4的步驟S403中的FPGA部分重配置執(zhí)行處理的詳情的流程圖。
[0020]圖6是用于描述根據(jù)實(shí)施例的圖像處理裝置進(jìn)行的圖5的步驟S506中的處理的詳情的流程圖。
[0021]圖7是用于描述根據(jù)實(shí)施例的圖像處理裝置進(jìn)行的圖4的步驟S405中執(zhí)行的完全重配置處理的流程圖。
【具體實(shí)施方式】
[0022]現(xiàn)在，參照附圖詳細(xì)描述本發(fā)明的實(shí)施例。注意，除非另外具體指出，否則在這些實(shí)施例中敘述的部件、數(shù)字表述和數(shù)值的相對布置不限制本發(fā)明的范圍。
[0023]圖1是用于描述根據(jù)本發(fā)明的實(shí)施例的圖像處理裝置100的結(jié)構(gòu)的框圖。
[0024]圖像處理裝置100具有:操作單元103，其具有由使用圖像處理裝置100的用戶操作的鍵、觸摸面板等；掃描器單元109，其通過掃描原稿來讀取原稿的圖像；以及打印機(jī)單元107，其基于圖像數(shù)據(jù)將圖像打印在片材上。掃描器單元109具有對掃描器單元109進(jìn)行控制的CPU(未示出)、用于讀取原稿的照明燈和掃描鏡(二者都未示出)等。打印機(jī)單元106具有對打印機(jī)單元106進(jìn)行控制的CPU(未示出)、用于進(jìn)行圖像形成和定影的感光鼓和定影設(shè)備(二者都未示出)等。
[0025]圖像處理裝置100還包括對圖像處理裝置100的操作進(jìn)行總體控制的CPU 101，并且CPU 101執(zhí)行用于控制圖像處理裝置100的各個單元的控制程序。此外，ROM 104存儲由CPU 101執(zhí)行的各種數(shù)據(jù)和控制程序。RAM 111提供用于CPU 101進(jìn)行的操作的系統(tǒng)操作存儲器和用于臨時存儲圖像數(shù)據(jù)的圖像存儲器。存儲器控制器110對到RAM 111的數(shù)據(jù)寫入和從RAM 111的數(shù)據(jù)讀出進(jìn)行控制。存儲器控制器110連接到系統(tǒng)總線120和圖像總線121，并且控制對RAM 111的訪問。
[0026]FPGA (場可編程門陣列)140是可重配置電路，其構(gòu)成圖像處理裝置100的圖像處理電路等。雖然在本實(shí)施例中以FPGA為例描述可重配置電路，但是可以使用除FPGA之外的可重配置電路。配置控制器130在CPU 101的控制下，對FPGA的電路配置進(jìn)行控制。配置ROM 150存儲用于配置FPGA 140的線路的電路配置信息(配置數(shù)據(jù))。FPGA 140的電路