如系統(tǒng)命令初始化，配置，電源管理，用戶接口和命令等。ARM926EJ-S RISC處理器包含協(xié)處理器P15，內存管理單元(MMU)，16KB指令集，8KB數據CACHE，寫緩存和JAVA加速器。ARM內部存儲器包括一個32KB的內部RAM和16KB內部ROM。
[0026]TMS320DM368自帶MAC控制器，兩片TMS320DM368均將MAC輸出信號與FPGAEP3C25F256相連，TMS320DM368內嵌的ARM微處理器完成壓縮數據的RTP、UDP、IP封裝，然后通過MAC成幀。
[0027]圖2所示為本發(fā)明的標清模擬視頻采集、編碼模塊，選用TI公司的AD轉換芯片TVP5158，TVP5158芯片是TI公司視頻解碼系列芯片的一種，在很多視頻產品如電視卡、MPEG2、MPEG4中都有應用。采用兩片TVP5158分別對I路視頻進行采樣，從TVP5158芯片將數字視頻流及時鐘信號傳給DM368視頻接口。TVP5158芯片可以輸入4路模擬視頻信號，通過內部寄存器的不同配置可以對4路輸入進行轉換，輸入可以為4路CVBS或2路S視頻(Y/C)信號，輸出8位總線，為標準的ITU 656、YUV 4:2:2格式。TVP5158芯片兼容PAL、NTSC、SECAM多種制式，可以自動檢測場頻適用的50或60Hz，可以在PAL、NTSC之間自動切換。TVP5158芯片可以配置為不同的參數，對色度、亮度等的控制都是通過對相應寄存器改寫不同的值，寄存器的讀寫通過I2C總線進行，雙ARM通過I2C總線分別對其中一片TVP5158進行配置。
[0028]TVP5158芯片具有3.3V、1.8V、1.1V三種供電需求，模擬與數字部分均采用+3.3V供電，數字I/O接口可兼容+5V，芯片具有上電自動復位功能，另有外部復位管腳(CE)，低電平復位，復位以后輸出總線變?yōu)槿龖B(tài)，待復位信號變高后自動恢復，時鐘丟失、電源電壓降低都會引起芯片的自動復位。
[0029]通過TVP5158芯片轉換后的8位數字視頻送入ARM芯片TMS320DM368的視頻處理子系統(tǒng)VPSS)，經過校正、濾波等預處理，調用壓縮引擎實現H.264壓縮編碼。
[0030]TVP5158芯片外接27MHz無源晶振，將轉換后的ITU-R BT.656標準數字視頻流與時鐘信號輸出給TMS320DM368。
[0031]編碼后的視頻流，一路通過DM368外擴的SD卡接口實現視頻存儲，另一路通過TMS320DM368支持的10/100M自適應網絡接口將壓縮視頻流通過網絡進行傳輸，FPGA芯片通過外部I/O控制器來控制選擇切換一路網絡信號輸出，實現視頻流的分時網絡傳輸。
[0032]圖3所示為本發(fā)明標清視頻雙碼流數據的流向圖，通過TMS320DM368將采集的視頻的每幀信號加上時間戳按H.264格式送入編碼器進行H.264編碼，輸出雙碼流分別傳輸給SD卡存儲及MAC控制器，由于TMS320DM368自帶MAC控制器，支持一路10M/100Mbps以太網擴展，TMS320DM368完成壓縮數據的RTP、UDP、IP封裝，然后通過MAC成幀，片外網絡PHY芯片進行物理層轉換后完成數據的發(fā)送。
[0033]圖4所示為本發(fā)明網絡切換控制模塊的電路圖，兩片TMS320DM368芯片的MAC輸出給FPGA芯片，兩片TMS320DM368共用一個IP地址，FPGA芯片通過外部I/O控制器來選擇相應的MAC輸出，從而實現網絡切換功能。
[0034]采用的FPGA芯片EP3C25F256I7是Altera公司的一款高性能芯片。在系統(tǒng)中加入了配置芯片，選用與本款FPGA芯片配套型號為EPCS64SI16N的串行主動配置芯片，由AS接口將程序寫入到配置芯片中，使FPGA芯片可以脫機工作。FPGA芯片外接一片ADM7001 PHY芯片，ADM7001是一款10M/100M PHY芯片，支持10/100Mbps自適應變化。匹配ffiEE802.310BASE-T和100BASE-T物理層接口和ANSI X3.263 TP-PMD傳輸接口。內部具有125MHz時鐘生成器和時序恢復，在低功耗和低成本應用方面有廣闊市場。
[0035]圖5所示為本發(fā)明視頻存儲模塊的電路圖，TMS320DM368自帶MMC/SD控制器，可方便的與SD卡直接連接并進行數據讀寫，使用了雙ARM的MMC/SD接口分別外掛一片SD卡實現視頻的分別存儲。
[0036]本發(fā)明可以通過雙嵌入式ARM芯片實現雙路視頻的壓縮及分開存儲，又能通過網絡切換傳輸電路通過同一 IP分時傳輸雙路視頻碼流到PC平臺實現網絡監(jiān)控。編碼后的視頻流，一路通過TMS320DM368外擴的SD卡接口實現視頻存儲，另一路通過TMS320DM368支持10/100M自適應網口將壓縮視頻通過網絡進行傳輸。
[0037]本電路采用DC12V供電，可采用AC220V轉DC12V的電源適配器供電，使用非常便捷。
[0038]上述實施例僅例示性說明本發(fā)明的原理及其功效，以及部分運用的實施例，對于本領域的普通技術人員來說，在不脫離本發(fā)明創(chuàng)造構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。
【主權項】
1.一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于:包括視頻采集、編碼模塊、嵌入式ARM控制模塊、網絡切換控制模塊以及視頻存儲模塊，所述的視頻采集、編碼模塊包括兩片AD芯片(1)，用于采集輸入的標清模擬視頻并轉換為數字視頻流，所述的嵌入式ARM控制模塊包括兩片ARM微處理器(2 )，用于各自接收一路數字視頻流并實現雙碼流輸出，ARM微處理器(2 )上依次設置有EMAC接口和MMC/SD接口，輸出的雙碼流一路通過EMAC接口輸出至網絡切換控制模塊，一路輸出至視頻存儲模塊，所述的網絡切換控制模塊包括一片FPGA芯片(3)，所述的視頻存儲模塊包括與MMC/SD接口連接的SD卡。2.根據權利要求1所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的AD芯片(I)為TI公司的TVP5158芯片。3.根據權利要求2所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的TVP5158芯片外接27MHz無源晶振。4.根據權利要求2所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的ARM微處理器(2)上還設有DDR接口和AEMIF接口，ARM微處理器(2)通過ISIF/McBSP接口與TVP5158芯片連接，ARM微處理器(2)上還設置有10/100M自適應網絡接口。5.根據權利要求4所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的ARM微處理器(2)為Davinci數字媒體處理器TMS320DM368。6.根據權利要求5所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的TMS320DM368包括一個ARM926EJ-S內核，一個H.264高清編碼協(xié)處理器和一個MPEG-4/JPEG高清編解碼協(xié)處理器。7.根據權利要求1所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的FPGA芯片(3)上設有外部I/O控制器，FPGA芯片(3)通過外部I/O控制器來選擇相應的MAC輸出，從而實現網絡切換功能。8.根據權利要求7所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的FPGA芯片(3)為Altera公司的Cyclone系列EP3C25F256芯片。9.根據權利要求8所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的FPGA芯片(3)外接有一片ADM7001 PHY芯片。10.根據權利要求1至9任意一項所述的一種雙路視頻壓縮存儲及網絡切換傳輸電路，其特征在于，所述的視頻存儲模塊還包括與ARM微處理器(2)連接的NAND Flash存儲模塊和DDR2 SDRAM存儲模塊。
【專利摘要】本發(fā)明公開了雙路視頻壓縮存儲及網絡切換傳輸電路，視頻采集、編碼模塊包括兩片AD芯片，嵌入式ARM控制模塊包括兩片ARM微處理器，ARM微處理器上依次設置有EMAC接口和MMC/SD接口，網絡切換控制模塊包括一片FPGA芯片，視頻存儲模塊包括與MMC/SD接口連接的SD卡；本發(fā)明采用雙路主控ARM單元，實現兩路標清視頻的大容量分開存儲，可將雙路標清視頻分別存儲到不同的存儲單元，通過FPGA芯片實現網絡MAC的硬件切換，可實現同一IP對雙存儲卡中視頻文件的檢索、下載、刪除、存儲卡格式化及在線回放等管理功能，實現了同一IP地址的分時傳輸切換功能，最大限度節(jié)省了光電系統(tǒng)傳輸過程中的芯線數。
【IPC分類】H04N7/18, H04N19/42, H04N5/76
【公開號】CN105208342
【申請?zhí)枴緾N201510618241
【發(fā)明人】周罡, 李學鵬, 張際朝
【申請人】中國船舶重工集團公司第七一七研究所
【公開日】2015年12月30日
【申請日】2015年9月25日