可配置的多核網(wǎng)絡(luò)處理器的制造方法
【專利說明】可配置的多核網(wǎng)絡(luò)處理器
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年3月12日提交的題為“ CONFI⑶RABLE MULTI CORE NETWORKPROCESSOR(可配置的多核網(wǎng)絡(luò)處理器)”的美國非臨時(shí)申請(qǐng)S/N.13/797，838的優(yōu)先權(quán)，其通過援引全部明確納入于此。
[0003]背景
[0004]領(lǐng)域
[0005]本公開一般涉及電子電路，并且尤其涉及具有可在流水線處理模式與并行處理模式之間配置的多個(gè)處理核的網(wǎng)絡(luò)處理器。
【背景技術(shù)】
[0006]分組交換網(wǎng)絡(luò)被廣泛用于在個(gè)體和組織之間傳送信息。在分組交換網(wǎng)絡(luò)中，在共用信道上傳送小型信息塊或者數(shù)據(jù)分組。更具體地，信息在源頭被分段成多個(gè)數(shù)據(jù)分組并且使用地址方案在信道上被路由至目的地。在目的地處，從這些分組重構(gòu)信息。
[0007]網(wǎng)絡(luò)上的許多設(shè)備包括被設(shè)計(jì)成處理數(shù)據(jù)分組的網(wǎng)絡(luò)處理器。網(wǎng)絡(luò)處理器是可以采用多個(gè)處理核的軟件可編程設(shè)備。處理核可以是并行地專用的，以使得由網(wǎng)絡(luò)處理器接收的每個(gè)數(shù)據(jù)分組被指派給對(duì)該數(shù)據(jù)分組執(zhí)行所有必需的處理的處理核。替換地，處理核可以是以流水線方式專用的，其中流水線中的每個(gè)處理核專用于運(yùn)行針對(duì)數(shù)據(jù)分組的特定子任務(wù)。在聯(lián)網(wǎng)應(yīng)用中，每種配置具有其自己的優(yōu)點(diǎn)和缺點(diǎn)。例如，層2和層3網(wǎng)絡(luò)協(xié)議良好地適于流水線處理，但是較高層協(xié)議(例如，深度分組檢驗(yàn)(DPI))較好地適于并行處理。因此，在本領(lǐng)域中存在對(duì)高效地支持所有網(wǎng)絡(luò)協(xié)議(例如，所有層網(wǎng)絡(luò)協(xié)議)的單個(gè)解決方案的需要。
[0008]概述
[0009]公開了一種網(wǎng)絡(luò)處理器。該網(wǎng)絡(luò)處理器包括配置成處理數(shù)據(jù)分組的多個(gè)處理核，以及可配置成在流水線處理模式與并行處理模式之間配置處理核的處理模式機(jī)構(gòu)。網(wǎng)絡(luò)處理器還可以包括隨處理核布置的多個(gè)先入先出(FIFO)接口。處理模式機(jī)構(gòu)被配置成將FIFO接口與處理核互連以在流水線處理模式或者并行處理模式中操作。處理模式機(jī)構(gòu)可以包括多個(gè)開關(guān)元件(例如，開關(guān)、多路復(fù)用器等)，這多個(gè)開關(guān)元件可被配置成互連處理核以在流水線處理模式或者并行處理模式中操作。處理模式機(jī)構(gòu)還可以包括可被配置成互連處理核以在流水線處理模式或者并行處理模式中操作的結(jié)構(gòu)邏輯和總線。
[0010]公開了另一種網(wǎng)絡(luò)處理器。該網(wǎng)絡(luò)處理器包括用于處理數(shù)據(jù)分組的裝置，以及用于在流水線處理模式與并行處理模式之間配置該用于處理的裝置的裝置。網(wǎng)絡(luò)處理器可以進(jìn)一步包括隨該用于處理的裝置布置的多個(gè)FIFO接口。該用于配置的裝置被配置成將FIFO接口與該用于處理的裝置互連以在流水線處理模式或者并行處理模式中操作。該用于處理的裝置可以包括多個(gè)處理核，以及該用于配置的裝置可以包括可被配置成互連處理核以在流水線處理模式或者并行處理模式中操作的多個(gè)開關(guān)元件、或者結(jié)構(gòu)邏輯和總線。
[0011]公開了一種用于處理數(shù)據(jù)分組的方法。該方法包括在所選處理模式中配置多個(gè)處理核，該所選處理模式是流水線處理模式和并行處理模式中的一者。該方法還包括根據(jù)所選處理模式來將數(shù)據(jù)分組分發(fā)給該多個(gè)處理核，以及根據(jù)所配置的處理模式從該多個(gè)處理核中的一個(gè)或多個(gè)處理核接收一個(gè)或多個(gè)數(shù)據(jù)分組。配置該多個(gè)處理核可以包括將多個(gè)開關(guān)元件配置成互連處理核以在流水線處理模式或并行處理模式中操作，或者將結(jié)構(gòu)邏輯和總線配置成互連處理核以在流水線處理模式或并行處理模式中操作。
[0012]公開了一種計(jì)算機(jī)程序產(chǎn)品。該計(jì)算機(jī)程序產(chǎn)品包括計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)包括可由網(wǎng)絡(luò)處理器執(zhí)行的代碼。網(wǎng)絡(luò)處理器包括多個(gè)處理核和處理模式機(jī)構(gòu)。該代碼在網(wǎng)絡(luò)處理器中執(zhí)行時(shí)使該網(wǎng)絡(luò)處理器在所選處理模式中配置多個(gè)處理核。所選處理模式可以是流水線處理模式和并行處理模式中的一者。該代碼還使網(wǎng)絡(luò)處理器根據(jù)所選處理模式來將數(shù)據(jù)分組分發(fā)給該多個(gè)處理核，以及根據(jù)所配置的處理模式從該多個(gè)處理核中的一個(gè)或多個(gè)處理核接收一個(gè)或多個(gè)數(shù)據(jù)分組。
[0013]公開了另一種網(wǎng)絡(luò)處理器。該網(wǎng)絡(luò)處理器包括配置成處理數(shù)據(jù)分組的多個(gè)處理核，其中這些處理核可在流水線處理模式與并行處理模式之間配置。該網(wǎng)絡(luò)處理器可以包括配置成互連處理核以在流水線處理模式或者并行處理模式中操作的多個(gè)開關(guān)。該網(wǎng)絡(luò)處理器可以包括存儲(chǔ)器以及用于向處理核提供對(duì)存儲(chǔ)器的訪問的存儲(chǔ)器總線，其中該存儲(chǔ)器總線互連處理核以在流水線處理模式或者并行處理模式中操作。
[0014]應(yīng)理解，根據(jù)以下詳細(xì)描述，裝置和方法的其他方面對(duì)于本領(lǐng)域技術(shù)人員而言將變得容易明白，其中以解說方式示出和描述了裝置和方法的各個(gè)方面。如將認(rèn)識(shí)到的，這些方面可以按其他和不同的形式來實(shí)現(xiàn)并且其若干細(xì)節(jié)能夠在各個(gè)其他方面進(jìn)行修改。相應(yīng)地，附圖和詳細(xì)描述應(yīng)被認(rèn)為在本質(zhì)上是解說性的而非限制性的。
[0015]附圖簡(jiǎn)述
[0016]現(xiàn)在將參照附圖作為示例而非限定地在詳細(xì)描述中給出裝置和方法的各個(gè)方面，其中:
[0017]圖1是解說電信系統(tǒng)的示例的概念框圖。
[0018]圖2是可配置的多核網(wǎng)絡(luò)處理器的框圖。
[0019]圖3是處于流水線處理模式中的可配置的多核網(wǎng)絡(luò)處理器的框圖。
[0020]圖4是處于并行處理模式中的可配置的多核網(wǎng)絡(luò)處理器的框圖。
[0021]圖5是用于在流水線處理模式與并行處理模式之間配置多核網(wǎng)絡(luò)處理器的處理模式機(jī)構(gòu)的框圖。
[0022]圖6是用于在流水線處理模式與并行處理模式之間配置多核網(wǎng)絡(luò)處理器的另一處理模式機(jī)構(gòu)的框圖。
[0023]圖7是用于使用可在流水線處理模式與并行處理模式之間配置的多核網(wǎng)絡(luò)處理器來處理數(shù)據(jù)分組的方法的流程圖。
[0024]詳細(xì)描述
[0025]以下將參照附圖更全面地描述本公開的各個(gè)方面。然而，本公開可由本領(lǐng)域技術(shù)人員用許多不同形式來實(shí)施并且不應(yīng)解釋為被限定于本文給出的任何具體結(jié)構(gòu)或功能。確切而言，提供這些方面以使得本公開將是透徹和完整的，并且其將向本領(lǐng)域技術(shù)人員完全傳達(dá)本公開的范圍?；诒疚闹械慕虒?dǎo)，本領(lǐng)域技術(shù)人員應(yīng)領(lǐng)會(huì)，本公開的范圍旨在覆蓋本公開的任何方面，不論其是獨(dú)立實(shí)現(xiàn)的還是與本公開的任何其他方面組合實(shí)現(xiàn)的。例如，可以使用本文所闡述的任何數(shù)目的方面來實(shí)現(xiàn)裝置或?qū)嵺`方法。另外，本公開的范圍旨在覆蓋使用除了本公開的其他方面之外的或者取代本公開的其他方面的其他結(jié)構(gòu)和/或功能性來實(shí)踐的此類裝置或方法。應(yīng)當(dāng)理解，本文中所披露的本公開的任何方面可由權(quán)利要求的一個(gè)或多個(gè)元素來實(shí)施。
[0026]盡管本文將描述特定方面，但這些方面的眾多變體和置換落在本公開的范圍之內(nèi)。盡管提到了優(yōu)選方面的一些益處和優(yōu)點(diǎn)，但本公開的范圍并非旨在被限定于特定益處、用途或目標(biāo)。確切而言，本公開的各方面旨在寬泛地應(yīng)用于不同的電路、技術(shù)、系統(tǒng)、網(wǎng)絡(luò)和方法，其中的一些作為示例在附圖和以下描述中解說。詳細(xì)描述和附圖僅僅解說本公開而非限定本公開，本公開的范圍由所附權(quán)利要求及其等效技術(shù)方案來定義。
[0027]以下將參照附圖更全面地描述各種概念。然而，這些概念可由本領(lǐng)域技術(shù)人員用許多不同形式來實(shí)施并且不應(yīng)解釋為被限定于本文給出的任何具體結(jié)構(gòu)或功能。確切而言，提供這些概念是為了使得本公開將是透徹和完整的，并且其將向本領(lǐng)域技術(shù)人員完全傳達(dá)這些概念的范圍。詳細(xì)描述可以包括具體細(xì)節(jié)。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，眾所周知的結(jié)構(gòu)和組件以框圖形式示出以避免煙沒本公開通篇所給出的各種概念。
[0028]本公開中通篇給出的各種概念良好地適于實(shí)現(xiàn)在網(wǎng)絡(luò)元件中。網(wǎng)絡(luò)元件(例如，路由器、交換機(jī)、橋接器、或類似的聯(lián)網(wǎng)設(shè)備)包括通信地互連網(wǎng)絡(luò)上的其他裝備(例如，其他網(wǎng)絡(luò)元件、終端站、或類似聯(lián)網(wǎng)設(shè)備)的任何聯(lián)網(wǎng)裝備。
[0029]這些概念可以在硬件中或者在硬件平臺(tái)上執(zhí)行的軟件中實(shí)現(xiàn)。硬件或硬件平臺(tái)可以是通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其他可編程邏輯組件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合、或者被設(shè)計(jì)成執(zhí)行本文描述的功能的任何其他合適的組件。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算組件的組合，例如DSP與微處理器的組合、多個(gè)微處