本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是涉及一種射頻通道隔離電路。

背景技術(shù)：

目前，在相控陣天線的波束控制系統(tǒng)中，通常是采用射頻芯片的漏級電壓控制柵極電壓來打開或關(guān)閉其接收/發(fā)送功能。但是，由于現(xiàn)有技術(shù)中的射頻芯片設(shè)計通性，在實際操作過程中即使關(guān)閉了射頻芯片的柵極電壓，仍然會有極少量的電流信號從漏級進入射頻芯片，從而導致該柵極對應的信號傳輸通道沒有完全關(guān)閉。而根據(jù)射頻芯片的工作模式，信號接收通道和信號發(fā)射通道通常為分時工作，如果其中一個通道沒有完全關(guān)閉，信號將耦合到另一個通道內(nèi)，從而導致通道隔離度降低，影響射頻性能，甚至引起射頻電路自激和燒毀。

可見，現(xiàn)有技術(shù)中存在著在信號收發(fā)系統(tǒng)中，射頻信號通道間無法實現(xiàn)完全隔離而導致信號耦合到另一傳輸通道，造成射頻性能降低甚至造成射頻系統(tǒng)故障的技術(shù)問題。

技術(shù)實現(xiàn)要素：

本申請?zhí)峁┮环N射頻通道隔離電路，用以解決現(xiàn)有技術(shù)中存在著在信號收發(fā)系統(tǒng)中，射頻信號通道間無法實現(xiàn)完全隔離而導致信號耦合到另一傳輸通道，造成射頻性能降低甚至造成射頻系統(tǒng)故障的技術(shù)問題。

本申請一方面提供了一種射頻通道隔離電路，應用于相控陣天線系統(tǒng)，包括：

處理器，用以生成并輸出操控信號；

射頻收發(fā)器，用以接收射頻接收信號和發(fā)射射頻發(fā)送信號；

第一信號傳輸通路，設(shè)置在所述處理器和所述射頻收發(fā)器的連接通路之間，且與所述射頻收發(fā)器的第一輸入端連接，用以接收所述操控信號并處理生成所述射頻發(fā)送信號，其中包括：第一同相通路、第一反相通路、第一同相場效應管和第一反相場效應管，所述第一同相通路用以將所述操控信號處理為第一同相信號，并將所述第一同相信號輸入所述第一同相場效應管；所述第一反相通路用以將所述操控信號處理為第一反相信號，并將所述第一反相信號輸入所述第一反相場效應管，其中，所述第一同相信號和所述第一反相信號的相位相反，所述第一同相場效應管基于所述第一同相信號的開閉狀態(tài)與所述第一反相場效應管基于所述第一反相信號的開閉狀態(tài)相反；

第二信號傳輸通路，與所述第一信號傳輸通路并聯(lián)設(shè)置在所述處理器和所述射頻收發(fā)器的連接通路之間，且與所述射頻收發(fā)器上與所述第一輸入端不同的第二輸入端連接，用以接收所述射頻接收信號并處理生成輸出至所述處理器的外部信號，其中包括：第二同相通路、第二反相通路、第二同相場效應管、以及第二反相場效應管；所述第二同相場效應管和所述第二反相場效應管基于所述射頻接收信號的相位的開閉狀態(tài)相反；在所述第二同相場效應管為開啟時，所述第二同相通路接收經(jīng)所述第二同相場效應管輸入的所述射頻接收信號，并將所述射頻接收信號處理為與所述射頻接收信號同相的所述外部信號；在所述第二反相場效應管為開啟時，所述第二反相通路接收經(jīng)所述第二反相場效應管輸入的所述射頻接收信號，并將所述射頻接收信號處理為與所述射頻接收信號反相的所述外部信號。

可選地，所述第一同相通路和所述第二同相通路包括同相器；

所述第一反相通路和所述第二反相通路包括反相器。

可選地，所述第一同相場效應管和所述第二同相場效應管為相同的場效應管；和/或所述第一反相場效應管、和所述第二反相場效應管為相同的場效應管。

可選地，所述場效應管為絕緣柵場效應管或結(jié)型場效應管。

可選地，所述射頻收發(fā)器具體為射頻soc芯片，所述射頻soc芯片的信號發(fā)射通道為所述第一輸入端，所述射頻soc芯片的信號接收通道為所述第二輸入端。

可選地，如權(quán)利要求5所述的射頻通道隔離電路，其特征在于，所述第一同相場效應管的源極與第一電源連接，所述第一同相場效應管的柵極與所述第一同相通路的輸出端連接，所述第一同相場效應管的漏極、與所述第一反相場效應管的源極、與所述射頻soc芯片的信號發(fā)射通道的第一漏壓連接，且所述第一反相場效應管的柵極和漏極接地；所述第二同相場效應管的源極與第二電源連接，所述第二同相場效應管的柵極與所述第二反相通路的輸出端連接，所述第二同相場效應管的漏極、與所述第二反相場效應管的源極、與所述射頻soc芯片的信號接收通道的第二漏壓連接，且所述第二反相場效應管的柵極和漏極接地。

可選地，所述處理器與所述射頻soc芯片的信號發(fā)射通道的第一柵壓連接，并且所述處理器與所述射頻soc芯片的信號接收通道的第二柵壓連接；

所述處理器，用以向所述第一柵壓發(fā)出第一控制信號以控制所述信號發(fā)射通道的開閉狀態(tài)，向所述第二柵壓發(fā)出第二控制信號以控制所述信號接收通道的開閉狀態(tài)，以使所述信號發(fā)射通道與所述信號接收通道中的一個通道處于開啟狀態(tài)時，另一通道處于關(guān)閉狀態(tài)。8、如權(quán)利要求7所述的射頻通道隔離電路，其特征在于，所述處理器與所述第一柵壓以及所述第二柵壓之間的連接通路上還設(shè)置有數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器用以接收所述處理器發(fā)出的操作信號，并基于所述操作信號向所述第一柵壓發(fā)出所述第一控制信號，和/或向所述第二柵壓發(fā)出所述第二控制信號。

可選地，所述第一同相通路、和所述第一反相通路、和所述第二同相通路、和所述第二反相通路包括放大器，用以將所述放大器所在通路中的信號放大。

可選地，所述處理器具體為fpga芯片。

本申請實施例中提供的一個或多個技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點：

本申請實施例中的技術(shù)方案可以通過設(shè)置兩個傳輸通路，并在兩個傳輸通路上分別設(shè)置基于不同的信號其開閉狀態(tài)相反的兩個場效應管，通過處理器發(fā)出控制信號控制整個信號收發(fā)系統(tǒng)的收發(fā)工作周期、占空比、死區(qū)時間，從而能夠?qū)崿F(xiàn)信號接收通道和信號發(fā)射通道之間非常高的隔離度，并且還可實現(xiàn)射頻收發(fā)功能的快速切換和靈活管控功能，因此具有提高整個天線系統(tǒng)的射頻性能，降低系統(tǒng)故障率和擴大適應性的技術(shù)效果。

附圖說明

圖1為本發(fā)明實施例提供的一種射頻通道隔離電路的結(jié)構(gòu)圖。

具體實施方式

本申請?zhí)峁┮环N射頻通道隔離電路，用以解決現(xiàn)有技術(shù)中存在著在信號收發(fā)系統(tǒng)中，射頻信號通道間無法實現(xiàn)完全隔離而導致信號耦合到另一傳輸通道，造成射頻性能降低甚至造成射頻系統(tǒng)故障的技術(shù)問題。

本申請實施例中的技術(shù)方案為解決上述技術(shù)問題，總體思路如下：

本申請實施例中的技術(shù)方案可以通過設(shè)置兩個傳輸通路，并在兩個傳輸通路上分別設(shè)置基于不同的信號其開閉狀態(tài)相反的兩個場效應管，通過處理器發(fā)出控制信號控制整個信號收發(fā)系統(tǒng)的收發(fā)工作周期、占空比、死區(qū)時間，從而能夠?qū)崿F(xiàn)信號接收通道和信號發(fā)射通道之間非常高的隔離度，并且還可實現(xiàn)射頻收發(fā)功能的快速切換和靈活管控功能，因此具有提高整個天線系統(tǒng)的射頻性能，降低系統(tǒng)故障率和擴大適應性的技術(shù)效果。

下面通過附圖以及具體實施例對本申請技術(shù)方案做詳細的說明，應當理解本申請實施例以及實施例中的具體特征是對本申請技術(shù)方案的詳細的說明，而不是對本申請技術(shù)方案的限定，在不沖突的情況下，本申請實施例以及實施例中的技術(shù)特征可以相互組合。

本文中術(shù)語“和/或”，僅僅是一種描述關(guān)聯(lián)對象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，a和/或b，可以表示：單獨存在a，同時存在a和b，單獨存在b這三種情況。另外，本文中字符“/”，一般表示前后關(guān)聯(lián)對象是一種“或”的關(guān)系。

實施例一

請參考圖1，本申請實施例一提供一種射頻通道隔離電路，應用于相控陣天線系統(tǒng)，包括：

處理器101，用以生成并輸出操控信號；

射頻收發(fā)器102，用以接收射頻接收信號和發(fā)射射頻發(fā)送信號；

第一信號傳輸通路103，設(shè)置在所述處理器和所述射頻收發(fā)器的連接通路之間，且與所述射頻收發(fā)器的第一輸入端連接，用以接收所述操控信號并處理生成所述射頻發(fā)送信號，其中包括：第一同相通路、第一反相通路、第一同相場效應管1031、以及第一反相場效應管1032，所述第一同相通路用以將所述操控信號處理為第一同相信號，并將所述第一同相信號輸入第一同相場效應管1031；所述第一反相通路用以將所述操控信號處理為第一反相信號，并將所述第一反相信號輸入第一反相場效應管1032，其中，所述第一同相信號和所述第一反相信號的相位相反，所述第一同相場效應管基于所述第一同相信號的開閉狀態(tài)與所述第一反相場效應管基于所述第一反相信號的開閉狀態(tài)相反；

第二信號傳輸通路104，與所述第一信號傳輸通路103并聯(lián)設(shè)置在所述處理器101和所述射頻收發(fā)器102的連接通路之間，且與所述射頻收發(fā)器102上與所述第一輸入端不同的第二輸入端連接，用以接收所述射頻接收信號并處理生成輸出至所述處理器101的外部信號，其中包括：第二同相通路、第二反相通路、第二同相場效應管1041、以及第二反相場效應管1042；所述第二同相場效應管1041和所述第二反相場效應管1042基于所述射頻接收信號的相位的開閉狀態(tài)相反，也就是說，當所述第二同相場效應管1041處于開啟時，所述第二反相場效應管1042處于關(guān)閉，當所述第二同相場效應管處于關(guān)閉時，所述第二反相場效應管處于開啟。在所述第二同相場效應管1041為開啟時，所述第二同相通路接收經(jīng)所述第二同相場效應管輸入的所述射頻接收信號，并將所述射頻接收信號處理為與所述射頻接收信號同相的所述外部信號；在所述第二反相場效應管1042為開啟時，所述第二反相通路接收經(jīng)所述第二反相場效應管1042輸入的所述射頻接收信號，并將所述射頻接收信號處理為與所述射頻接收信號反相的所述外部信號。

所述處理器101具體可以為通用的中央處理器(cpu)，或具有特定應用的處理芯片、單片機或集成電路(英文：applicationspecificintegratedcircuit，簡稱：asic)，又或是一個或多個用于控制程序執(zhí)行的集成電路。在本申請實施例中，所述處理器101具體可以為fpga芯片，從而使得整個射頻電路具有精確控制的能力。

如圖1所示，一方面，以信號發(fā)射方向的信號處理流程為例，所述第一信號傳輸通路可以為信號發(fā)射通路，該通路的處理過程如下：當所述處理器101接收或生成一操控信號后可以通過電路的雙分結(jié)構(gòu)將該操控信號分別傳入第一同相通路和第一反相通路。

需要指出的是，本申請實施例中的所述相位相反可以是指兩個信號具有不同電平，也可以是指兩個信號具有不同幅值，等等，只要是互不相同的兩個電路信號在本申請實施例的技術(shù)方案中則都可以視為相位相反。

也就是說，可以通過在所述第一同相通路和所述第一反相通路中設(shè)置相應的處理裝置，從而將操控信號分別處理為互不相同的兩個信號，也就是所述第一同相信號和所述第一反相信號。而所述第一同相信號會沿電路傳輸?shù)剿龅谝煌鄨鲂?，所述第一反相信號會沿電路傳輸?shù)剿龅谝环聪鄨鲂?。由于所述第一同相信號和所述第一反相信號的相位相反，因此可以將基于不同信號而導通狀態(tài)不同的場效應管分別作為所述第一同相場效應管和所述第一反相場效應管。例如，當所述第一同相信號的幅值為正，而所述第一反相信號的幅值為負時，所述第一同相場效應管可以為基于幅值為正的信號而處于導通狀態(tài)的場效應管，而所述第一反相場效應管可以為基于幅值為負的信號而處于斷開狀態(tài)的場效應管；當然，在本申請實施例的技術(shù)方案中，所述第一同相場效應管與所述第一反相場效應管也可以為基于高電平信號處于導通狀態(tài)，基于低電平信號處于斷開狀態(tài)的相同的場效應管。

因此，當所述第一同相場效應管處于導通狀態(tài)時，所述第一反相場效應管必然處于斷開狀態(tài)，而當所述第一同相場效應管處于斷開狀態(tài)時，所述第一反相場效應管必然處于導通狀態(tài)。而最終由所述第一信號傳輸通路中輸出的控制信號則可以作為所述射頻發(fā)送信號，并經(jīng)所述射頻收發(fā)器的第一輸入端輸入并處理最終完成發(fā)射。

另一方面，以信號接收方向的信號處理流程為例，所述第二信號傳輸通路可以為信號接收通路，該通路的處理過程如下：當所述射頻收發(fā)器接收到外部設(shè)備發(fā)出的射頻接收信號后，則可以通過所述射頻收發(fā)器的第二輸入端向所述第二信號傳輸通道輸入所述射頻接收信號。而通過電路的雙分結(jié)構(gòu)，該射頻接收信號可分別傳入第二同相場效應管和第二反相場效應管，由于所述第二同相場效應管和所述第二反相場效應管基于所述射頻接收信號的相位的開閉狀態(tài)相反。因此所述射頻接收信號技能由所述第二同相場效應管和所述第二反相場效應管處中的一個輸出。例如，當所述射頻接收信號為高電平信號，且所述第二同相場效應管基于高電平信號為導通，所述第二反相場效應管基于高電平信號為斷開時，那么該高電平的射頻接收信號則只能從所述第二同相場效應管處輸入，并經(jīng)所述第二同相通路進行處理成為所述外部信號輸入至所述處理器；反之，當所述射頻接收信號為低電平信號，則由于所述第二同相場效應管基于低電平信號為斷開，所述第二反相場效應管基于低電平信號為導通，那么該低電平的射頻接收信號則只能從所述第二反相場效應管處輸入，并經(jīng)所述第二反相通路進行處理成為所述外部信號輸入至所述處理器。

進一步地，本申請實施例中的所述第一同相通路和所述第二同相通路包括同相器；而所述第一反相通路和所述第二反相通路包括反相器，由此可以保證在信號發(fā)射方向上，實現(xiàn)將輸入所述第一信號傳輸通路的信號分別處理為互不相同的所述第一同相信號和所述第一反相信號。

進一步地，本申請實施例中的所述第一同相場效應管和所述第二同相場效應管為相同的場效應管；和/或所述第一反相場效應管、和所述第二反相場效應管可以為相同的絕緣柵場效應管或結(jié)型場效應管。而所述射頻收發(fā)器具體為射頻soc芯片，所述射頻soc芯片的信號發(fā)射通道為所述第一輸入端，所述射頻soc芯片的信號接收通道為所述第二輸入端。所述第一同相場效應管的源極與第一電源1033連接，所述第一同相場效應管的柵極與所述第一同相通路的輸出端連接，所述第一同相場效應管的漏極、與所述第一反相場效應管的源極、與所述射頻soc芯片的信號發(fā)射通道的第一漏壓1021連接，且所述第一反相場效應管的柵極和漏極接地；所述第二同相場效應管的源極與第二電源1043連接，所述第二同相場效應管的柵極與所述第二反相通路的輸出端連接，所述第二同相場效應管的漏極、與所述第二反相場效應管的源極、與所述射頻soc芯片的信號接收通道的第二漏壓1022連接，且所述第二反相場效應管的柵極和漏極接地。同時，所述第一同相通路、和所述第一反相通路、和所述第二同相通路、和所述第二反相通路包括放大器，用以將所述放大器所在通路中的信號放大。所述處理器具體為fpga芯片。由于場效應管的導通時間典型值只有30ns，因此射頻soc芯片的漏級電壓能夠快速地在電源電壓和地電平之間切換，使所述射頻soc芯片的信號接收通道和信號發(fā)射通道的開啟狀態(tài)和關(guān)閉狀態(tài)的切換非常迅速，因此本申請實施例中的技術(shù)方案還具有提高信號接收通道和信號發(fā)射通道之間的狀態(tài)切換效率的技術(shù)效果。

再進一步地，所述處理器101與所述射頻soc芯片的信號發(fā)射通道的第一柵壓1023連接，并且所述處理器與所述射頻soc芯片的信號接收通道的第二柵壓1024連接；所述處理器，用以向所述第一柵壓1023發(fā)出第一控制信號以控制所述信號發(fā)射通道的開閉狀態(tài)，向所述第二柵壓1024發(fā)出第二控制信號以控制所述信號接收通道的開閉狀態(tài)，以使所述信號發(fā)射通道與所述信號接收通道中的一個通道處于開啟狀態(tài)時，另一通道處于關(guān)閉狀態(tài)。并且，所述處理器與所述第一柵壓1023以及所述第二柵壓1024之間的連接通路上還設(shè)置有數(shù)模轉(zhuǎn)換器105，所述數(shù)模轉(zhuǎn)換器105用以接收所述處理器發(fā)出的操作信號，并基于所述操作信號向所述第一柵壓發(fā)出所述第一控制信號，和/或向所述第二柵壓發(fā)出所述第二控制信號。從而可以在實際工作中，所述射頻soc芯片的信號接收通道或信號發(fā)射通道的工作周期、占空比、死區(qū)時間都能夠通過所述處理器靈活控制，非常適合高性能相控陣天線系統(tǒng)，并且還可以通過芯片自動控制的方式進一步保證芯片的信號接收通道和信號發(fā)射通道之間的信號隔離。因此本申請實施例中的技術(shù)方案還具有提高適用性的技術(shù)效果。

可見，本申請實施例中的技術(shù)方案可以通過設(shè)置兩個傳輸通路，并在兩個傳輸通路上分別設(shè)置基于不同的信號其開閉狀態(tài)相反的兩個場效應管，通過處理器發(fā)出控制信號控制整個信號收發(fā)系統(tǒng)的收發(fā)工作周期、占空比、死區(qū)時間，從而能夠?qū)崿F(xiàn)信號接收通道和信號發(fā)射通道之間非常高的隔離度，并且還可實現(xiàn)射頻收發(fā)功能的快速切換和靈活管控功能，因此具有提高整個天線系統(tǒng)的射頻性能，降低系統(tǒng)故障率和擴大適應性的技術(shù)效果。

盡管已描述了本申請的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本申請范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本申請進行各種改動和變型而不脫離本申請的精神和范圍。進一步地，本申請技術(shù)方案中的各個方法步驟可以顛倒，變換先后順序而依然落入本申請所涵蓋的發(fā)明范圍中。這樣，倘若本申請的這些修改和變型屬于本申請權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本申請也意圖包含這些改動和變型在內(nèi)。