本發(fā)明涉及視頻傳輸領(lǐng)域，特別涉及一種接收器及信號(hào)傳輸方法。
背景技術(shù)：
：：隨著液晶電視、平板電腦、手機(jī)等顯示設(shè)備的屏幕向大尺寸發(fā)展，顯示設(shè)備呈現(xiàn)的視頻圖像也需要發(fā)生一系列的改變，比如視頻圖像由低分辨率改變?yōu)楦叻直媛?，由低色域改變?yōu)楦呱颍傻蛶l改變?yōu)楦邘l等，這一系列的改變導(dǎo)致需要傳輸?shù)囊曨l圖像的像素率大幅提升，視頻圖像信號(hào)的數(shù)據(jù)量也越來(lái)越龐大，因此vbo(v-by-one，圖像傳輸數(shù)字接口標(biāo)準(zhǔn))接收器應(yīng)運(yùn)而生。vbo接收器使用差分線傳輸視頻圖像信號(hào)，一組差分線對(duì)應(yīng)一lane(通道)，最高數(shù)據(jù)傳輸速率達(dá)到4gbps，解決了視頻圖像信號(hào)傳輸過(guò)程中的帶寬問(wèn)題，傳輸?shù)囊曨l圖像信號(hào)的差分線對(duì)數(shù)減少，因此傳輸視頻圖像信號(hào)的連接線及接口的數(shù)量也相應(yīng)減少，達(dá)到了降低視頻圖像信號(hào)傳輸過(guò)程成本的目的。vbo接收器包括vborxphy(v-by-onereceivexphysicallayer，vbo接收端物理層)及vbo接收數(shù)字控制器，其中vborxphy用于將視頻圖像信號(hào)由串行信號(hào)轉(zhuǎn)變?yōu)椴⑿行盘?hào)，并從串行信號(hào)中恢復(fù)出恢復(fù)時(shí)鐘，vbo接收數(shù)字控制器實(shí)現(xiàn)確定byte(字節(jié))邊界、8b/10b(8bit/10bit)解碼、解擾以及unpacker(解包)，最終得到視頻圖像。vborxphy將轉(zhuǎn)變得到的并行信號(hào)發(fā)送至vbo接收數(shù)字控制器中時(shí)，由于ssc(spreadspectrumclocking，擴(kuò)頻時(shí)鐘)、pcb(printedcircuitboard，印制電路板)布線長(zhǎng)度差異以及前端發(fā)送的視頻圖像信號(hào)中數(shù)據(jù)的差別，導(dǎo)致并行信號(hào)的多l(xiāng)ane之間存在數(shù)據(jù)偏差。為了將數(shù)據(jù)偏差對(duì)齊，現(xiàn)有vbo接收控制器不區(qū)分導(dǎo)致lane之間數(shù)據(jù)偏差的原因，使用一組異步fifo(firstinfirstout，先進(jìn)先出)來(lái)同步lane與lane之間的數(shù)據(jù)偏差，由于異步fifo從數(shù)據(jù)半滿的時(shí)候才開始讀取數(shù)據(jù)，也即異步fifo內(nèi)數(shù)據(jù)存儲(chǔ)至一半時(shí)，才開始讀取多l(xiāng)ane中的數(shù)據(jù)進(jìn)行數(shù)據(jù)對(duì)齊，因此數(shù)據(jù)偏差對(duì)齊最大只能對(duì)齊多l(xiāng)ane中一半數(shù)量的lane與lane之間的數(shù)據(jù)偏差，使設(shè)計(jì)不夠靈活，造成資源浪費(fèi)。而且在進(jìn)行數(shù)據(jù)對(duì)齊時(shí)，使用多個(gè)lane中任一lane的恢復(fù)時(shí)鐘進(jìn)行數(shù)據(jù)對(duì)齊，為了避免數(shù)據(jù)采樣錯(cuò)誤，需要保證多個(gè)lane的恢復(fù)時(shí)鐘之間的數(shù)據(jù)偏差很小，增加了時(shí)做時(shí)序收斂的難度。技術(shù)實(shí)現(xiàn)要素：為克服相關(guān)技術(shù)中存在的問(wèn)題，本發(fā)明提供一種接收器及信號(hào)傳輸方法。根據(jù)本發(fā)明實(shí)施例的第一方面，提供一種接收器，所述接收器包括：物理層模塊、至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊、通道對(duì)齊模塊及視頻數(shù)據(jù)對(duì)齊模塊；所述物理層模塊用于接收發(fā)送器發(fā)送的vbo信號(hào)，將所述vbo信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)，并從所述vbo信號(hào)中恢復(fù)出鏈接時(shí)鐘，將所述并行數(shù)據(jù)發(fā)送至所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊；所述vbo協(xié)議數(shù)據(jù)通路模塊用于接收所述并行數(shù)據(jù)，將所述并行數(shù)據(jù)同步至像素時(shí)鐘域，將所述并行數(shù)據(jù)進(jìn)行協(xié)議解析，將所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊解析的并行數(shù)據(jù)進(jìn)行對(duì)齊處理；所述通道對(duì)齊模塊用于對(duì)所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中傳輸?shù)牟⑿袛?shù)據(jù)和控制字d/k信號(hào)進(jìn)行對(duì)齊處理，并將對(duì)齊處理后的并行數(shù)據(jù)和d/k信號(hào)返回給所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊，并由所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊進(jìn)行處理，得到多路視頻數(shù)據(jù)；所述視頻數(shù)據(jù)對(duì)齊模塊用于對(duì)所述多路視頻數(shù)據(jù)進(jìn)行對(duì)齊處理，得到有效對(duì)齊視頻數(shù)據(jù)。在另一個(gè)實(shí)施例中，所述接收器還包括：復(fù)位管理模塊、時(shí)鐘頻率統(tǒng)計(jì)模塊、通道交換模塊、3d邏輯模塊；所述復(fù)位管理模塊與所述接收端鏈接監(jiān)測(cè)模塊、所述物理層模塊相連，所述時(shí)鐘頻率統(tǒng)計(jì)模塊與所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊相連，所述通道交換模塊與所述視頻數(shù)據(jù)對(duì)齊模塊相連，所述3d邏輯模塊與所述通道交換模塊相連；所述復(fù)位管理模塊用于在工作過(guò)程中發(fā)生異常時(shí)，生成控制所述物理層模塊進(jìn)入時(shí)鐘數(shù)據(jù)恢復(fù)cdr階段的控制信號(hào)；所述時(shí)鐘頻率統(tǒng)計(jì)模塊用于以所述接收器配置時(shí)鐘域的基準(zhǔn)脈沖為參考，統(tǒng)計(jì)鏈接時(shí)鐘域與像素時(shí)鐘域的頻率；所述通道交換模塊用于對(duì)所述視頻數(shù)據(jù)對(duì)齊模塊輸出的所述對(duì)齊視頻數(shù)據(jù)中的多路視頻數(shù)據(jù)進(jìn)行位置交換，得到輸出視頻數(shù)據(jù)，保證所述輸出視頻數(shù)據(jù)與所述vbo信號(hào)包括的視頻數(shù)據(jù)的一致；所述3d邏輯模塊用于接收所述通道交換模塊發(fā)送的所述輸出視頻數(shù)據(jù)，并從所述輸出視頻數(shù)據(jù)中抽取出3den信號(hào)與3dlr信號(hào)。在另一個(gè)實(shí)施例中，每一個(gè)所述vbo協(xié)議數(shù)據(jù)通路模塊均包括：字節(jié)邊界單元、8b/10b解碼單元、解擾單元、字節(jié)轉(zhuǎn)換單元、通道對(duì)齊時(shí)鐘同步單元、解包單元、cdr檢測(cè)單元、鏈接時(shí)鐘檢測(cè)單元；所述字節(jié)邊界單元與所述物理層模塊、所述8b/10b解碼單元相連，所述解擾單元與所述8b/10b解碼單元相連，所述字節(jié)轉(zhuǎn)換單元與所述解擾單元相連，所述通道對(duì)齊時(shí)鐘同步單元與所述字節(jié)轉(zhuǎn)換單元、所述通道對(duì)齊模塊相連，所述解包單元與所述通道對(duì)齊時(shí)鐘同步單元相連，所述cdr檢測(cè)單元與所述物理層模塊、所述接收端鏈接檢測(cè)模塊相連，所述鏈接時(shí)鐘監(jiān)測(cè)單元與所述接收端鏈接監(jiān)測(cè)模塊相連；所述字節(jié)邊界單元用于接收所述物理層模塊發(fā)送的所述并行數(shù)據(jù)，并確定所述并行數(shù)據(jù)的碼流中的字節(jié)邊界，根據(jù)所述字節(jié)邊界從所述碼流中抽取出正確的10bit并行數(shù)據(jù)，將所述10bit并行數(shù)據(jù)發(fā)送至所述8b/10b解碼單元；所述8b/10b解碼單元用于接收所述字節(jié)邊界單元發(fā)送的所述10bit并行數(shù)據(jù)，根據(jù)8b/10b編碼標(biāo)準(zhǔn)進(jìn)行解碼，將所述10bit并行數(shù)據(jù)轉(zhuǎn)換為8bit并行數(shù)據(jù)，并生成d/k信號(hào)，將所述8bit并行數(shù)據(jù)和所述d/k信號(hào)發(fā)送至解擾單元；所述解擾單元用于接收所述8b/10b解碼單元發(fā)送的所述8bit并行數(shù)據(jù)和所述d/k信號(hào)，將所述8bit并行數(shù)據(jù)進(jìn)行解擾生成字節(jié)流，并將所述字節(jié)流和所述d/k信號(hào)發(fā)送至所述字節(jié)轉(zhuǎn)換單元；所述字節(jié)轉(zhuǎn)換單元用于接收所述解擾單元發(fā)送的所述字節(jié)流，檢測(cè)接收到的所述并行數(shù)據(jù)的字節(jié)模式，根據(jù)所述字節(jié)模式對(duì)所述字節(jié)流做串行轉(zhuǎn)并行處理，生成目標(biāo)并行數(shù)據(jù)，將所述目標(biāo)并行數(shù)據(jù)和所述d/k信號(hào)發(fā)送至所述通道對(duì)齊時(shí)鐘同步單元；所述通道對(duì)齊時(shí)鐘同步單元用于接收所述字節(jié)轉(zhuǎn)換單元發(fā)送的所述目標(biāo)并行數(shù)據(jù)，將所述目標(biāo)并行數(shù)據(jù)同步到像素時(shí)鐘域，以及將所述目標(biāo)并行數(shù)據(jù)和所述d/k信號(hào)發(fā)送至所述通道對(duì)齊模塊，由所述通道對(duì)齊模塊對(duì)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的所述目標(biāo)并行數(shù)據(jù)和所述d/k信號(hào)進(jìn)行對(duì)齊處理，并將所述對(duì)齊處理后的所述d/k信號(hào)返回給所述通道對(duì)齊時(shí)鐘同步單元，得到目標(biāo)字節(jié)數(shù)據(jù)；所述解包單元用于將所述目標(biāo)字節(jié)數(shù)據(jù)解碼為所述視頻數(shù)據(jù)，所述視頻數(shù)據(jù)至少包括像素?cái)?shù)據(jù)、控制數(shù)據(jù)及同步信號(hào)；所述cdr檢測(cè)單元用于檢測(cè)接收到的cdr數(shù)據(jù)是否符合vbo協(xié)議要求的序列，得到序列檢測(cè)結(jié)果，將所述序列檢測(cè)結(jié)果發(fā)送至所述接收端鏈接監(jiān)測(cè)模塊，以使所述接收端鏈接監(jiān)測(cè)模塊根據(jù)所述序列檢測(cè)結(jié)果生成所述lockn信號(hào)及所述htpdn信號(hào)；所述鏈接時(shí)鐘檢測(cè)單元用于檢測(cè)所述鏈路時(shí)鐘是否穩(wěn)定，基于所述鏈路時(shí)鐘的狀態(tài)確定是否可以進(jìn)入正常的vbo信號(hào)解碼工作模式。根據(jù)本發(fā)明實(shí)施例的第二方面，提供一種信號(hào)傳輸方法，所述方法應(yīng)用于接收器，所述接收器包括：物理層模塊、至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊、接收端鏈接監(jiān)測(cè)模塊、通道對(duì)齊模塊及視頻數(shù)據(jù)對(duì)齊模塊；其中，所述物理層模塊與所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊和接收端鏈接監(jiān)測(cè)模塊相連，所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊均與所述接收端鏈接監(jiān)測(cè)模塊、所述通道對(duì)齊模塊及所述視頻數(shù)據(jù)對(duì)齊模塊相連；所述方法包括：物理層模塊接收發(fā)送器發(fā)送的vbo信號(hào)，將所述vbo信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)，并從所述vbo信號(hào)中恢復(fù)出鏈接時(shí)鐘，將所述并行數(shù)據(jù)發(fā)送至至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊進(jìn)行協(xié)議解析；所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊和接收端鏈接監(jiān)測(cè)模塊將所述并行數(shù)據(jù)同步至像素時(shí)鐘域，將所述并行數(shù)據(jù)進(jìn)行協(xié)議解析，并將協(xié)議解析后的并行數(shù)據(jù)進(jìn)行對(duì)齊處理；所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊和通道對(duì)齊模塊對(duì)所述并行數(shù)據(jù)進(jìn)行對(duì)齊處理，并將對(duì)齊處理后的并行數(shù)據(jù)進(jìn)行解碼處理，得到多路視頻數(shù)據(jù)；視頻數(shù)據(jù)對(duì)齊模塊對(duì)所述多路視頻數(shù)據(jù)進(jìn)行對(duì)齊處理，得到有效對(duì)齊視頻數(shù)據(jù)。在另一個(gè)實(shí)施例中，所述物理層模塊接收所述發(fā)送器發(fā)送的vbo信號(hào)，將所述vbo信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)，并從所述vbo信號(hào)中恢復(fù)出鏈接時(shí)鐘，將所述并行數(shù)據(jù)發(fā)送至至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊之后，所述方法還包括：接收發(fā)送器發(fā)送的cdr數(shù)據(jù)，檢測(cè)所述cdr數(shù)據(jù)是否符合vbo協(xié)議要求的序列，得到序列檢測(cè)結(jié)果；對(duì)所述鏈接時(shí)鐘域進(jìn)行時(shí)鐘頻率及穩(wěn)定性檢測(cè)，得出鏈接時(shí)鐘檢測(cè)結(jié)果；對(duì)所述像素時(shí)鐘域進(jìn)行時(shí)鐘頻率及穩(wěn)定性檢測(cè)，得到像素時(shí)鐘檢測(cè)結(jié)果；將所述序列檢測(cè)結(jié)果、所述鏈接時(shí)鐘檢測(cè)結(jié)果和所述像素時(shí)鐘檢測(cè)結(jié)果發(fā)送至接收端鏈接監(jiān)測(cè)模塊，以使所述接收端鏈接監(jiān)測(cè)模塊對(duì)接收到的所述序列檢測(cè)結(jié)果、所述鏈接時(shí)鐘檢測(cè)結(jié)果和所述像素時(shí)鐘檢測(cè)結(jié)果進(jìn)行統(tǒng)計(jì)，判斷所述接收器能否進(jìn)入正常的解碼工作模式。在另一個(gè)實(shí)施例中，所述將所述序列檢測(cè)結(jié)果、所述鏈接時(shí)鐘檢測(cè)結(jié)果和所述像素時(shí)鐘檢測(cè)結(jié)果發(fā)送至接收端鏈接監(jiān)測(cè)模塊，以使所述接收端鏈接監(jiān)測(cè)模塊對(duì)接收到的所述序列檢測(cè)結(jié)果、所述鏈接時(shí)鐘檢測(cè)結(jié)果和所述像素時(shí)鐘檢測(cè)結(jié)果進(jìn)行統(tǒng)計(jì)，判斷所述接收器能否進(jìn)入正常的解碼工作模式包括：所述接收端鏈接監(jiān)測(cè)模塊生成lockn信號(hào)及htpdn信號(hào)；當(dāng)所述接收器進(jìn)入復(fù)位狀態(tài)時(shí)，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第一工作狀態(tài)，其中，所述lockn信號(hào)及所述htpdn信號(hào)的取值均為第一數(shù)值；當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第一工作狀態(tài)結(jié)束時(shí)，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第二工作狀態(tài)，將所述htpdn信號(hào)的取值置為第二數(shù)值；當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第二工作狀態(tài)結(jié)束時(shí)，將所述lockn信號(hào)的取值置為第二數(shù)值，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第三工作狀態(tài)；當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第三工作狀態(tài)結(jié)束，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第四工作狀態(tài)，若工作過(guò)程中所述接收器未出現(xiàn)工作異常，則所述接收端鏈接監(jiān)測(cè)模塊將保持第四工作狀態(tài)；其中所述第四工作狀態(tài)為正常的解碼工作模式。在另一個(gè)實(shí)施例中，所述當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第一工作狀態(tài)結(jié)束時(shí)，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第二工作狀態(tài)，將所述htpdn信號(hào)的取值置為第二數(shù)值包括：所述接收端鏈接監(jiān)測(cè)模塊將所述htpdn信號(hào)發(fā)送至發(fā)送器；所述發(fā)送器接收所述接收端鏈接監(jiān)測(cè)模塊發(fā)送的所述htpdn信號(hào)，并向所述接收器發(fā)送cdr數(shù)據(jù)；所述接收器接收所述發(fā)送器發(fā)送的cdr數(shù)據(jù)，檢測(cè)所述cdr數(shù)據(jù)是否符合vbo協(xié)議要求的序列，得到所述序列檢測(cè)結(jié)果；當(dāng)所述檢測(cè)完畢時(shí)，所述接收端鏈接監(jiān)測(cè)模塊的所述第二工作狀態(tài)結(jié)束。在另一個(gè)實(shí)施例中，所述當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第二工作狀態(tài)結(jié)束時(shí)，將所述lockn信號(hào)的取值置為第二數(shù)值，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第三工作狀態(tài)包括：若所述序列檢測(cè)結(jié)果為穩(wěn)定狀態(tài)，則所述接收端鏈接監(jiān)測(cè)模塊將所述lockn信號(hào)的取值置為第二數(shù)值，并將所述lockn信號(hào)發(fā)送至所述發(fā)送器；所述發(fā)送器接收所述接收端鏈接監(jiān)測(cè)模塊發(fā)送的取值為第二數(shù)值的所述lockn信號(hào)后，向所述vbo協(xié)議數(shù)據(jù)通路模塊發(fā)送對(duì)齊數(shù)據(jù)，所述vbo協(xié)議數(shù)據(jù)通路模塊根據(jù)所述對(duì)齊數(shù)據(jù)進(jìn)行至少一個(gè)所述vbo協(xié)議數(shù)據(jù)通路模塊的所述多路并行數(shù)據(jù)之間的第一數(shù)據(jù)偏差進(jìn)行對(duì)齊處理，得到目標(biāo)字節(jié)數(shù)據(jù)；當(dāng)至少一個(gè)所述vbo協(xié)議數(shù)據(jù)通路模塊的并行數(shù)據(jù)之間的第一數(shù)據(jù)偏差對(duì)齊結(jié)束時(shí)，所述接收端鏈接監(jiān)測(cè)模塊的第三工作狀態(tài)結(jié)束。在另一個(gè)實(shí)施例中，所述當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第二工作狀態(tài)結(jié)束時(shí)，將所述lockn信號(hào)的取值置為第二數(shù)值，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第三工作狀態(tài)還包括：若所述序列檢測(cè)結(jié)果為非穩(wěn)定狀態(tài)，則所述lockn信號(hào)的取值保持為第一數(shù)值，所述接收端鏈接監(jiān)測(cè)模塊將所述lockn信號(hào)發(fā)送至所述發(fā)送器；所述發(fā)送器接收所述接收端鏈接監(jiān)測(cè)模塊發(fā)送的取值為第一數(shù)值的lockn信號(hào)后，重新向所述接收器發(fā)送所述cdr數(shù)據(jù)，由所述接收端鏈接監(jiān)測(cè)模塊根據(jù)所述cdr數(shù)據(jù)重新對(duì)所述cdr數(shù)據(jù)進(jìn)行檢測(cè)，得到序列檢測(cè)結(jié)果。在另一個(gè)實(shí)施例中，所述當(dāng)所述接收端鏈接監(jiān)測(cè)模塊的所述第三工作狀態(tài)結(jié)束，所述接收端鏈接監(jiān)測(cè)模塊進(jìn)入第四工作狀態(tài)，若工作過(guò)程中所述接收器未出現(xiàn)工作異常，則所述接收端鏈接監(jiān)測(cè)模塊將保持第四工作狀態(tài)包括：當(dāng)所述接收端鏈接監(jiān)測(cè)模塊檢測(cè)到所述接收器出現(xiàn)異常時(shí)，所述接收端鏈接監(jiān)測(cè)模塊結(jié)束第四工作狀態(tài)，進(jìn)入第二工作狀態(tài)；其中，所述接收器出現(xiàn)的異常至少包括所述鏈接時(shí)鐘域不穩(wěn)定、所述8b/10b解碼單元檢測(cè)到接收數(shù)據(jù)異常、所述像素時(shí)鐘域不穩(wěn)定及所述通道對(duì)齊時(shí)鐘同步單元工作異常。在另一個(gè)實(shí)施例中，所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊和所述通道對(duì)齊模塊對(duì)所述并行數(shù)據(jù)進(jìn)行對(duì)齊處理，并將對(duì)齊處理后的并行數(shù)據(jù)進(jìn)行處理，得到多路視頻數(shù)據(jù)包括：所述至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的至少一個(gè)所述通道對(duì)齊時(shí)鐘同步單元將至少一個(gè)所述d/k信號(hào)發(fā)送至所述通道對(duì)齊模塊，每一個(gè)所述d/k信號(hào)均存在至少一個(gè)上升沿；基于至少一個(gè)所述d/k信號(hào)的第一個(gè)上升沿，所述通道對(duì)齊模塊對(duì)齊至少一個(gè)所述第一個(gè)上升沿，選擇接收次序排在末位的第一個(gè)上升沿對(duì)應(yīng)的d/k信號(hào)作為對(duì)齊d/k信號(hào)，將至少一個(gè)所述d/k信號(hào)與所述對(duì)齊d/k信號(hào)進(jìn)行對(duì)齊輸出，輸出對(duì)齊后的d/k信號(hào)，并將所述對(duì)齊后的d/k信號(hào)發(fā)送至所述通道對(duì)齊時(shí)鐘同步單元；所述通道對(duì)齊時(shí)鐘同步單元根據(jù)所述對(duì)齊后的d/k信號(hào)生成讀數(shù)據(jù)使能信號(hào)；根據(jù)所述讀數(shù)據(jù)使能信號(hào)，所述通道對(duì)齊時(shí)鐘同步單元對(duì)所述并行數(shù)據(jù)進(jìn)行存儲(chǔ)讀取，完成所述vbo協(xié)議數(shù)據(jù)通路模塊的所述并行數(shù)據(jù)的第一數(shù)據(jù)偏差進(jìn)行對(duì)齊處理，得到多路視頻數(shù)據(jù)。在另一個(gè)實(shí)施例中，所述視頻數(shù)據(jù)對(duì)齊模塊對(duì)所述視頻數(shù)據(jù)進(jìn)行對(duì)齊處理，得到有效對(duì)齊視頻數(shù)據(jù)包括：所述視頻數(shù)據(jù)對(duì)齊模塊選擇一組同步fifo，其中，至少一個(gè)所述vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊使用一個(gè)所述同步fifo；至少一個(gè)所述多路視頻數(shù)據(jù)中的每一個(gè)視頻數(shù)據(jù)均存在至少一個(gè)上升沿；基于少一個(gè)所述多路視頻數(shù)據(jù)的第一個(gè)上升沿，所述視頻數(shù)據(jù)對(duì)齊模塊對(duì)齊所述至少一個(gè)第一個(gè)上升沿，選擇接收次序排在末位的第一個(gè)上升沿對(duì)應(yīng)的視頻數(shù)據(jù)作為視頻數(shù)據(jù)讀信號(hào)；所述同步fifo根據(jù)所述視頻數(shù)據(jù)讀信號(hào)對(duì)至少一個(gè)所述多路視頻數(shù)據(jù)進(jìn)行存儲(chǔ)讀取，完成至少一個(gè)所述vbo協(xié)議數(shù)據(jù)通路模塊的所述多路視頻數(shù)據(jù)的第二數(shù)據(jù)偏差的對(duì)齊處理，得到有效對(duì)齊視頻數(shù)據(jù)。本發(fā)明的實(shí)施例提供的技術(shù)方案可以包括以下有益效果：通過(guò)使用vbo協(xié)議數(shù)據(jù)通路模塊和通道對(duì)齊模塊對(duì)多路并行數(shù)據(jù)進(jìn)行對(duì)齊，之后將vbo協(xié)議數(shù)據(jù)通路模塊協(xié)議解析得到的視頻數(shù)據(jù)通過(guò)視頻對(duì)齊模塊完成多路視頻數(shù)據(jù)對(duì)齊操作，將對(duì)齊操作分兩個(gè)階段進(jìn)行，使得對(duì)齊操作更加靈活，避免了對(duì)信號(hào)資源的浪費(fèi)。應(yīng)當(dāng)理解的是，以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的，并不能限制本發(fā)明。附圖說(shuō)明此處的附圖被并入說(shuō)明書中并構(gòu)成本說(shuō)明書的一部分，示出了符合本發(fā)明的實(shí)施例，并與說(shuō)明書一起用于解釋本發(fā)明的原理。圖1是根據(jù)一示例性實(shí)施例示出的一種接收器的結(jié)構(gòu)示意圖；圖2是根據(jù)一示例性實(shí)施例示出的一種接收器的結(jié)構(gòu)示意圖；圖3a是根據(jù)一示例性實(shí)施例示出的一種信號(hào)傳輸方法的流程圖；圖3b是根據(jù)一示例性實(shí)施例示出的一種信號(hào)傳輸方法的流程圖；圖3c是根據(jù)一示例性實(shí)施例示出的一種接收器工作狀態(tài)跳轉(zhuǎn)圖；圖3d是根據(jù)一示例性實(shí)施例示出的一種接收器數(shù)據(jù)傳輸示意圖；圖3e是根據(jù)一示例性實(shí)施例示出的一種接收器數(shù)據(jù)傳輸示意圖。具體實(shí)施方式這里將詳細(xì)地對(duì)示例性實(shí)施例進(jìn)行說(shuō)明，其示例表示在附圖中。下面的描述涉及附圖時(shí)，除非另有表示，不同附圖中的相同數(shù)字表示相同或相似的要素。以下示例性實(shí)施例中所描述的實(shí)施方式并不代表與本發(fā)明相一致的所有實(shí)施方式。相反，它們僅是與如所附權(quán)利要求書中所詳述的、本發(fā)明的一些方面相一致的裝置和方法的例子。圖1是根據(jù)一示例性實(shí)施例示出的一種接收器的結(jié)構(gòu)示意圖，如圖1所示，該接收器包括：物理層模塊101、至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊102、接收端鏈接監(jiān)測(cè)模塊103、通道對(duì)齊模塊104、視頻數(shù)據(jù)對(duì)齊模塊105、復(fù)位管理模塊106、時(shí)鐘頻率統(tǒng)計(jì)模塊107、通道交換模塊108、3d邏輯模塊109。其中，物理層模塊與至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊和接收端鏈接監(jiān)測(cè)模塊相連，至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊均與接收端鏈接監(jiān)測(cè)模塊、通道對(duì)齊模塊及視頻數(shù)據(jù)對(duì)齊模塊相連，復(fù)位管理模塊與接收端鏈接監(jiān)測(cè)模塊、物理層模塊相連，時(shí)鐘頻率統(tǒng)計(jì)模塊與至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊相連，通道交換模塊與視頻數(shù)據(jù)對(duì)齊模塊相連，3d邏輯模塊與通道交換模塊相連。物理層模塊101物理層模塊101也即為vborxphy，用于接收發(fā)送器發(fā)送的vbo信號(hào)，將vbo信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)，并從vbo信號(hào)中恢復(fù)出鏈接時(shí)鐘，將并行數(shù)據(jù)發(fā)送至至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊。vbo協(xié)議數(shù)據(jù)通路模塊102參見(jiàn)圖2，vbo協(xié)議數(shù)據(jù)通路模塊102也即為vborxch，包括字節(jié)邊界單元1021、8b/10b解碼單元1022、解擾單元1023、字節(jié)轉(zhuǎn)換單元1024、通道對(duì)齊時(shí)鐘同步單元1025、解包單元1026、cdr檢測(cè)單元1027、鏈接時(shí)鐘檢測(cè)單元1028，vbo協(xié)議數(shù)據(jù)通路模塊用于接收物理層模塊發(fā)送的并行數(shù)據(jù)，將并行數(shù)據(jù)同步至像素時(shí)鐘域，將并行數(shù)據(jù)進(jìn)行協(xié)議解析，將至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊解析的并行數(shù)據(jù)進(jìn)行對(duì)齊處理。其中，在每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中，字節(jié)邊界單元與物理層模塊、8b/10b解碼單元相連，解擾單元與8b/10b解碼單元相連，字節(jié)轉(zhuǎn)換單元與解擾單元相連，通道對(duì)齊時(shí)鐘同步單元與字節(jié)轉(zhuǎn)換單元、通道對(duì)齊模塊相連，解包單元與通道對(duì)齊時(shí)鐘同步單元相連，cdr檢測(cè)單元與物理層模塊、接收端鏈接檢測(cè)模塊相連，鏈接時(shí)鐘監(jiān)測(cè)單元與接收端鏈接監(jiān)測(cè)模塊相連。字節(jié)邊界單元1021也即為byte_bndry，用于接收物理層模塊發(fā)送的并行數(shù)據(jù)，并確定并行數(shù)據(jù)的碼流中的字節(jié)邊界，根據(jù)字節(jié)邊界從碼流中抽取出正確的10bit并行數(shù)據(jù)，將10bit并行數(shù)據(jù)發(fā)送至8b/10b解碼單元。8b/10b解碼單元1022也即為8b/10bdecoder，用于接收字節(jié)邊界單元發(fā)送的10bit并行數(shù)據(jù)，根據(jù)8b/10b編碼標(biāo)準(zhǔn)進(jìn)行解碼，將10bit并行數(shù)據(jù)轉(zhuǎn)換為8bit并行數(shù)據(jù)，并生成d/k信號(hào)，將8bit并行數(shù)據(jù)和d/k信號(hào)發(fā)送至解擾單元。解擾單元1023也即為descrambler，用于接收8b/10b解碼單元發(fā)送8bit并行數(shù)據(jù)和d/k信號(hào)，將8bit并行數(shù)據(jù)進(jìn)行解擾生成字節(jié)流，并將字節(jié)流和d/k信號(hào)發(fā)送至字節(jié)轉(zhuǎn)換單元。字節(jié)轉(zhuǎn)換單元1024也即為mds2p，用于接收解擾單元發(fā)送的字節(jié)流，檢測(cè)接收到的并行數(shù)據(jù)的字節(jié)模式，根據(jù)字節(jié)模式對(duì)字節(jié)流做串行轉(zhuǎn)并行處理，生成目標(biāo)并行數(shù)據(jù)，將目標(biāo)并行數(shù)據(jù)和d/k信號(hào)發(fā)送至通道對(duì)齊時(shí)鐘同步單元。通道對(duì)齊時(shí)鐘同步單元1025也即為lane_alsscafifo，用于接收字節(jié)轉(zhuǎn)換單元發(fā)送的同步于鏈接時(shí)鐘域的目標(biāo)并行數(shù)據(jù)，將目標(biāo)并行數(shù)據(jù)同步到像素時(shí)鐘域，以及將目標(biāo)并行數(shù)據(jù)和d/k信號(hào)發(fā)送至通道對(duì)齊模塊，由通道對(duì)齊模塊對(duì)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的目標(biāo)并行數(shù)據(jù)和d/k信號(hào)進(jìn)行對(duì)齊處理，并將對(duì)齊處理后的d/k信號(hào)返回給通道對(duì)齊時(shí)鐘同步單元，控制此模塊送出對(duì)齊的數(shù)據(jù)，完成多通道之間數(shù)據(jù)對(duì)齊工作，得到目標(biāo)字節(jié)數(shù)據(jù)。解包單元1026也即為unpacker，用于將目標(biāo)字節(jié)數(shù)據(jù)解碼為一路視頻數(shù)據(jù)，一路視頻數(shù)據(jù)至少包括像素?cái)?shù)據(jù)、控制數(shù)據(jù)及同步信號(hào)。cdr檢測(cè)單元1027也即為cdr_det，用于檢測(cè)cdrtraining階段接收到的cdr數(shù)據(jù)是否為vbo協(xié)議要求的序列，得到序列檢測(cè)結(jié)果，將序列檢測(cè)結(jié)果發(fā)送至接收端鏈接監(jiān)測(cè)模塊，以使接收端鏈接監(jiān)測(cè)模塊根據(jù)序列檢測(cè)結(jié)果生成lockn信號(hào)及htpdn信號(hào)。鏈接時(shí)鐘檢測(cè)單元1028也即為clock_stable_det，用于檢測(cè)輸入的鏈路時(shí)鐘是否穩(wěn)定，當(dāng)輸入的鏈路時(shí)鐘穩(wěn)定時(shí)才可以進(jìn)入正常的vbo信號(hào)解碼工作模式。接收端鏈接監(jiān)測(cè)模塊103接收端鏈接監(jiān)測(cè)模塊103也即為rxlinkmonitor，該模塊為整個(gè)vbo接收控制器的控制中心，用于生成鎖檢測(cè)信號(hào)lockn信號(hào)及熱檢測(cè)信號(hào)htpdn信號(hào)，lockn信號(hào)及htpdn信號(hào)用于接收端鏈接監(jiān)測(cè)模塊與發(fā)送器進(jìn)行交互，并控制接收器內(nèi)部工作狀態(tài)的跳轉(zhuǎn)。通道對(duì)齊模塊104通道對(duì)齊模塊104也即為lane_aln，用于將至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中解析的并行數(shù)據(jù)和d/k信號(hào)進(jìn)行對(duì)齊處理，并將對(duì)齊處理后的并行數(shù)據(jù)和d/k信號(hào)返回給至少一個(gè)vbo協(xié)議數(shù)據(jù)通路的通道對(duì)齊時(shí)鐘同步單元，以使vbo接收控制器輸出通道間對(duì)齊的目標(biāo)字節(jié)數(shù)據(jù)。視頻數(shù)據(jù)對(duì)齊模塊105視頻數(shù)據(jù)對(duì)齊模塊105也即為videoalign，用于對(duì)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊輸出的多路視頻數(shù)據(jù)進(jìn)行對(duì)齊處理，得到有效對(duì)齊視頻數(shù)據(jù)。復(fù)位管理模塊106復(fù)位管理模塊106也即為rst_mgr，用于在工作過(guò)程中發(fā)生異常時(shí)，生成控制物理層模塊進(jìn)入時(shí)鐘數(shù)據(jù)恢復(fù)cdr階段的控制信號(hào)。時(shí)鐘頻率統(tǒng)計(jì)模塊107時(shí)鐘頻率統(tǒng)計(jì)模塊107也即為clk_freq_unit，用于以所述接收器配置時(shí)鐘的基準(zhǔn)脈沖為參考，統(tǒng)計(jì)鏈接時(shí)鐘與像素時(shí)鐘的頻率。通道交換模塊108通道交換模塊108也即為sw，用于對(duì)視頻數(shù)據(jù)對(duì)齊模塊輸出的對(duì)齊視頻數(shù)據(jù)中的多路視頻數(shù)據(jù)進(jìn)行位置交換，實(shí)現(xiàn)多通道任意交換。3d邏輯模塊1093d邏輯模塊109也即為3dlogic，用于接收通道交換模塊發(fā)送的輸出視頻數(shù)據(jù)，并從輸出視頻數(shù)據(jù)中抽取出3den信號(hào)與3dlr信號(hào)。本發(fā)明實(shí)施例提供的接收器，通過(guò)使用vbo協(xié)議數(shù)據(jù)通路模塊和通道對(duì)齊模塊對(duì)多路并行數(shù)據(jù)進(jìn)行對(duì)齊，之后將vbo協(xié)議數(shù)據(jù)通路模塊協(xié)議解析得到的視頻數(shù)據(jù)通過(guò)視頻對(duì)齊模塊完成多路視頻數(shù)據(jù)對(duì)齊操作，將對(duì)齊操作分兩個(gè)階段進(jìn)行，使得對(duì)齊操作更加靈活，避免了對(duì)信號(hào)資源的浪費(fèi)。圖3a是根據(jù)一示例性實(shí)施例示出的一種信號(hào)傳輸方法的流程圖。參照?qǐng)D3a，該方法應(yīng)用于接收器，該方法包括以下步驟。在步驟301中，物理層模塊接收發(fā)送器發(fā)送的vbo信號(hào)，將vbo信號(hào)轉(zhuǎn)換為并行數(shù)據(jù)，并從vbo信號(hào)中恢復(fù)出鏈路時(shí)鐘，將并行數(shù)據(jù)發(fā)送至至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊。在步驟302中，cdr檢測(cè)單元在cdrtraining階段接收發(fā)送器發(fā)送的cdr數(shù)據(jù)，檢測(cè)接收到的cdr數(shù)據(jù)是否為vbo協(xié)議要求的序列，得到序列檢測(cè)結(jié)果，將序列檢測(cè)結(jié)果發(fā)送至接收端鏈接監(jiān)測(cè)模塊。在步驟303中，接收端鏈接監(jiān)測(cè)模塊基于鏈接時(shí)鐘域，控制至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊將并行數(shù)據(jù)由鏈接時(shí)鐘域同步至像素時(shí)鐘域，并由至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊與通道對(duì)齊模塊將并行數(shù)據(jù)進(jìn)行對(duì)齊處理。在本發(fā)明實(shí)施例中，參見(jiàn)圖3b，將并行數(shù)據(jù)進(jìn)行對(duì)齊處理時(shí)，可以通過(guò)執(zhí)行下述步驟3031至步驟3039實(shí)現(xiàn)。在步驟3031中，每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的字節(jié)邊界單元接收物理層模塊發(fā)送的并行數(shù)據(jù)，字節(jié)邊界單元確定并行數(shù)據(jù)的碼流中的字節(jié)邊界，根據(jù)字節(jié)邊界從碼流中抽取出正確的10bit并行數(shù)據(jù)，將10bit并行數(shù)據(jù)發(fā)送至8b/10b解碼單元。在步驟3032中，接收端鏈接監(jiān)測(cè)模塊對(duì)接收到的序列檢測(cè)結(jié)果進(jìn)行統(tǒng)計(jì)，判斷接收器能否進(jìn)入正常的解碼工作模式。在本發(fā)明實(shí)施例中，在判斷接收器能否進(jìn)入正常的解碼工作模式時(shí)，可以通過(guò)執(zhí)行下述步驟一至步驟五實(shí)現(xiàn)。步驟一、接收端鏈接監(jiān)測(cè)模塊生成lockn信號(hào)及htpdn信號(hào)。步驟二、當(dāng)接收器進(jìn)入復(fù)位狀態(tài)時(shí)，接收端鏈接監(jiān)測(cè)模塊進(jìn)入第一工作狀態(tài)，其中，lockn信號(hào)及htpdn信號(hào)的取值均為第一數(shù)值。步驟三、當(dāng)接收端鏈接監(jiān)測(cè)模塊的第一工作狀態(tài)結(jié)束時(shí)，接收端鏈接監(jiān)測(cè)模塊進(jìn)入第二工作狀態(tài)，將htpdn信號(hào)的取值置為第二數(shù)值。在本發(fā)明實(shí)施例中，接收端鏈接監(jiān)測(cè)模塊將htpdn信號(hào)發(fā)送至發(fā)送器，發(fā)送器接收接收端鏈接監(jiān)測(cè)模塊發(fā)送的htpdn信號(hào)，并向接收器接口發(fā)送cdr數(shù)據(jù)，接收器接收發(fā)送器發(fā)送的cdr數(shù)據(jù)，由cdr檢測(cè)單元檢測(cè)接收到的cdr數(shù)據(jù)是否為vbo協(xié)議要求的序列，得到序列檢測(cè)結(jié)果，將序列檢測(cè)結(jié)果發(fā)送至接收端鏈接監(jiān)測(cè)模塊，由接收端鏈接監(jiān)測(cè)模塊根據(jù)序列檢測(cè)結(jié)果進(jìn)行工作狀態(tài)跳轉(zhuǎn)；當(dāng)接收到的序列檢測(cè)結(jié)果指示當(dāng)前工作環(huán)境穩(wěn)定時(shí)，接收端鏈接監(jiān)測(cè)模塊的第二工作狀態(tài)結(jié)束。其中，vbo協(xié)議要求的序列可為d10.2(0101010101序列或1010101010序列)。步驟四、當(dāng)接收端鏈接監(jiān)測(cè)模塊的第二工作狀態(tài)結(jié)束時(shí)，將lockn信號(hào)的取值置為第二數(shù)值，接收端鏈接監(jiān)測(cè)模塊進(jìn)入第三工作狀態(tài)。在本發(fā)明實(shí)施例中，若序列檢測(cè)結(jié)果為穩(wěn)定狀態(tài)，則接收端鏈接監(jiān)測(cè)模塊將lockn信號(hào)的取值置為第二數(shù)值，并將lockn信號(hào)發(fā)送至發(fā)送器；發(fā)送器接收接收端鏈接監(jiān)測(cè)模塊發(fā)送的取值為第二數(shù)值的lockn信號(hào)后，向vbo協(xié)議數(shù)據(jù)通路模塊發(fā)送對(duì)齊數(shù)據(jù)，vbo協(xié)議數(shù)據(jù)通路模塊根據(jù)對(duì)齊數(shù)據(jù)進(jìn)行至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊的并行數(shù)據(jù)的第一數(shù)據(jù)偏差進(jìn)行對(duì)齊處理，得到目標(biāo)字節(jié)數(shù)據(jù)；當(dāng)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊的并行數(shù)據(jù)的第一數(shù)據(jù)偏差對(duì)齊結(jié)束時(shí)，接收端鏈接監(jiān)測(cè)模塊的第三工作狀態(tài)結(jié)束。若序列檢測(cè)結(jié)果為非穩(wěn)定狀態(tài)，則lockn信號(hào)的取值保持為第一數(shù)值，接收端鏈接監(jiān)測(cè)模塊將lockn信號(hào)發(fā)送至發(fā)送器；發(fā)送器接收接收端鏈接監(jiān)測(cè)模塊發(fā)送的取值為第一數(shù)值的lockn信號(hào)后，重新向接收器發(fā)送cdr數(shù)據(jù)，由cdr檢測(cè)單元重新對(duì)cdr數(shù)據(jù)進(jìn)行檢測(cè)，得到序列檢測(cè)結(jié)果。步驟五、當(dāng)接收端鏈接監(jiān)測(cè)模塊的第三工作狀態(tài)結(jié)束，接收端鏈接監(jiān)測(cè)模塊進(jìn)入第四工作狀態(tài)，若工作過(guò)程中接收器未出現(xiàn)工作異常，則接收端鏈接監(jiān)測(cè)模塊將保持第四工作狀態(tài)；其中第四工作狀態(tài)為正常的解碼工作模式。在本發(fā)明實(shí)施例中，當(dāng)接收端鏈接監(jiān)測(cè)模塊檢測(cè)到接收器出現(xiàn)異常時(shí)，接收端鏈接監(jiān)測(cè)模塊結(jié)束第四工作狀態(tài)，進(jìn)入第二工作狀態(tài)；其中，接收器出現(xiàn)的異常至少包括鏈接時(shí)鐘域不穩(wěn)定、8b/10b解碼單元檢測(cè)到接收數(shù)據(jù)異常、像素時(shí)鐘域不穩(wěn)定及通道對(duì)齊時(shí)鐘同步單元工作異常。在判斷接收器能否進(jìn)入正常的解碼工作模式時(shí)，第一工作狀態(tài)至第四工作狀態(tài)之間的跳轉(zhuǎn)過(guò)程如圖3c所示，當(dāng)接收器解復(fù)位之后，也即！reset_n＝0時(shí)，接收器進(jìn)入第一工作狀態(tài)rx#0shutdown，同時(shí)當(dāng)外部電源掉電之后，也即power_down_i＝1時(shí)，接收器會(huì)從其他任何工作狀態(tài)(rx#1～rx#3)跳轉(zhuǎn)至第一工作狀態(tài)。在rx#0狀態(tài)下，接收端鏈接監(jiān)測(cè)模塊將htpdn信號(hào)變?yōu)?，通知發(fā)送器此時(shí)接收器已經(jīng)處于準(zhǔn)備工作模式，lockn信號(hào)保持高電平(例如1)。當(dāng)檢測(cè)到上電之后(power_down_i＝0)，從rx#0狀態(tài)跳轉(zhuǎn)到第二工作狀態(tài)rx#1cdrtraining，開始準(zhǔn)備接收發(fā)送器發(fā)送的cdr數(shù)據(jù)，檢測(cè)cdr數(shù)據(jù)是否符合vbo協(xié)議要求的序列，也即cdr數(shù)據(jù)是否為d10.2(0101010101序列或1010101010序列)。cdrtraining結(jié)束之后，接收端鏈接監(jiān)測(cè)模塊將lockn信號(hào)變?yōu)榈碗娖?例如0)，通知發(fā)送器此時(shí)接收器已經(jīng)正常恢復(fù)時(shí)鐘能夠接收正常的數(shù)據(jù)了。同時(shí)，當(dāng)接收端鏈接監(jiān)測(cè)模塊檢測(cè)到物理層模塊通知時(shí)鐘不穩(wěn)定(cdr_lock＝0)；或者進(jìn)行8b/10b解碼時(shí)檢測(cè)到錯(cuò)誤(ansi_error＝1)；或者接收端鏈接監(jiān)測(cè)模塊檢測(cè)到內(nèi)部工作時(shí)鐘(包括link時(shí)鐘和pixel時(shí)鐘)不穩(wěn)定(clk_stable＝0)；或者通道對(duì)齊時(shí)鐘同步單元出現(xiàn)上溢或者下溢的錯(cuò)誤(afifoexception)時(shí)，會(huì)從其他工作狀態(tài)跳轉(zhuǎn)到rx#1狀態(tài)，通過(guò)將lockn信號(hào)變?yōu)楦唠娖絹?lái)通知發(fā)送器重新發(fā)送cdr數(shù)據(jù)重新進(jìn)行檢測(cè)，由于出現(xiàn)上述問(wèn)題而強(qiáng)制接收端鏈接監(jiān)測(cè)模塊進(jìn)入rx#1狀態(tài)有很可能是物理層模塊工作異常造成的，所以在重新進(jìn)入rx#1狀態(tài)時(shí)同時(shí)會(huì)復(fù)位物理層模塊(這個(gè)功能可以根據(jù)使用情況選擇性的開啟和關(guān)閉)。在rx#1狀態(tài)下，當(dāng)完成對(duì)物理層模塊的復(fù)位(rst_phy_done＝1)并且檢測(cè)到時(shí)鐘穩(wěn)定(clk_stable＝1)以及檢測(cè)cdr數(shù)據(jù)符合pattern(cdr_det_ok＝1)時(shí)，接收端鏈接監(jiān)測(cè)模塊跳轉(zhuǎn)到第三狀態(tài)rx#2alntraining。在這個(gè)狀態(tài)下，發(fā)送器發(fā)送aligntrainingpattern(一串固定格式的數(shù)據(jù))來(lái)進(jìn)行并行數(shù)據(jù)的對(duì)齊。當(dāng)alntraining結(jié)束之后，接收端鏈接監(jiān)測(cè)模塊進(jìn)入第四狀態(tài)rx#3normal，此時(shí)進(jìn)入正常信號(hào)傳輸階段。如果工作過(guò)程未出現(xiàn)異常，接收端鏈接監(jiān)測(cè)模塊將保持在這個(gè)狀態(tài)下工作。在步驟3033中，若序列檢測(cè)結(jié)果穩(wěn)定，接收器能夠進(jìn)入正常的解碼工作模式，則執(zhí)行下述步驟3034至步驟3038；若序列檢測(cè)結(jié)果不穩(wěn)定，接收器未能進(jìn)入正常的解碼工作模式，則執(zhí)行下述步驟3039。在步驟3034中，若序列檢測(cè)結(jié)果穩(wěn)定，接收器能夠進(jìn)入正常的解碼工作模式，則8b/10b解碼單元接收字節(jié)邊界單元發(fā)送的10bit并行數(shù)據(jù)，根據(jù)8b/10b編碼標(biāo)準(zhǔn)進(jìn)行解碼，將10bit并行數(shù)據(jù)轉(zhuǎn)換為8bit并行數(shù)據(jù)，并生成d/k信號(hào)，將8bit并行數(shù)據(jù)及d/k信號(hào)發(fā)送至解擾單元。在步驟3035中，解擾單元接收8b/10b解碼單元發(fā)送的8bit并行數(shù)據(jù)及d/k信號(hào)，對(duì)8bit并行數(shù)據(jù)執(zhí)行解擾操作，生成字節(jié)流，并將字節(jié)流及d/k信號(hào)發(fā)送至字節(jié)轉(zhuǎn)換單元。在步驟3036中，字節(jié)轉(zhuǎn)換單元接收解擾單元發(fā)送的字節(jié)流及d/k信號(hào)；檢測(cè)接收到的并行數(shù)據(jù)的字節(jié)模式，根據(jù)字節(jié)模式對(duì)字節(jié)流做串行轉(zhuǎn)并行處理，生成并行數(shù)據(jù)，并將并行數(shù)據(jù)及d/k信號(hào)發(fā)送至通道對(duì)齊時(shí)鐘同步單元。在步驟3037中，通道對(duì)齊時(shí)鐘同步單元接收字節(jié)轉(zhuǎn)換單元發(fā)送的同步于鏈接時(shí)鐘域的并行數(shù)據(jù)，將并行數(shù)據(jù)同步到像素時(shí)鐘域，以及將并行數(shù)據(jù)和d/k信號(hào)發(fā)送至通道對(duì)齊模塊。在步驟3038中，根據(jù)d/k信號(hào)，通道對(duì)齊模塊及通道對(duì)齊時(shí)鐘同步單元對(duì)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊的并行數(shù)據(jù)的第一數(shù)據(jù)偏差進(jìn)行對(duì)齊處理，得到目標(biāo)字節(jié)數(shù)據(jù)，通道對(duì)齊時(shí)鐘同步單元將目標(biāo)字節(jié)數(shù)據(jù)發(fā)送至解包單元。在本發(fā)明實(shí)施例中，通道對(duì)齊時(shí)鐘同步單元在進(jìn)行工作時(shí)，其內(nèi)部的數(shù)據(jù)傳輸如圖3d所示，其中，r為隨機(jī)存取存儲(chǔ)器，通道對(duì)齊時(shí)鐘同步單元分兩部分，一個(gè)afifo用來(lái)傳遞攜帶數(shù)據(jù)信息的d/k，采用afifo_param_srst(存儲(chǔ)邏輯為復(fù)位值為0的寄存器搭建)來(lái)實(shí)現(xiàn)；另一個(gè)用來(lái)傳遞經(jīng)過(guò)字節(jié)轉(zhuǎn)換單元串并轉(zhuǎn)換的byte0～byte4數(shù)據(jù)，采用afifo_ram_srst(存儲(chǔ)邏輯為ram)來(lái)實(shí)現(xiàn)。通道對(duì)齊時(shí)鐘同步單元用來(lái)同步鏈接時(shí)鐘域與像素時(shí)鐘域，同時(shí)用作通道對(duì)齊模塊和發(fā)送器的連接時(shí)鐘開啟ssc功能時(shí)的緩存器。為了保證集成使用時(shí)的靈活性，通道對(duì)齊時(shí)鐘同步單元的深度要用parameter(參數(shù))可配。由于發(fā)送器鏈接時(shí)鐘通常會(huì)開啟ssc功能，為了保證鏈接時(shí)鐘域的數(shù)據(jù)能夠正確的被像素時(shí)鐘域取到，需要在傳遞d/k的通道對(duì)齊時(shí)鐘同步單元的數(shù)據(jù)滿一半時(shí)開始取數(shù)據(jù)，其中，通道對(duì)齊時(shí)鐘同步單元有半滿標(biāo)志hflvl_pop，如圖3d所示。通道對(duì)齊模塊對(duì)齊輸入的n路d_k的第一個(gè)上升沿，選擇上升沿最晚到達(dá)的d_k作為對(duì)齊d_k輸出。對(duì)齊d/k后，通道對(duì)齊時(shí)鐘同步單元使用對(duì)齊后的d/k產(chǎn)生pop(afifo讀數(shù)據(jù)使能信號(hào))信號(hào)，讀取通道對(duì)齊時(shí)鐘同步單元中的數(shù)據(jù)。對(duì)通道對(duì)齊時(shí)鐘同步單元的srst復(fù)位操作，需要在剛進(jìn)入cdr狀態(tài)時(shí)進(jìn)行。之所以選擇在最開始階段，是因?yàn)閺?fù)位需要時(shí)間才能完成，而在進(jìn)行數(shù)據(jù)對(duì)齊時(shí)，數(shù)據(jù)很快就會(huì)來(lái)。所以，為了避免出現(xiàn)丟數(shù)據(jù)的問(wèn)題，需要在cdr的初始階段復(fù)位通道對(duì)齊時(shí)鐘同步單元。為了防止ram到ram路徑中出現(xiàn)不確定的數(shù)據(jù)，以及當(dāng)通道對(duì)齊時(shí)鐘同步單元為空時(shí)，通道對(duì)齊時(shí)鐘同步單元的讀寫指針指向相同的地址，寫數(shù)據(jù)會(huì)直接影響讀數(shù)據(jù),使用～empty(非空)來(lái)鎖存data_pop，也即通道對(duì)齊時(shí)鐘同步單元讀出來(lái)的數(shù)據(jù)。通道對(duì)齊模塊對(duì)vbo協(xié)議數(shù)據(jù)通路模塊中的多路并行數(shù)據(jù)對(duì)齊只做一次。如果對(duì)齊有問(wèn)題的話，可以通過(guò)設(shè)置字節(jié)轉(zhuǎn)換單元中whichdeisselected，來(lái)選擇使用第幾次之后的d/k，開啟此功能后，要注意設(shè)置解包單元中判斷對(duì)齊狀態(tài)結(jié)束相關(guān)的bs(8/10編碼中的k28.1序列即0x1c)的個(gè)數(shù)。在步驟3039中，若序列檢測(cè)結(jié)果不穩(wěn)定，接收器未能進(jìn)入正常的解碼工作模式，則請(qǐng)求發(fā)送器重新發(fā)送cdr數(shù)據(jù)，并再次執(zhí)行上述步驟3031至步驟3033，直至序列檢測(cè)結(jié)果穩(wěn)定，接收器能夠進(jìn)入正常的解碼工作模式。在本發(fā)明實(shí)施例中，參見(jiàn)圖3e，通道對(duì)齊時(shí)鐘同步單元將至少一個(gè)d/k信號(hào)發(fā)送至通道對(duì)齊模塊，每一個(gè)d/k信號(hào)均存在至少一個(gè)上升沿；基于至少一個(gè)d/k信號(hào)的第一個(gè)上升沿，通道對(duì)齊模塊對(duì)齊至少一個(gè)第一個(gè)上升沿，選擇接收次序排在末位的第一個(gè)上升沿對(duì)應(yīng)的d/k信號(hào)作為對(duì)齊d/k信號(hào)，將至少一個(gè)d/k信號(hào)與對(duì)齊d/k信號(hào)進(jìn)行對(duì)齊輸出，輸出對(duì)齊后的d/k信號(hào)，并將對(duì)齊后的d/k信號(hào)發(fā)送至通道對(duì)齊時(shí)鐘同步單元；通道對(duì)齊時(shí)鐘同步單元根據(jù)對(duì)齊后的d/k信號(hào)生成讀數(shù)據(jù)使能信號(hào)；根據(jù)讀數(shù)據(jù)使能信號(hào)，通道對(duì)齊時(shí)鐘同步單元對(duì)多路并行數(shù)據(jù)進(jìn)行存儲(chǔ)讀取，完成vbo協(xié)議數(shù)據(jù)通路模塊的多路并行數(shù)據(jù)之間的第一數(shù)據(jù)偏差進(jìn)行對(duì)齊處理。需要說(shuō)明的是，為了保證接收器可以處于正常的解碼工作模式，接收器內(nèi)部一直持續(xù)對(duì)鏈接時(shí)鐘域和像素時(shí)鐘域進(jìn)行檢測(cè)，檢測(cè)鏈接時(shí)鐘域和像素時(shí)鐘域是否穩(wěn)定，保證當(dāng)鏈接時(shí)鐘域和像素時(shí)鐘域穩(wěn)定時(shí)接收器才可以處于正常的解碼工作。在步驟304中，解包單元接收通道對(duì)齊時(shí)鐘同步單元發(fā)送的目標(biāo)字節(jié)數(shù)據(jù)，并將目標(biāo)字節(jié)數(shù)據(jù)最終解碼為多路視頻數(shù)據(jù)，并將多路視頻數(shù)據(jù)發(fā)送至視頻數(shù)據(jù)對(duì)齊模塊；其中，多路視頻數(shù)據(jù)至少包括像素?cái)?shù)據(jù)、控制數(shù)據(jù)及同步信號(hào)。在步驟305中，視頻數(shù)據(jù)對(duì)齊模塊接收至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的解包單元發(fā)送的至少一個(gè)多路視頻數(shù)據(jù)，對(duì)至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊的多路視頻數(shù)據(jù)的第二數(shù)據(jù)偏差進(jìn)行對(duì)齊處理，并將處理得到的有效對(duì)齊視頻數(shù)據(jù)發(fā)送至通道交換模塊。在本發(fā)明實(shí)施例中，視頻數(shù)據(jù)對(duì)齊模塊選擇一組同步fifo，其中，至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊中的每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊使用一個(gè)同步fifo；至少一個(gè)多路視頻數(shù)據(jù)中的每一個(gè)多路視頻數(shù)據(jù)均存在至少一個(gè)上升沿；基于少一個(gè)多路視頻數(shù)據(jù)的第一個(gè)上升沿，視頻數(shù)據(jù)對(duì)齊模塊對(duì)齊至少一個(gè)第一個(gè)上升沿，選擇接收次序排在末位的第一個(gè)上升沿對(duì)應(yīng)的多路視頻數(shù)據(jù)作為視頻數(shù)據(jù)讀信號(hào)；同步fifo根據(jù)視頻數(shù)據(jù)讀信號(hào)對(duì)多路視頻數(shù)據(jù)進(jìn)行存儲(chǔ)讀取，完成至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊的多路視頻數(shù)據(jù)的第二數(shù)據(jù)偏差的對(duì)齊處理。其中，視頻數(shù)據(jù)對(duì)齊模塊使用一組同步fifo做至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊輸出的多路視頻數(shù)據(jù)進(jìn)行對(duì)齊處理。通道對(duì)齊時(shí)鐘同步單元已經(jīng)將鏈接時(shí)鐘域同步到像素時(shí)鐘域，在做多路視頻數(shù)據(jù)對(duì)齊時(shí)只需要同步fifo來(lái)做視頻數(shù)據(jù)對(duì)齊模塊的數(shù)據(jù)緩存即可。至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊輸出的多路視頻數(shù)據(jù)，每一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊使用一個(gè)同步fifo。視頻數(shù)據(jù)對(duì)齊模塊通過(guò)實(shí)時(shí)搜尋至少一個(gè)vbo協(xié)議數(shù)據(jù)通路模塊上de上升沿最晚的de作為緩存像素fifo的讀信號(hào)，搜尋過(guò)程的要求參見(jiàn)圖3e所示，t_period(de之間的間隔時(shí)間)>t_search_win(搜尋時(shí)間)>t_skew(de之間的最大差距)在步驟306中，通道交換模塊接收視頻數(shù)據(jù)對(duì)齊模塊發(fā)送的有效對(duì)齊視頻數(shù)據(jù)，對(duì)視頻數(shù)據(jù)對(duì)齊模塊輸出的有效對(duì)齊視頻數(shù)據(jù)中的多路視頻數(shù)據(jù)進(jìn)行位置交換，得到輸出視頻，并將輸出視頻發(fā)送至3d邏輯模塊。在步驟307中，3d邏輯模塊接收通道交換模塊發(fā)送的輸出視頻，從輸出視頻中抽取出3den信號(hào)與3dlr信號(hào)。本發(fā)明實(shí)施例提供的方法，通過(guò)使用vbo協(xié)議數(shù)據(jù)通路模塊和通道對(duì)齊模塊對(duì)多路并行數(shù)據(jù)進(jìn)行對(duì)齊，之后將vbo協(xié)議數(shù)據(jù)通路模塊協(xié)議解析得到的視頻數(shù)據(jù)通過(guò)視頻對(duì)齊模塊完成多路視頻數(shù)據(jù)對(duì)齊操作，將對(duì)齊操作分兩個(gè)階段進(jìn)行，使得對(duì)齊操作更加靈活，避免了對(duì)信號(hào)資源的浪費(fèi)。上述所有可選技術(shù)方案，可以采用任意結(jié)合形成本發(fā)明的可選實(shí)施例，在此不再一一贅述。本領(lǐng)域技術(shù)人員在考慮說(shuō)明書及實(shí)踐這里公開的發(fā)明后，將容易想到本發(fā)明的其它實(shí)施方案。本申請(qǐng)旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本公開未公開的本
技術(shù)領(lǐng)域：
：中的公知常識(shí)或慣用技術(shù)手段。說(shuō)明書和實(shí)施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。應(yīng)當(dāng)理解的是，本發(fā)明并不局限于上面已經(jīng)描述并在附圖中示出的精確結(jié)構(gòu)，并且可以在不脫離其范圍進(jìn)行各種修改和改變。本發(fā)明的范圍僅由所附的權(quán)利要求來(lái)限制。當(dāng)前第1頁(yè)12當(dāng)前第1頁(yè)12