并行定時同步系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種并行定時同步系統(tǒng)及方法，其中系統(tǒng)包括：根據(jù)采樣時鐘源對接收信號進(jìn)行過采樣的采樣模塊；將過采樣信號轉(zhuǎn)換為并行信號的串并轉(zhuǎn)換模塊；對并行信號進(jìn)行匹配濾波的并行匹配濾波器；對濾波后并行信號和獨(dú)特字進(jìn)行滑動相關(guān)以提取定時誤差信息的相關(guān)器；根據(jù)定時誤差信息進(jìn)行下采樣和插值的下采樣控制及插值模塊；輸出同步碼元和同步碼元的有效信號的FIFO模塊。該系統(tǒng)將并行信號和獨(dú)特字進(jìn)行滑動相關(guān)并提取定時誤差信息，從而根據(jù)定時誤差信息進(jìn)行下采樣和插值，實(shí)現(xiàn)輸出同步碼元和同步碼元的有效信號，調(diào)試方便，節(jié)省成本，實(shí)現(xiàn)簡單，且在低信噪比條件下也能完成捕獲和保持定時同步狀態(tài)。
【專利說明】并行定時同步系統(tǒng)及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及通信【技術(shù)領(lǐng)域】，特別涉及一種并行定時同步系統(tǒng)及方法。

【背景技術(shù)】
[0002] 在高速數(shù)字通信中，基帶處理大部分都采用FPGA(Field - Programmable Gate Array，現(xiàn)場可編程門陣列），但由于其處理速度有限，所以在超高速通信信號處理方面，采 用并行結(jié)構(gòu)克服此難點(diǎn)。
[0003] 相關(guān)技術(shù)中，定時跟蹤方案可分為模擬反饋式和數(shù)字前饋式。參照圖1所示，模擬 反饋式定時同步系統(tǒng)采用TED10 (Timing Error Detector,定時誤差檢測器）進(jìn)行定時誤差 提取，然后通過環(huán)路濾波器20反饋到模擬時鐘源30并調(diào)其頻率，以此構(gòu)成一個同步環(huán)路。 通過模擬時鐘源30的微調(diào)整，模擬時鐘源30輸出頻率以鎖定頻率為中心抖動的時鐘信號。 進(jìn)一步地，A/D (Analog-to-Digital Converter,模/數(shù)轉(zhuǎn)換器或者模擬/數(shù)字轉(zhuǎn)換器）40 采樣后的信號通過串并轉(zhuǎn)換模塊50變換成并行數(shù)據(jù)流，并通過下采樣及判決模塊60輸出 同步數(shù)據(jù)。與此同時，外部分頻器70通過分頻器80輸出與并行數(shù)據(jù)流同步的同步時鐘。進(jìn) 一步地，數(shù)字前饋式（又簡稱前饋式）定時跟蹤方案通常采用Gardner方法。無定時頻偏 時插值基準(zhǔn)點(diǎn)m k的出現(xiàn)位置是等間隔的。此時，分頻器的分頻倍數(shù)為固定值，即過采樣倍 數(shù)。此結(jié)構(gòu)無模擬域的反饋，因此具有調(diào)試容易、節(jié)省成本的優(yōu)點(diǎn)。具體地，參照圖2所示， 該方案采用16路并行模式，且由FPGA進(jìn)行全數(shù)字處理，它內(nèi)部采用NC0且工作時鐘是并行 碼元時鐘的兩倍以上。
[0004] 然而，在相關(guān)技術(shù)中，例如在超高速通信系統(tǒng)中，為了降低實(shí)現(xiàn)復(fù)雜度和實(shí)現(xiàn)實(shí)時 處理，系統(tǒng)的A/D采樣速率通常設(shè)定為碼元速率的兩倍，并且要采用較少的并行路數(shù)。若采 用模擬反饋方式，如果碼元速率為1G符號/秒，則待調(diào)的時鐘源的頻率為2GHz。過高的頻 率使得系統(tǒng)調(diào)試極為困難且成本大大提高；若采用數(shù)字前饋式，系統(tǒng)只有采用很高的并行 路數(shù)才能將NC0的工作時鐘降到合理范圍內(nèi)，但采用很高的并行路數(shù)會大大增加系統(tǒng)實(shí)現(xiàn) 復(fù)雜度和硬件資源消耗。如果采用的并行路數(shù)為4,采樣頻率為2GHz，則并行碼元速率為 500MHz，NC0工作時鐘至少要達(dá)到1GHz。如此高頻率的工作時鐘目前的FPGA還無法支持， 以及該方案的Gardner定時跟蹤方法，在低信噪比條件下，收斂速度慢，抖動大，不適合應(yīng) 用于傳送突發(fā)業(yè)務(wù)的高速傳輸系統(tǒng)。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明旨在至少在一定程度上解決相關(guān)技術(shù)中的技術(shù)問題之一。
[0006] 為此，本發(fā)明的一個目的在于提出一種復(fù)雜度低、調(diào)試簡單和成本低的并行定時 冋步系統(tǒng)。
[0007] 本發(fā)明的另一個目的在于提出一種并行定時同步方法。
[0008] 為達(dá)到上述目的，本發(fā)明實(shí)施例一方面提出了一種并行定時同步系統(tǒng)，包括：采樣 模塊，用于根據(jù)采樣時鐘源對接收信號進(jìn)行過采樣；串并轉(zhuǎn)換模塊，用于將過采樣信號轉(zhuǎn)換 為并行信號；并行匹配濾波器，用于對所述并行信號進(jìn)行匹配濾波處理；相關(guān)器，用于接收 處理后的并行信號并對所述處理后的并行信號和本地?cái)?shù)據(jù)塊的獨(dú)特字進(jìn)行滑動相關(guān)以提 取定時誤差信息，其中，所述定時誤差信息包括相關(guān)峰位置變化和定時誤差；下采樣控制及 插值模塊，用于根據(jù)所述定時誤差信息進(jìn)行下采樣和插值；以及FIFO模塊，用于根據(jù)所述 下采樣控制及插值模塊的輸出結(jié)果進(jìn)行處理以輸出同步碼元和所述同步碼元的有效信號。
[0009] 根據(jù)本發(fā)明實(shí)施例提出的并行定時同步系統(tǒng)，通過對接收信號進(jìn)行過采樣并將采 樣信號轉(zhuǎn)換為并行信號，以及對并行信號進(jìn)行匹配濾波處理以對處理后的并行信號和本地 數(shù)據(jù)塊的獨(dú)特字進(jìn)行滑動相關(guān)并提取定時誤差信息，從而根據(jù)定時誤差信息進(jìn)行下采樣和 插值，實(shí)現(xiàn)輸出同步碼元和同步碼元的有效信號，解決了密集復(fù)雜多徑條件下盲定時跟蹤 性能差的問題，調(diào)試方便，節(jié)省成本，實(shí)現(xiàn)簡單，且在低信噪比條件下也能迅速完成捕獲和 保持定時冋步狀態(tài)。
[0010] 另外，根據(jù)本發(fā)明上述實(shí)施例的并行定時同步系統(tǒng)還可以具有如下附加的技術(shù)特 征：
[0011] 在本發(fā)明的一個實(shí)施例中，所述本地?cái)?shù)據(jù)塊還包括載荷，其中，所述獨(dú)特字用于對 所述并行信號定時捕獲、參數(shù)估計(jì)和定時跟蹤，所述載荷用于攜帶信息。
[0012] 進(jìn)一步地，在本發(fā)明的一個實(shí)施例中，所述相關(guān)器通過如下公式進(jìn)行滑動相關(guān)，所 述公式為：
[0013]

【權(quán)利要求】
1. 一種并行定時同步系統(tǒng)，其特征在于，包括： 采樣模塊，用于根據(jù)采樣時鐘源對接收信號進(jìn)行過采樣； 串并轉(zhuǎn)換模塊，用于將過采樣信號轉(zhuǎn)換為并行信號； 并行匹配濾波器，用于對所述并行信號進(jìn)行匹配濾波處理； 相關(guān)器，用于接收處理后的并行信號并對所述處理后的并行信號和本地?cái)?shù)據(jù)塊的獨(dú)特 字進(jìn)行滑動相關(guān)以提取定時誤差信息，其中，所述定時誤差信息包括相關(guān)峰位置變化和定 時誤差； 下采樣控制及插值模塊，用于根據(jù)所述定時誤差信息進(jìn)行下采樣和插值；以及 FIFO模塊，用于根據(jù)所述下采樣控制及插值模塊的輸出結(jié)果進(jìn)行處理以輸出同步碼元 和所述同步碼元的有效信號。
2. 根據(jù)權(quán)利要求1所述的并行定時同步系統(tǒng)，其特征在于，所述本地?cái)?shù)據(jù)塊還包括載 荷，其中，所述獨(dú)特字用于對所述并行信號定時捕獲、參數(shù)估計(jì)和定時跟蹤，所述載荷用于 攜帶信息。
3. 根據(jù)權(quán)利要求2所述的并行定時同步系統(tǒng)，其特征在于，所述相關(guān)器通過如下公式 進(jìn)行滑動相關(guān)，所述公式為：
其中，R表示相關(guān)值，U表示所述獨(dú)特字，I路并行信號匹配濾波后的序列是I_data，Q 路并行信號匹配濾波后的序列是Q_data。
4. 根據(jù)權(quán)利要求1所述的并行定時同步系統(tǒng)，其特征在于，所述相關(guān)器通過如下公式 提取所述定時誤差，所述公式為：
其中，μ表示所述定時誤差，k表示相關(guān)峰位置。
5. -種并行定時同步方法，其特征在于，包括以下步驟： 根據(jù)采樣時鐘源對接收信號進(jìn)行過采樣； 將過采樣信號轉(zhuǎn)換為并行信號； 對所述并行信號進(jìn)行匹配濾波處理； 接收處理后的并行信號并對所述處理后的并行信號和本地?cái)?shù)據(jù)塊的獨(dú)特字進(jìn)行滑動 相關(guān)以提取定時誤差信息，其中，所述定時誤差信息包括相關(guān)峰位置變化和定時誤差； 根據(jù)所述定時誤差信息進(jìn)行下采樣和插值；以及 根據(jù)下采樣和插值后的輸出結(jié)果進(jìn)行處理以輸出同步碼元和所述同步碼元的有效信 號。
6. 根據(jù)權(quán)利要求5所述的并行定時同步方法，其特征在于，所述本地?cái)?shù)據(jù)塊還包括載 荷，其中，所述獨(dú)特字用于對所述并行信號定時捕獲、參數(shù)估計(jì)和定時跟蹤，所述載荷用于 攜帶信息。
7. 根據(jù)權(quán)利要求6所述的并行定時同步方法，其特征在于，通過如下公式進(jìn)行滑動相 關(guān)，所述公式為：
其中，R表示相關(guān)值，U表示所述獨(dú)特字，I路并行信號匹配濾波后的序列是I_data，Q 路并行信號匹配濾波后的序列是Q_data。
8.根據(jù)權(quán)利要求5所述的并行定時同步方法，其特征在于，通過如下公式提取所述定 時誤差，所述公式為：
其中，μ表示所述定時誤差，k表示相關(guān)峰位置。
【文檔編號】H04L7/00GK104125052SQ201410357684
【公開日】2014年10月29日 申請日期:2014年7月24日 優(yōu)先權(quán)日:2014年7月24日
【發(fā)明者】牛勇, 金德鵬, 蘇厲, 葛寧, 裴玉奎 申請人:清華大學(xué), 深圳清華大學(xué)研究院