時(shí)鐘脈沖信號(hào)的倍頻方法及裝置制造方法
【專利摘要】一種時(shí)鐘脈沖信號(hào)的倍頻方法及裝置，提供一初始振蕩信號(hào)，并且比較初始振蕩信號(hào)和一參考信號(hào)，以產(chǎn)生一第一控制信號(hào)。至少根據(jù)第一控制信號(hào)，由一門檻值產(chǎn)生電路選擇地輸出至少一低門檻值和至少一高門檻值的其中一門檻值至一時(shí)鐘脈沖輸出電路。通過(guò)一數(shù)字邏輯模塊處理初始振蕩信號(hào)與選擇輸出的門檻值間的比較結(jié)果，以及處理初始振蕩信號(hào)與一低電位信號(hào)間的比較結(jié)果，以更新一輸出時(shí)鐘脈沖信號(hào)。
【專利說(shuō)明】時(shí)鐘脈沖信號(hào)的倍頻方法及裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種頻率放大器，特別是一種時(shí)鐘脈沖信號(hào)的倍頻方法及裝置。
【背景技術(shù)】
[0002]近年來(lái)，微處理器的整合度和功能越高，然而所衍生出的問(wèn)題也越來(lái)越多。第一， 當(dāng)時(shí)鐘脈沖偏移(clock skew)和時(shí)鐘脈沖頻率越高,系統(tǒng)單晶片(system-on-chip, SoC) 的體積將越大。結(jié)果，單位的周期時(shí)間將變短，而信號(hào)的抖動(dòng)(jitter)也因此增加。第二， 越高的整合度就需要越高的功率強(qiáng)度，因此也需要將低功率的設(shè)計(jì)納入考量。
[0003]因此，需要發(fā)展一種可利用倍頻方法來(lái)提高時(shí)鐘脈沖頻率并維持低抖動(dòng)和低功率 損耗的裝置。

【發(fā)明內(nèi)容】

[0004]鑒于以上的問(wèn)題，本發(fā)明在于提供一種時(shí)鐘脈沖信號(hào)的倍頻方法及裝置，借以解 決公知技術(shù)的問(wèn)題。
[0005]本發(fā)明所揭露的時(shí)鐘脈沖信號(hào)的倍頻裝置包含一振蕩電路、一控制信號(hào)產(chǎn)生電 路、一門濫值產(chǎn)生電路和一時(shí)鐘脈沖輸出電路。振蕩電路產(chǎn)生一初始振蕩信號(hào)?？刂菩盘?hào) 產(chǎn)生電路電性連接該振蕩電路，比較初始振蕩信號(hào)和一參考信號(hào)，以產(chǎn)生一第一控制信號(hào)。 門檻值產(chǎn)生電路電性連接該振蕩電路和該控制信號(hào)產(chǎn)生電路，接收初始振蕩信號(hào)，并至少 根據(jù)第一控制信號(hào)，將至少一高門檻值和至少一低門檻值依序輸出。時(shí)鐘脈沖輸出電路電 性連接該振蕩電路、該控制信號(hào)產(chǎn)生電路和該門檻值產(chǎn)生電路，時(shí)鐘脈沖輸出電路包含一 數(shù)字邏輯模塊。數(shù)字邏輯模塊處理初始振蕩信號(hào)與至少一低門檻值和至少一高門檻值的其 中一門檻值間的比較結(jié)果，以及處理初始振蕩信號(hào)與低電位信號(hào)間的比較結(jié)果，以更新一 輸出時(shí)鐘脈沖信號(hào)。
[0006]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻值產(chǎn)生電路更包含:一校正單元，電 性連接該振蕩電路和該時(shí)鐘脈沖輸出電路，用以選擇地調(diào)整該至少一低門檻值和該至少一 高門檻值；以及一數(shù)字模擬轉(zhuǎn)換器，用以選擇地將該至少一低門檻值和該至少一高門檻值 的其中一門檻值由數(shù)字型態(tài)轉(zhuǎn)換成模擬較型態(tài)，并將轉(zhuǎn)換后的該其中一門檻值輸出至該時(shí) 鐘脈沖輸出電路。
[0007]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該時(shí)鐘脈沖輸出電路更包含:多個(gè)比較器， 電性連接該數(shù)字模擬轉(zhuǎn)換器和該振蕩電路，用以比較該初始振蕩信號(hào)和該輸出的低門檻 值，或比較該初始振蕩信號(hào)和該輸出的高門檻值，以及比較該初始振蕩信號(hào)和至少一低電 位信號(hào)，以產(chǎn)生多個(gè)邏輯信號(hào)；以及該倍頻裝置，更包含:多個(gè)取樣保持電路，連接于該數(shù) 字模擬轉(zhuǎn)換器和該些比較器，用以非同步地提供一路徑，通過(guò)該路徑，該數(shù)字模擬轉(zhuǎn)換器傳 輸該輸出的門檻值或該輸出的高門檻值至該相對(duì)應(yīng)的比較器。
[0008]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該控制信號(hào)產(chǎn)生電路包含:一控制比較器， 連接于該振蕩電路，用以比較該初始振蕩信號(hào)和該參考信號(hào)，以輸出該第一控制信號(hào)；以及一反向元件，連接于該控制比較器，用以將該第一控制信號(hào)反向，以輸出一第二控制信號(hào)。
[0009]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻值產(chǎn)生電路更包含:一儲(chǔ)存單元，連 接于該校正單元和該數(shù)字模擬轉(zhuǎn)換器，用以儲(chǔ)存該高門檻值和該低門檻值，并根據(jù)該第一 控制信號(hào)，輸出該儲(chǔ)存的高門檻值或該低門檻值至該相對(duì)應(yīng)的比較器。
[0010]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該些比較器包含一第一比較器和一第二比 較器，該第一比較器比較該初始振蕩信號(hào)和該高門檻值，或比較該初始振蕩信號(hào)和該低電 位信號(hào)，以產(chǎn)生該些邏輯信號(hào)中的一第一邏輯信號(hào)，該第二比較器比較該初始振蕩信號(hào)和 該低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生該些邏輯信號(hào)中的一第二邏 輯信號(hào)，該數(shù)字邏輯模塊包含一反或柵，以及該反或柵接收該第一邏輯信號(hào)和該第二邏輯 信號(hào)，以更新該輸出時(shí)鐘脈沖信號(hào)。
[0011]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該至少一高門檻值包含一第一高門檻值和 一第二高門檻值，該至少一低門檻值包含一第一低門檻值和一第二低門檻值，以及該些比 較器包含:一第一比較器，用以比較該初始振蕩信號(hào)和該第一高門檻值，或比較該初始振蕩 信號(hào)和該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第一邏輯信號(hào)；一第二比較器，用以比較 該初始振蕩信號(hào)和該第一低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生該些 邏輯信號(hào)中的一第二邏輯信號(hào)；一第三比較器，用以比較該初始振蕩信號(hào)和該第二高門檻 值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第三邏輯信號(hào)；以 及一第四比較器，用以比較該初始振蕩信號(hào)和該第二低門檻值，或比較該初始振蕩信號(hào)和 該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第四邏輯信號(hào)；其中，當(dāng)該第一比較器、該第二 比較器、該第三比較器和該第四比較器中的其中一者比較該初始振蕩信號(hào)和相對(duì)應(yīng)的該選 擇的門檻值時(shí)，該第一比較器、該第二比較器、該第三比較器和該第四比較器中其余者分別 比較該初始振蕩信號(hào)和該低電位信號(hào)。
[0012]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該數(shù)字邏輯模塊包含:一第一反互斥或柵， 連接于該第一比較器和該第三比較器，用以接收該第一邏輯信號(hào)和該第三邏輯信號(hào)，以輸 出一第一子邏輯信號(hào)；一第二反互斥或柵，連接于該第二比較器和該第四比較器，用以接 收該第二邏輯信號(hào)和該第四邏輯信號(hào)，以輸出一第二子邏輯信號(hào)；以及一第一反及柵，連接 于該第一反互斥或柵和該第二反互斥或柵，用以接收該第一子邏輯信號(hào)和該第二子邏輯信 號(hào)，以輸出該輸出時(shí)鐘脈沖信號(hào)。
[0013]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻值產(chǎn)生電路更包含:一儲(chǔ)存單元，電 性連接該校正單元和該數(shù)字邏輯轉(zhuǎn)換器，用以儲(chǔ)存該第一低門檻值、該第一高門檻值、該第 二低門濫值和該第二高門濫值，并且根據(jù)一選擇信號(hào)，選擇地輸出該第一低門濫值、該第一 高門檻值、該第二低門檻值或該第二高門檻值至該數(shù)字模擬轉(zhuǎn)換器；以及一門檻選擇單元， 電性連接于該儲(chǔ)存單元，該控制信號(hào)產(chǎn)生電路、該第一比較器和該第二比較器，用以根據(jù)該 第一邏輯信號(hào)、該第二邏輯信號(hào)和該第一控制信號(hào)，提供該選擇信號(hào)。
[0014]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻選擇單元包含:一多工器，電性連接 于該第一比較器、該第二比較器和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，選擇該 第一邏輯信號(hào)或該第二邏輯信號(hào)作為一第三控制信號(hào)；以及一解碼器，電性連接于該多工 器和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出該選 擇信號(hào)。[0015]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻選擇單元包含:一第二反及柵，電性 連接于該控制信號(hào)產(chǎn)生電路和該時(shí)鐘脈沖輸出電路，用以接收一反向的第一邏輯信號(hào)和一 第二控制信號(hào)，以輸出一第一反及柵信號(hào)，其中該第一邏輯信號(hào)經(jīng)由反向而產(chǎn)生該反向的 第一邏輯信號(hào)，以及該第一控制信號(hào)經(jīng)由反向后產(chǎn)生該第二控制信號(hào)；一第三反及柵，電性 連接該控制信號(hào)產(chǎn)生電路和該時(shí)鐘脈沖輸出電路，用以接收該第二邏輯信號(hào)和該第一控制 信號(hào)，以輸出一第二反及柵信號(hào)；一反或柵，電性連接于該第二反及柵和第三反及柵，用以 接收該第一反及柵信號(hào)和該第二反及柵信號(hào)，用以輸出一第三控制信號(hào)；以及一解碼器，電 性連接于該反或柵和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，將該第三控制信號(hào) 解碼，以輸出該選擇信號(hào)。
[0016]上述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其中該門檻值產(chǎn)生電路通過(guò)一校正流程，校正 該至少一低門檻值和該至少一高門檻值，以及該校正流程包含:
[0017]檢測(cè)該些邏輯信號(hào)的責(zé)任周期；以及
[0018]當(dāng)該些邏輯信號(hào)中至少一者的責(zé)任周期不同于相對(duì)應(yīng)的一預(yù)設(shè)責(zé)任周期時(shí)，調(diào)整 該至少一高門檻值和/或該至少一低門檻值。
[0019]本發(fā)明所揭露的時(shí)鐘脈沖信號(hào)的倍頻方法包含以下步驟。首先，提供初始振蕩信 號(hào)，并且將初始振蕩信號(hào)與一參考信號(hào)作比較，以產(chǎn)生一第一控制信號(hào)。由一門檻值產(chǎn)生 電路至少根據(jù)第一控制信號(hào)，選擇地傳送至少一低門檻值和至少一高門檻值的其中一門檻 值。由一數(shù)字邏輯模塊處理初始振蕩信號(hào)與傳送的門檻值間的比較結(jié)果，以及處理初始振 蕩信號(hào)和一低電位信號(hào)間的比較結(jié)果，以輸出一輸出時(shí)鐘脈沖信號(hào)。
[0020]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該輸出該輸出時(shí)鐘脈沖信號(hào)的步驟包含: 由多個(gè)比較器比較該初始振蕩信號(hào)和該選擇的其中一門檻值，以及比較該初始振蕩信號(hào)和 該低電位信號(hào)，以產(chǎn)生多個(gè)邏輯信號(hào)；以及由該數(shù)字邏輯模塊處理該些邏輯信號(hào)，以輸出該 輸出時(shí)鐘脈沖信號(hào)；其中，當(dāng)該些邏輯信號(hào)的其中一者通過(guò)該初始振蕩信號(hào)和選擇的該其 中一門檻值間的比較結(jié)果而更新時(shí)，該些邏輯信號(hào)中的其余者通過(guò)該初始振蕩信號(hào)和該低 電位信號(hào)間的比較結(jié)果而更新。
[0021]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中更包含:由該門檻值產(chǎn)生電路校正該至少 一低門檻值和該至少一高門檻值，該步驟包含:檢測(cè)該些邏輯信號(hào)的責(zé)任周期；以及當(dāng)該 些邏輯信號(hào)中至少一者的責(zé)任周期不同于相對(duì)應(yīng)的一預(yù)設(shè)責(zé)任周期時(shí)，調(diào)整該至少一低門 檻值和該至少一高門檻值中的至少一者；以及將該至少一低門檻值和該至少一高門檻值中 所選擇的該其中一者由數(shù)字型態(tài)轉(zhuǎn)換成模擬型態(tài)，并輸出轉(zhuǎn)換后的該。
[0022]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該產(chǎn)生該些邏輯信號(hào)的步驟包含:比較該 初始振蕩信號(hào)和該高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信 號(hào)中的一第一邏輯信號(hào)；以及比較該初始振蕩信號(hào)和該低門檻值，或比較該初始振蕩信號(hào) 和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第二邏輯信號(hào)；其中，當(dāng)該第一邏輯信號(hào)和該 第二邏輯信號(hào)的其中一者經(jīng)由比較該初始振蕩信號(hào)與該低門檻值和該高門檻值的相對(duì)應(yīng) 其中一者而被更新時(shí)，該第一邏輯信號(hào)和該第二邏輯信號(hào)的另一者經(jīng)由比較該初始振蕩信 號(hào)和該低電位信號(hào)而被更新。
[0023]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該至少一低門檻值包含一第一低門檻值和
一第二低門檻值，該至少一高門檻值包含一第一高門檻值和一第二高門檻值，以及該產(chǎn)生該些邏輯信號(hào)的步驟包含:比較該初始振蕩信號(hào)和該第一高門檻值，或比較該初始振蕩信 號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第一邏輯信號(hào)；比較該初始振蕩信號(hào)和該 第一低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第二 邏輯信號(hào)；比較該初始振蕩信號(hào)和該第二高門檻值，或比較該初始振蕩信號(hào)和該低電位信 號(hào)，以更新該些邏輯信號(hào)中的一第三邏輯信號(hào)；以及比較該初始振蕩信號(hào)和該第二低門檻 值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第四邏輯信號(hào)；其 中，當(dāng)該些邏輯信號(hào)的其中一者經(jīng)由該初始振蕩信號(hào)與該第一低門檻值、該第一高門檻值、 該第二低門檻值和該第二高門檻值中相對(duì)應(yīng)的其中一者間的比較而更新時(shí)，該些邏輯信號(hào) 的其余者分別通過(guò)該初始振蕩信號(hào)和該低電位信號(hào)間的比較而更新。
[0024]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該輸出該輸出時(shí)鐘脈沖信號(hào)的步驟更包 含:由一第一反互斥或柵處理該第一邏輯信號(hào)和該第三邏輯信號(hào)，以輸出一第一子邏輯信 號(hào)；由一第二反互斥或柵處理該第二邏輯信號(hào)和該第四邏輯信號(hào)，以輸出一第二子邏輯信 號(hào)；以及由一第一反及柵處理該第一邏輯信號(hào)和該第二子邏輯信號(hào)，以輸出該輸出時(shí)鐘脈 沖信號(hào)。
[0025]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該選擇該至少一低門檻值和該至少一高門 檻值的其中一門檻值的步驟包含:由一第二反及柵處理一第二控制信號(hào)和該第一邏輯信 號(hào)，以輸出一第一反及柵信號(hào)，其中該第二控制信號(hào)由反轉(zhuǎn)該第一控制信號(hào)所產(chǎn)生；由一第 三反及柵處理該第一控制信號(hào)和該第二邏輯信號(hào)，以輸出一第二反及柵信號(hào)；由一第二反 或柵處理該第一反及柵信號(hào)和該第二反及柵信號(hào)，以輸出一第三控制信號(hào)；以及根據(jù)該第 一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出一選擇信號(hào)，且根據(jù)該選擇信號(hào)，選擇該第一 低門檻值、該第一高門檻值、該第二低門檻值或該第二高門檻值。
[0026]上述的時(shí)鐘脈沖信號(hào)的倍頻方法，其中該選擇該至少一低門檻值和該至少一高門 檻值的其中一門檻值的步驟包含:根據(jù)該第一控制信號(hào)，選擇該第一邏輯信號(hào)或該第二邏 輯信號(hào)作為一第三控制信號(hào)；以及根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出一 選擇信號(hào)，以及根據(jù)該選擇信號(hào)，選擇該第一低門檻值、第一高門檻值、第二低門檻值或該
第二高門檻值。
[0027]本發(fā)明的時(shí)鐘脈沖信號(hào)的倍頻方法及裝置，通過(guò)門檻值產(chǎn)生電路來(lái)調(diào)整至少一低 門檻值和至少一高門檻值，并且至少根據(jù)第一控制信號(hào)，選擇地傳送至少一低門檻值和至 少一高門檻值的其中一門檻值至數(shù)字邏輯模塊。接著，由數(shù)字邏輯模塊處理初始振蕩信號(hào) 與接收到的門檻值間的比較結(jié)果，以及處理初始振蕩信號(hào)和一低電位信號(hào)間的比較結(jié)果， 以更新輸出時(shí)鐘脈沖信號(hào)。如此一來(lái)，便可在維持低功率損耗并維持小面積的情況下，根據(jù) 應(yīng)用的需求來(lái)調(diào)整輸出時(shí)鐘脈沖信號(hào)的頻率的大小。
[0028]以上的關(guān)于本揭露內(nèi)容的說(shuō)明及以下的實(shí)施方式的說(shuō)明用以示范與解釋本發(fā)明 的精神與原理，并且提供本發(fā)明的專利申請(qǐng)范圍更進(jìn)一步的解釋。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1為根據(jù)本發(fā)明的一實(shí)施例的時(shí)鐘脈沖信號(hào)的倍頻方法的流程圖；
[0030]圖2為根據(jù)圖1的兩倍頻的時(shí)鐘脈沖信號(hào)的裝置的方塊圖；
[0031]圖3為根據(jù)圖2的兩倍頻的時(shí)鐘脈沖信號(hào)的倍頻方法的流程圖；[0032]圖4為根據(jù)圖3的校正流程的一實(shí)施例的流程圖；[0033]圖5為根據(jù)圖2的裝置的時(shí)序圖；[0034]圖6為根據(jù)圖1的四倍頻的時(shí)鐘脈沖信號(hào)的裝置的方塊圖；[0035]圖7A和圖8A為根據(jù)圖6中門檻選擇單元的方塊示意圖；[0036]圖7B和7C圖為根據(jù)圖7A的門檻選擇單元的真值表；[0037]圖SB為根據(jù)圖8A的門檻選擇單元的真值表；[0038]圖9為根據(jù)圖6的四倍頻的時(shí)鐘脈沖信號(hào)的倍頻方法的流程圖；[0039]圖10為根據(jù)圖6的校正流程的一實(shí)施例的流程圖；[0040]圖11為根據(jù)圖6的裝置的時(shí)序圖。[0041]其中，附圖標(biāo)記:[0042]10,20裝置110,210振蕩電路[0043]120,220控制信號(hào)產(chǎn)生電路121,221控制比較器[0044]122、132、222反向元件130檢測(cè)電路[0045]131,230檢測(cè)單元140,240門檻值產(chǎn)生電路[0046]141,241校正單元142,242門檻值緩存單元[0047]143,244數(shù)字模擬轉(zhuǎn)換器150,250時(shí)鐘脈沖輸出電路[0048]151,251第一比較器152,252第二比較器[0049]153第一反或柵243,610,620門檻選擇單元[0050]253第三比較器254第四比較器[0051]255第一反互斥或柵256第二反互斥或柵[0052]257第一反及柵611多工器[0053]612,624解碼器621第二反及柵[0054]622第三反及柵623第二反或柵[0055]C1、C2、C3、C4、C5、C6 電容 CA1、CA4第一邏輯信號(hào)[0056]CA2、CA3第二邏輯信號(hào)CA5第三邏輯信號(hào)[0057]CA6第四邏輯信號(hào)CKl初始振蕩信號(hào)[0058]CK2、CK3輸`出時(shí)鐘脈沖信號(hào)CNl第一子邏輯信號(hào)[0059]CN2第二子邏輯信號(hào)En1、En3啟動(dòng)信號(hào)[0060]En2反向啟動(dòng)信號(hào)NGl第一反及柵信號(hào)[0061]NG2第二反及柵信號(hào)NR第三控制信號(hào)[0062]Q1、Q2、Q3、Q4、Q5、Q6 開(kāi)關(guān) RE1、RE2重置信號(hào)[0063]RS選擇信號(hào)SEl第一控制信號(hào)[0064]SE2第二控制信號(hào)Vref參考信號(hào)[0065]VTLl低門檻值VTHl高門檻值[0066]VTL2第一低門檻值VTH2第一高門檻值[0067]VTL3第二低門檻值VTH3第二高門檻值[0068]W1、W2、W3、W4、W5、W6 開(kāi)關(guān)
【具體實(shí)施方式】[0069]以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任何本領(lǐng) 域技術(shù)人員了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書(shū)所揭露的內(nèi)容、權(quán)利要求 書(shū)及附圖，任何本領(lǐng)域技術(shù)人員可輕易地理解本發(fā)明相關(guān)的目的及優(yōu)點(diǎn)。以下的實(shí)施例進(jìn) 一步詳細(xì)說(shuō)明本發(fā)明的觀點(diǎn)，但非以任何觀點(diǎn)限制本發(fā)明的范疇。
[0070]圖1為根據(jù)本發(fā)明的一實(shí)施例的時(shí)鐘脈沖信號(hào)的倍頻方法的流程圖。首先，提供 一振蕩信號(hào)，亦即初始振蕩信號(hào)(步驟S10)。當(dāng)振蕩電路預(yù)備好后(步驟S20)，選擇其中 一個(gè)電壓電位，亦即門檻值(步驟S30)，并通過(guò)對(duì)應(yīng)的其中一個(gè)取樣保持電路，將選擇的門 檻值傳送至?xí)r鐘脈沖輸出電路(步驟S40)。通過(guò)將初始振蕩信號(hào)與所選擇不同的門檻值 相比較，以調(diào)整輸出時(shí)鐘脈沖信號(hào)(步驟S50)。在栓鎖輸出時(shí)鐘脈沖信號(hào)的過(guò)程中(步驟 S60)，這些門檻值將在校正程序中被校正，以更新輸出時(shí)鐘脈沖信號(hào)(步驟S70)。然而，當(dāng) 輸出時(shí)鐘脈沖信號(hào)已栓鎖(步驟S60)且達(dá)到期望的責(zé)任周期或脈寬時(shí)，就不用再執(zhí)行校正 程序。當(dāng)輸出時(shí)鐘脈沖信號(hào)栓鎖后，本發(fā)明的系統(tǒng)會(huì)正常運(yùn)作(步驟S30-S50)。換句話說(shuō)， 系統(tǒng)會(huì)直接使用以校正完畢的門檻值，以輸出時(shí)鐘脈沖信號(hào)。
[0071 ] 通過(guò)上述的過(guò)程，輸出時(shí)鐘脈沖信號(hào)的頻率可被調(diào)整成初始振蕩信號(hào)的頻率的二 的倍數(shù)，且符合期望的責(zé)任周期或脈寬。上述已栓鎖的輸出時(shí)鐘脈沖信號(hào)表示輸出時(shí)鐘脈 沖信號(hào)的頻率已通過(guò)上述過(guò)程，達(dá)到預(yù)期頻率。
[0072]圖2為根據(jù)圖1的兩倍頻的時(shí)鐘脈沖信號(hào)的裝置的方塊圖。裝置10包含一振蕩 電路110、一控制信號(hào)產(chǎn)生電路120、一檢測(cè)電路130、一門檻值產(chǎn)生電路140和一時(shí)鐘脈沖 輸出電路150。裝置10中各個(gè)元件的詳細(xì)結(jié)構(gòu)如下所述。
[0073]振蕩電路110輸出一初始振蕩信號(hào)CKl至裝置10。振蕩電路可為例如一晶體振蕩 器、一電壓控制振蕩器(voltage-controlled oscillator, VC0)或其他形式的振蕩器。控 制信號(hào)產(chǎn)生電路120包含一控制比較器121和一反向元件122?？刂票容^器121包含一正 端、一負(fù)端和一輸出端?？刂票容^器121的正端接收一參考信號(hào)Vref?？刂票容^器121的 負(fù)端連接于振蕩電路110，用以接收初始振蕩信號(hào)CK1?？刂票容^器121比較初始振蕩信號(hào) CKl和參考信號(hào)Vref，以輸出一第一控制信號(hào)SEl。反向元件122連接于控制比較器121的 輸出端，用以接收第一控制信號(hào)SE1，并將第一控制信號(hào)SEl反轉(zhuǎn)后，輸出一第二控制信號(hào) SE2。參考信號(hào)Vref可為例如裝置10的一系統(tǒng)電壓Vdd的一半(l/2Vdd)。
[0074]門檻值產(chǎn)生電路140包含一校正單元141，一門檻值緩存單元142和一數(shù)字模擬轉(zhuǎn) 換器143。校正單元141連結(jié)于振蕩電路110和時(shí)鐘脈沖輸出電路150，用以校正一輸出時(shí) 鐘脈沖信號(hào)CK2的責(zé)任周期或其脈寬。門檻值緩存單元142連結(jié)于校正單元141，用以儲(chǔ)存 校正后的門檻值。然后，在此實(shí)施例中，門檻值緩存單元142會(huì)根據(jù)第一控制信號(hào)SE1，非同 步地輸出每一個(gè)儲(chǔ)存的門檻值至數(shù)字模擬轉(zhuǎn)換器143。在一實(shí)施例中，門檻值緩存單元142 所儲(chǔ)存的門檻值包含例如至少一高門檻值和至少一低門檻值。數(shù)字模擬轉(zhuǎn)換器143將所選 擇的門檻值由數(shù)字型態(tài)轉(zhuǎn)換成模擬型態(tài)，然后再輸出轉(zhuǎn)換后的門檻值至?xí)r鐘脈沖輸出電路 150。在另一實(shí)施例中，門檻值緩存器142可以用一存儲(chǔ)單元或其他形式的儲(chǔ)存裝置代替。
[0075]在一實(shí)施例中，校正單元141可根據(jù)第一控制信號(hào)，選擇地校正其中一個(gè)門檻值， 然后直接傳送校正后的門檻值至數(shù)字模擬轉(zhuǎn)換器143，而無(wú)須將此校正后的門檻值儲(chǔ)存于 門檻值緩存單元142中。
[0076]時(shí)鐘脈沖輸出電路150包含一第一比較器151、一第二比較器152和一第一反或柵153 (—數(shù)字邏輯模塊)。在一實(shí)施例中,第一比較器151的正端連結(jié)于振蕩電路110,以 接收初始振蕩信號(hào)CK1。第一比較器151的負(fù)端通過(guò)第一取樣保持電路，接收一高門檻值。 第二比較器152的負(fù)端連結(jié)于振蕩電路110，以接收初始振蕩信號(hào)CKl。第二比較器152的 正端通過(guò)第二取樣保持電路接收一低門檻值。上述第一取樣保持電路和第二取樣保持電路 的結(jié)構(gòu)將于以下其他地方說(shuō)明。
[0077]第一比較器151比較初始振蕩信號(hào)CKl和高門濫值，以輸出一第一邏輯信號(hào)CA1。 第二比較器152比較初始振蕩信號(hào)CKl和低門檻值，以輸出一第二邏輯信號(hào)CA2。接著，由 于第一反或柵連結(jié)于第一比較器151的輸出端和第二比較器152的輸出端，因此可以處理 第一邏輯信號(hào)CAl和第二邏輯信號(hào)CA2，然后更新輸出時(shí)鐘脈沖信號(hào)CK2。關(guān)于上述時(shí)鐘脈 沖輸出電路150的內(nèi)容將于圖3中說(shuō)明。
[0078]檢測(cè)電路130包含一檢測(cè)單元131和一反向元件132。檢測(cè)單元131檢測(cè)振蕩電 路110是否預(yù)備好。舉例來(lái)說(shuō)，檢測(cè)單元131通過(guò)設(shè)置在檢測(cè)電路130內(nèi)的一峰值檢測(cè)器， 檢測(cè)初始振蕩信號(hào)CKl的峰值是否達(dá)到一檢測(cè)門檻值。當(dāng)振蕩電路110預(yù)備好時(shí)，檢測(cè)電 路130會(huì)輸出一高電位的啟動(dòng)信號(hào)Enl。當(dāng)振蕩電路110尚未預(yù)備好時(shí)，檢測(cè)電路130會(huì) 輸出一低電位的啟動(dòng)信號(hào)Enl。反向元件132連結(jié)于檢測(cè)電路130，用以將啟動(dòng)信號(hào)Enl反 向，以輸出一反向啟動(dòng)信號(hào)En2。
[0079]第一取樣保持電路包含一開(kāi)關(guān)Ql和一第一充電電路。開(kāi)關(guān)Ql設(shè)置于數(shù)字模擬轉(zhuǎn) 換器143和第一比較器151的負(fù)端之間，用以受第二控制信號(hào)SE2的控制而切換。第一充 電電路包含一電容Cl和一開(kāi)關(guān)Wl。開(kāi)關(guān)Wl設(shè)置于第一比較器151的負(fù)端和接地之間,用 以根據(jù)裝置10的一重置信號(hào)REl而切換。電容Cl設(shè)置于第一比較器151的負(fù)端和接地之 間。
[0080]第二取樣保持電路包含一開(kāi)關(guān)Q2和一第二充電電路。開(kāi)關(guān)Q2設(shè)置于數(shù)字模擬轉(zhuǎn) 換器143和第二比較器152的正端之間，用以根據(jù)第一控制信號(hào)SEl作切換。第二充電電 路包含一電容C2和一開(kāi)關(guān)W2。開(kāi)關(guān)W2設(shè)置于第二比較器152的正端和接地之間，用以根 據(jù)重置信號(hào)REl作切換。電容C2設(shè)置于第二比較器152的正端和接地之間。裝置10的詳 細(xì)運(yùn)作如下。
[0081]如圖3和圖5所示，其中圖3為根據(jù)圖2的兩倍頻的時(shí)鐘脈沖信號(hào)的倍頻方法的 流程圖，圖5為根據(jù)圖2的裝置的時(shí)序圖。首先，當(dāng)裝置10被啟動(dòng)時(shí)，裝置10將被初始化 (步驟S210)。裝置10提供一重置信號(hào)REl給開(kāi)關(guān)Wl和W2，以控制開(kāi)關(guān)Wl和W2關(guān)閉，使 儲(chǔ)存在電容Cl和電容C2中的能量將被移除。
[0082]接著，判斷第一控制信號(hào)SEl (步驟S220)。當(dāng)初始振蕩信號(hào)CKl的電位大于參考 信號(hào)Vref的電位時(shí)，第一控制信號(hào)SEl為低電位(亦即為“0”的邏輯電位)，第二控制信號(hào) SE2為高電位(亦即為“I”的邏輯電位)，且高門檻值VTHl將被選擇(步驟S232)。
[0083]然后，檢測(cè)單元131進(jìn)一步判斷振蕩電路110的運(yùn)作(步驟242)。當(dāng)振蕩電路110 尚未預(yù)備好，啟動(dòng)信號(hào)Enl為低電位，且程序回到步驟S220。當(dāng)振蕩電路110預(yù)備好時(shí)，啟 動(dòng)信號(hào)Enl為高電位。此時(shí)，門檻值產(chǎn)生電路140、第一比較器151和第二比較器152被啟 動(dòng)。門檻值產(chǎn)生電路140通過(guò)導(dǎo)通的開(kāi)關(guān)Ql根據(jù)第二控制信號(hào)SE2所提供的一第一取樣 保持路徑，傳送高門檻值VTHl至第一比較器151。此時(shí)，高門檻值VTHl對(duì)電容Cl充電，以 維持第一比較器151的負(fù)端的電壓電位在高門檻值VTH1。[0084]第一比較器151會(huì)比較初始振蕩信號(hào)CKl和高門檻值VTHl (步驟S252)。當(dāng)初始 振蕩信號(hào)CKl的電位大于高門濫值VTHl時(shí),第一比較器151的輸出端所提供的第一邏輯信 號(hào)CAl為高電位(步驟S262)。同時(shí)，因?yàn)榈诙容^器152的正端沒(méi)有接收到任何輸入信 號(hào)(等同于表示為“0”的一低電位信號(hào))，第二比較器152的輸出端所提供的第二邏輯信號(hào) CA2為低電位。第一反或柵153接收第一邏輯信號(hào)CAl和第二邏輯信號(hào)CA2,以輸出低電位 的輸出時(shí)鐘脈沖信號(hào)CK2 (步驟S270)。
[0085]然而，當(dāng)初始振蕩信號(hào)CKl的電位低于高門檻值VTHl時(shí)，第一邏輯信號(hào)CAl變?yōu)?低電位(步驟S264)。同時(shí)，第二邏輯信號(hào)CA2因沒(méi)有信號(hào)輸入比較器152的正端而呈現(xiàn) 低電位。因此，第一反或柵153接收低電位的第一邏輯信號(hào)CAl和低電位的第二邏輯信號(hào) CA2，而輸出高電位的輸出時(shí)鐘脈沖信號(hào)CK2(步驟S270)。
[0086]另一方面，在步驟S220中，當(dāng)初始振蕩信號(hào)CKl的電位低于參考信號(hào)Vref時(shí)，第 一控制信號(hào)SEl變?yōu)楦唠娢?，第二控制信?hào)SE2變?yōu)榈碗娢唬⑶业烷T檻值VTLl將被選擇 (步驟 S231)。
[0087]接著，檢測(cè)單元131判斷振蕩電路110的運(yùn)作(步驟241)。當(dāng)振蕩電路110尚未 預(yù)備好，啟動(dòng)信號(hào)Enl為低電位，且程序回到步驟S220。當(dāng)振蕩電路110已預(yù)備好時(shí)，啟動(dòng) 信號(hào)Enl為高電位。此時(shí)，門檻值產(chǎn)生電路140、第一比較器151和第二比較器152被啟動(dòng)。 當(dāng)開(kāi)關(guān)Q2根據(jù)第一控制信號(hào)SEl導(dǎo)通時(shí)，門檻值產(chǎn)生電路140可通過(guò)一第二路徑傳送低門 檻值VTLl至第二比較器152，并且低門檻值VTLl會(huì)對(duì)電容C2充電，使第二比較器152的正 端的電位維持在低門檻值VTLl。
[0088]第二比較器152進(jìn)一步比較初始振蕩信號(hào)CKl和低門檻值VTLl (步驟S251)。當(dāng) 初始振蕩信號(hào)CKl的電位低于低門檻值VTLl時(shí)，第二比較器152的輸出端所提供的第二邏 輯信號(hào)CA2為高電位(步驟S261)。同時(shí)，由于第一比較器151的負(fù)端沒(méi)有任何輸入信號(hào)， 使得第一邏輯信號(hào)CAl為低電位。因此，第一反或柵153接收高電位的第二邏輯信號(hào)CA2 和低電位的第一邏輯信號(hào)CAl，而輸出低電位的輸出時(shí)鐘脈沖信號(hào)CK2(步驟S270)。
[0089]通過(guò)上述的步驟S220至S270，輸出時(shí)鐘脈沖信號(hào)CK2逐漸栓鎖。此外，在輸出時(shí) 鐘脈沖信號(hào)CK2栓鎖的過(guò)程中，門檻值產(chǎn)生電路140會(huì)執(zhí)行門檻值的校正程序，因此時(shí)鐘脈 沖輸出電路150利用門檻值產(chǎn)生電路140所提供的每一個(gè)門檻值，更新輸出時(shí)鐘脈沖信號(hào) CK2。當(dāng)輸出時(shí)鐘脈沖信號(hào)CK2已經(jīng)達(dá)到預(yù)期的責(zé)任周期(步驟S280)時(shí)，就不用再執(zhí)行校 正程序，以調(diào)整門檻值，并且經(jīng)由步驟S220至S270，裝置10會(huì)直接利用這些門檻值栓鎖輸 出時(shí)鐘脈沖信號(hào)。上述的校正程序的流程記載如下。
[0090]圖4為根據(jù)圖3的校正流程的一實(shí)施例的流程圖。首先，判斷啟動(dòng)信號(hào)Enl和輸 出時(shí)鐘脈沖信號(hào)CK2(步驟S310)。當(dāng)啟動(dòng)信號(hào)Enl為低電位和輸出時(shí)鐘脈沖信號(hào)CK2尚未 開(kāi)始栓鎖時(shí)，程序維持在步驟S310。當(dāng)啟動(dòng)信號(hào)Enl變?yōu)楦唠娢缓洼敵鰰r(shí)鐘脈沖信號(hào)CK2 開(kāi)始栓鎖時(shí)，校正單元141判斷是否先校正高門檻值VTHl (步驟S320)。當(dāng)執(zhí)行高門檻值 VTHl的校正時(shí)，根據(jù)一預(yù)設(shè)值來(lái)判斷第一邏輯信號(hào)CAl的責(zé)任周期(步驟S330)。
[0091]在一實(shí)施例中，上述的預(yù)設(shè)值可定義為25%。當(dāng)?shù)谝贿壿嬓盘?hào)CAl的責(zé)任周期符合 25%時(shí)，校正單元141不會(huì)對(duì)高門檻值VTHl進(jìn)行任何處理。當(dāng)?shù)谝贿壿嬓盘?hào)CAl的責(zé)任周 期不同于25%時(shí)，校正單元141將調(diào)整高門檻值VTHl，例如增加或減少高門檻值VTHl (步驟 S331)直到第一邏輯信號(hào)CAl的責(zé)任周期符合25%(步驟S332)。調(diào)整后的高門檻值VTHl將儲(chǔ)存在門檻值緩存單元142中(步驟S350)。
[0092]另一方面，當(dāng)校正低門檻值VTLl時(shí)，根據(jù)上述的預(yù)設(shè)值判斷第二邏輯信號(hào)CA2的 責(zé)任周期(步驟S340)。當(dāng)?shù)诙壿嬓盘?hào)CA2的責(zé)任周期符合25%時(shí)，校正單元141不會(huì) 對(duì)低門檻值VTLl進(jìn)行任何處理。當(dāng)?shù)诙壿嬓盘?hào)CA2的責(zé)任周期不同于25%時(shí)，校正單元 141會(huì)調(diào)整低門檻值VTLl (步驟S341)直到第二邏輯信號(hào)CA2的責(zé)任周期符合25%(步驟 S342)。調(diào)整后的低門檻值VTLl將會(huì)儲(chǔ)存于門檻值緩存單元142中(步驟S350)。
[0093]在一實(shí)施例中，低門檻值和高門檻值的校正可同時(shí)執(zhí)行。
[0094]圖6為根據(jù)圖1的四倍頻的時(shí)鐘脈沖信號(hào)的裝置的方塊圖。裝置20包含一振蕩 電路210、一控制信號(hào)產(chǎn)生電路220、一檢測(cè)單元230、一門檻值產(chǎn)生電路240和一時(shí)鐘脈沖 輸出電路250。振蕩電路210、控制信號(hào)產(chǎn)生電路220和檢測(cè)單元230與圖2中的相對(duì)應(yīng)元 件相同。裝置20中的其他元件的內(nèi)容如下所述。
[0095]門檻值產(chǎn)生電路240包含一校正單元241、一門檻值緩存單元242、一門檻選擇單 元243和一數(shù)字模擬轉(zhuǎn)換器244。門檻值緩存單元242和數(shù)字模擬轉(zhuǎn)換器244分別與圖2 的門檻值緩存單元142和數(shù)字模擬轉(zhuǎn)換器143相同。
[0096]校正單元241連結(jié)于門檻值緩存單元242、振蕩電路210和檢測(cè)電路230，用以校 正門檻值。在一實(shí)施例中，門檻值包含一第一低門檻值、一第一高門檻值、一第二低門檻值 和一第二高門檻值。所有校正后的門檻值都將儲(chǔ)存于門檻值緩存單元242中。根據(jù)一選擇 信號(hào)RS，依序選擇其中一個(gè)門檻值，并將選擇的門檻值傳送至數(shù)字模擬轉(zhuǎn)換器244。門檻選 擇單元243連結(jié)于門檻值緩存單元242和時(shí)鐘脈沖輸出電路250，用以提供選擇信號(hào)RS至 門檻值緩存單元242。根據(jù)一第一邏輯信號(hào)CA4和/或一第二邏輯信號(hào)CA3和第一控制信 號(hào)SE1，產(chǎn)生選擇信號(hào)RS。第一邏輯信號(hào)CA4、第二邏輯信號(hào)CA3和第一控制信號(hào)SEl的實(shí) 施方式如圖7B和圖7C所示，或如圖8B所示。
[0097]根據(jù)圖7B和圖7C的一實(shí)施例中，如圖7A所示，門檻選擇單元610包含一多工器 611和一解碼器612。多工器611連結(jié)于比較器221和時(shí)鐘脈沖輸出電路250，用以根據(jù)第 一控制信號(hào)SEl，選擇第一邏輯信號(hào)CA3和第二邏輯信號(hào)CA4的其中一者作為一第三控制信 號(hào)NR。解碼器612根據(jù)第一控制信號(hào)SEl,將第三控制信號(hào)NR解碼，以輸出選擇信號(hào)RS。
[0098]根據(jù)圖8B的其他實(shí)施例中，如圖8A所示，門檻選擇單元620包含一第二反及柵 621、一第三反及柵622、一第二反或柵623和一解碼器624。第二反及柵621處理第二控制 信號(hào)SE2和第一邏輯信號(hào)CA3,以輸出一第一反及柵信號(hào)NGl。第二反及柵622處理第一控 制信號(hào)SEl和第二邏輯信號(hào)CA4,以輸出一第二反及柵信號(hào)NG2。第二反或柵623處理第一 邏輯信號(hào)NGl和第二邏輯信號(hào)NG2，以輸出一第三控制信號(hào)NR。解碼器624將第三控制信 號(hào)NR和第一控制信號(hào)SEl解碼，以輸出選擇信號(hào)RS。
[0099]如圖6所不，時(shí)鐘脈沖輸出電路250通過(guò)一第一取樣保持電路、一第二取樣保持 電路、一第三取樣保持電路和一第四取樣保持電路，連結(jié)于門檻值產(chǎn)生電路240。時(shí)鐘脈沖 輸出電路250包含一第一比較器251、一第二比較器252、一第三比較器253、一第四比較器 254和一數(shù)字邏輯模塊。數(shù)字邏輯模塊包含例如一第一反互斥或柵255、一第二反互斥或柵 256和一第一反及柵257。每一個(gè)比較器非同步地將初始振蕩信號(hào)與第一低門濫值、第一高 門檻值、第二低門檻值和第二高門檻值中的其中一個(gè)門檻值作比較，以產(chǎn)生一相對(duì)應(yīng)的邏 輯信號(hào)。[0100]第一比較器251的正端連結(jié)于振蕩電路210，用以接收初始振蕩信號(hào)CK1，第一比 較器251的負(fù)端通過(guò)一第一路徑，從數(shù)字模擬轉(zhuǎn)換器244接收第一低門檻值。此第一路徑 由第一取樣保持電路所提供。第一比較器251比較初始振蕩信號(hào)CKl和第一高門檻值，以 由其輸出端輸出一第一邏輯信號(hào)CA3。
[0101]第二比較器252的負(fù)端連結(jié)于振蕩電路210，用以接收初始振蕩信號(hào)CK1。第二比 較器252的正端通過(guò)一第二路徑，從數(shù)字模擬轉(zhuǎn)換器244接收第一高門檻值。此第二路徑 由第二取樣保持電路提供。第二比較器252比較初始振蕩信號(hào)CKl和第一低門檻值，以由 其輸出端輸出一第二邏輯信號(hào)CA4。
[0102]第三比較器253的正端連結(jié)于振蕩電路210，用以接收初始振蕩信號(hào)CK1。第三比 較器253的負(fù)端通過(guò)一第三路徑，從數(shù)字模擬轉(zhuǎn)換器244接收第二高門檻值。此第三路徑 由第三取樣保持電路所提供。第三比較器253比較初始振蕩信號(hào)CKl和第二高門檻值，以 由其輸出端輸出一第三邏輯信號(hào)CA5。
[0103]第四比較器254的負(fù)端連結(jié)于振蕩電路210，用以接收初始振蕩信號(hào)CK1。第四比 較器254的正端通過(guò)一第四路徑，從數(shù)字模擬轉(zhuǎn)換器244接收第二低門檻值。此第四路徑 由第四取樣保持電路提供。第四比較器254比較初始振蕩信號(hào)CKl和第二低門檻值，以由 其輸出端輸出一邏輯信號(hào)CA6。
[0104]第一反互斥或柵255處理第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5，以輸出一第一子 邏輯信號(hào)CN1。第二反互斥或柵256處理第二邏輯信號(hào)CA4和第四邏輯信號(hào)CA6，以輸出一 第二子邏輯信號(hào)CN2。第一反及柵257處理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，以 輸出倍頻的輸出時(shí)鐘脈沖信號(hào)CK3。此輸出時(shí)鐘脈沖信號(hào)CK3的頻率為初始振蕩信號(hào)的數(shù)倍。
[0105]在此實(shí)施例中，每一個(gè)取樣保持電路包含一充電開(kāi)關(guān)(如開(kāi)關(guān)Q3至Q6的任一個(gè) 所不)、一充電電容(如電容C3至C6的任一個(gè)所不)和一重置開(kāi)關(guān)(如開(kāi)關(guān)W3至W6的任 一個(gè)所示)。每一個(gè)開(kāi)關(guān)設(shè)置于數(shù)字模擬轉(zhuǎn)換器244和時(shí)鐘脈沖輸出電路250中相對(duì)應(yīng)的 比較器的正端或負(fù)端之間，且根據(jù)一相對(duì)應(yīng)的開(kāi)關(guān)信號(hào)作切換。同一組的充電電容和重置 開(kāi)關(guān)設(shè)置在相對(duì)應(yīng)的比較器的正端或負(fù)端與接地之間。重置開(kāi)關(guān)根據(jù)裝置20提供的一重 置信號(hào)RE2作切換。
[0106]當(dāng)重置信號(hào)RE2為高電位時(shí)，開(kāi)關(guān)W3、W4、W5和W6同步導(dǎo)通，使得儲(chǔ)存在電容C3、 C4、C5和C6的能量分別泄到接地。此外，一及柵(AND gate)處理第二控制信號(hào)SE2和第 三控制信號(hào)NR，以產(chǎn)生用以控制開(kāi)關(guān)Q3的一第一開(kāi)關(guān)信號(hào)。另一及柵處理控制信號(hào)SEl和 第三控制信號(hào)NR，以產(chǎn)生用以控制開(kāi)關(guān)Q4的一第二開(kāi)關(guān)信號(hào)。邏輯信號(hào)CA3用以直接產(chǎn)生 用以控制開(kāi)關(guān)Q5的第三開(kāi)關(guān)信號(hào)。邏輯信號(hào)CA4用以直接產(chǎn)生用以控制開(kāi)關(guān)Q6的第四開(kāi) 關(guān)信號(hào)。
[0107]如圖9和圖11所示，當(dāng)裝置20開(kāi)始運(yùn)作時(shí)(步驟S710)，初始化裝置20。裝置20 提供一重置信號(hào)RE2，使開(kāi)關(guān)W3、W4、W5和W6導(dǎo)通，以重置電容Cl、C2、C3和C4。
[0108]接著，由控制比較器221根據(jù)參考信號(hào)Vref，判斷初始振蕩信號(hào)CKl (步驟S720)。 當(dāng)初始振蕩信號(hào)CKl的電位小于參考信號(hào)Vref時(shí)，第一控制信號(hào)SEl為高電位。此時(shí)，第 一低門檻值VTL2將被選擇(步驟S721)。相反地，第一控制信號(hào)SEl則為低電位。此時(shí)，第 一高門檻值VTH2將被選擇(步驟S722)。[0109]當(dāng)選擇第一低門檻值VTL2時(shí)，由檢測(cè)單元230檢測(cè)振蕩電路210的運(yùn)作(步驟 731)。當(dāng)振蕩電路210尚未預(yù)備好，程序回到步驟S720。相反的，啟動(dòng)信號(hào)En3將變?yōu)楦唠?位，以進(jìn)一步啟動(dòng)所有的取樣保持電路、時(shí)鐘脈沖輸出電路250的比較器、校正單元241和 數(shù)字模擬轉(zhuǎn)換器244。門檻值產(chǎn)生電路240通過(guò)第二路徑傳送第一低門檻值VTL2至第二比 較器252。第二比較器252比較初始振蕩信號(hào)CKl和第一低門檻值VTL2 (步驟S741)，以輸 出第二邏輯信號(hào)CA4。
[0110]當(dāng)初始振蕩信號(hào)CKl的電位大于第一低門濫值VTL2時(shí),第二邏輯信號(hào)CA4為低電 位(步驟S743)。第二反互斥或柵256處理第二邏輯信號(hào)CA4和低電位的第四邏輯信號(hào)CA6， 以輸出低電位的第二子邏輯信號(hào)CN2(步驟S770)。此時(shí)，第一反互斥或柵255處理皆為低 電位的第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5，以輸出高電位的第一子邏輯信號(hào)CNl (步驟 S770)。第一反及柵257處理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，以輸出高電位的 輸出時(shí)鐘脈沖信號(hào)CK3 (步驟S780)。
[0111]當(dāng)初始振蕩信號(hào)CKl的電位小于第一低門檻值VTL2時(shí)，邏輯信號(hào)CA4為高電位 (步驟S745)。第二反互斥或柵256處理第二邏輯信號(hào)CA4和仍是低電位的第四邏輯信號(hào) CA6，以輸出高電位的第二子邏輯信號(hào)CN2(步驟S770)。由于第一比較器251的負(fù)端和第三 比較器253的正端皆無(wú)輸入信號(hào)，使得第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5皆為低電位。 因此，第一反互斥或柵255處理皆為低電位的第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5,并輸 出高電位的第一子邏輯信號(hào)CNl (步驟S770)。第一反及柵257處理第一子邏輯信號(hào)CNl和 第二子邏輯信號(hào)CN2，并輸出低電位的輸出時(shí)鐘脈沖信號(hào)CK3(步驟S780)。
[0112]另一方面，當(dāng)根據(jù)選擇信號(hào)RS而選擇第二低門檻值VTL3時(shí)，將選擇的第二低門檻 值VTL3通過(guò)第四路徑傳送至第四比較器254 (步驟S751)。此第四路徑根據(jù)高電位的第二 邏輯信號(hào)CA4所提供。根據(jù)第二低門檻值VTL3，判斷初始振蕩信號(hào)CKl (步驟S761)。
[0113]當(dāng)初始振蕩信號(hào)CKl的電位大于第二低門檻值VTL3，第四邏輯信號(hào)CA6為低電位 (步驟S765)。第二反互斥或柵256處理第四邏輯信號(hào)CA6和高電位的第二邏輯信號(hào)CA4， 而輸出低電位的第二子邏輯信號(hào)CN2(步驟S770)。此時(shí)，第一邏輯信號(hào)CA3和第三邏輯信 號(hào)CA5皆為低電位，使得第一子邏輯信號(hào)CNl為高電位(步驟S770)。第一反及柵257處 理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，而輸出高電位的輸出時(shí)鐘脈沖信號(hào)(步驟 S780)。
[0114]當(dāng)初始振蕩信號(hào)CKl的電位小于第二低門檻值VTL3時(shí)，第四邏輯信號(hào)CA6為高電 位(步驟S763)。由于第二邏輯信號(hào)CA4為高電位和第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5 皆為低電位，使得第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2皆為高電位(步驟S770)。因 此，輸出時(shí)鐘脈沖信號(hào)CK3變?yōu)榈碗娢?步驟S780)。
[0115]另一方面，當(dāng)選擇第一高門檻值VTH2時(shí)(步驟S722)，且在啟動(dòng)信號(hào)En3為高電 位的情況下，傳送第一高門檻值VTH2至第一比較器251 (步驟S732)。接著，由第一比較器 251根據(jù)第一高門檻值VTH2判斷初始振蕩信號(hào)CKl (步驟S742)。
[0116]當(dāng)初始振蕩信號(hào)CKl的電位小于第一高門濫值VTH2時(shí),第一比較器251輸出低電 位的第一邏輯信號(hào)CA3 (步驟S744)。同時(shí)，第二邏輯信號(hào)CA4、第三邏輯信號(hào)CA5和第四邏 輯信號(hào)CA6皆為低電位。第一反互斥或柵255處理第一邏輯信號(hào)CA3和第三邏輯信號(hào)CA5, 而輸出高電位的第一子邏輯信號(hào)CNl (步驟S770)。第二反互斥或柵256處理第二邏輯信號(hào)CA4和第四邏輯信號(hào)CA6，而輸出高電位的第二子邏輯信號(hào)CN2(步驟S770)。第一反及 柵257處理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，而輸出低電位的輸出時(shí)鐘脈沖信號(hào) CK3 (步驟 S780)。
[0117]當(dāng)初始振蕩信號(hào)CKl的電位大于第一高門檻值VTH2時(shí)(步驟S732)，第一邏輯信 號(hào)CA3變?yōu)楦唠娢?步驟S746)。同時(shí)，第二邏輯信號(hào)CA4和第四邏輯信號(hào)CA6皆為低電 位，第三邏輯信號(hào)CA5為高電位。第一反互斥或柵255處理第一邏輯信號(hào)CA3和第三邏輯信 號(hào)CA5，而輸出高電位的第一子邏輯信號(hào)CNl (步驟S770)。第二反互斥或柵256處理第二 邏輯信號(hào)CA4和第四邏輯信號(hào)CA6，而輸出高電位的第二子邏輯信號(hào)CN2(步驟S770)。第 一反及柵257處理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，而輸出低電位的輸出時(shí)鐘脈 沖信號(hào)CK3 (步驟S780)。
[0118]此外，選擇第二高門檻值VTH3，并通過(guò)第三路徑將其傳送至第三比較器253，其中 當(dāng)?shù)谝贿壿嬓盘?hào)CA3為高電位時(shí)，提供此第三路徑(步驟S752)。根據(jù)第二高門檻值VTH3， 判斷初始振蕩信號(hào)CKl (步驟S762)。
[0119]當(dāng)初始振蕩信號(hào)CKl的電位小于第二高門檻值VTH3時(shí)，第三邏輯信號(hào)CA5為低電 位(步驟S764)。此時(shí)，第一邏輯信號(hào)CA3仍維持在高電位，而第二邏輯信號(hào)CA4和第四邏 輯信號(hào)CA6仍維持在低電位。接著，第一反互斥或柵255處理第一邏輯信號(hào)CA3和第三邏 輯信號(hào)CA5，以輸出低電位的第一子邏輯信號(hào)CN1。第二反互斥或柵256處理第二邏輯信 號(hào)CA4和第四邏輯信號(hào)CA6，以輸出高電位的第二子邏輯信號(hào)CN2(步驟S770)。第一反及 柵257處理第一子邏輯信號(hào)CNl和第二子邏輯信號(hào)CN2，以輸出高電位的輸出時(shí)鐘脈沖信號(hào) CK3 (步驟 S780)。
[0120]當(dāng)初始振蕩信號(hào)CKl的電位大于第二高門檻值VTH3時(shí)，第三邏輯信號(hào)CA5變?yōu)楦?電位(步驟S766)。同時(shí)，第一邏輯信號(hào)CA3仍維持在高電位，第二邏輯信號(hào)CA4和第四邏 輯信號(hào)CA6也仍維持在低電位。此時(shí)，第一子邏輯信號(hào)CNl為高電位，第二子邏輯信號(hào)CN2 為高電位(步驟S770)。輸出時(shí)鐘脈沖信號(hào)CK3則變?yōu)榈碗娢?步驟S780)。
[0121]本提案中，根據(jù)初始振蕩信號(hào)CKl和一上一個(gè)門檻值的比較結(jié)果，以及根據(jù)目前 的初始振蕩信號(hào)CKl和參考信號(hào)Vref比較的結(jié)果，來(lái)設(shè)定選擇門檻值的順序。
[0122]通過(guò)上述的步驟S720至S780，輸出時(shí)鐘脈沖信號(hào)CK3逐漸栓鎖。此外，在輸出時(shí) 鐘脈沖信號(hào)CK3栓鎖的過(guò)程中，門檻值產(chǎn)生電路240會(huì)校正門檻值，因此時(shí)鐘脈沖輸出電路 250可利用門檻值產(chǎn)生電路240傳送的每一個(gè)門檻值，更新輸出時(shí)鐘脈沖信號(hào)CK3。當(dāng)輸出 時(shí)鐘脈沖信號(hào)CK3已栓鎖在期望的責(zé)任周期時(shí)(步驟S790)，就無(wú)需再執(zhí)行校正程序來(lái)調(diào)整 門檻值。此時(shí)，裝置20可直接利用校正后的門檻值，通過(guò)步驟S720至S780來(lái)更新輸出時(shí) 鐘脈沖信號(hào)。上述校正程序的流程如下。
[0123]圖10為根據(jù)圖6的校正流程的一實(shí)施例的流程圖。在一實(shí)施例中，初始振蕩信號(hào) CKl為一全振幅正弦信號(hào)(full swing sinusoidal signal),而輸出時(shí)鐘脈沖信號(hào)CK3的 目標(biāo)責(zé)任周期為50%。初始的門檻值的電壓Vdd經(jīng)由校正后的結(jié)果如下:
[0124]VTH3=Vdd/2 Xsin (0.375 Ji) +Vdd/2
[0125]VTH2=Vdd/2 X sin (0.125 n ) +Vdd/2
[0126]VTL3=Vdd/2 X sin (1.375 n ) +Vdd/2 ；以及
[0127]VTL2=Vdd/2Xsin(l.125 n )+Vdd/2。[0128]首先，判斷啟動(dòng)信號(hào)En3和輸出時(shí)鐘脈沖信號(hào)CK3(步驟S810)。當(dāng)啟動(dòng)信號(hào)En3 為低電位時(shí)和當(dāng)輸出時(shí)鐘脈沖信號(hào)CK3尚未開(kāi)始栓鎖時(shí)，維持在步驟S810。當(dāng)啟動(dòng)信號(hào) En3變?yōu)楦唠娢缓洼敵鰰r(shí)鐘脈沖信號(hào)CK3開(kāi)始栓鎖時(shí)，校正單元241判斷是否校正高門檻值 (步驟 S820)。
[0129]當(dāng)校正高門檻值時(shí)，門檻值產(chǎn)生電路240進(jìn)一步判斷是否先校正第一高門檻值 VTH2(步驟S830)。當(dāng)先校正第一高門檻值VTH2時(shí)，根據(jù)一第一預(yù)設(shè)值，判斷第一邏輯信號(hào) CA3的責(zé)任周期(步驟S831)。
[0130]在一實(shí)施例中，當(dāng)期望輸出時(shí)鐘脈沖信號(hào)的責(zé)任周期為50%時(shí)，可設(shè)定第一預(yù)設(shè) 值為37.5%。當(dāng)邏輯信號(hào)CA3的責(zé)任周期符合37.5%時(shí)，校正單元241將不會(huì)對(duì)初始的第一 高門檻值VTH2進(jìn)行任何處理。當(dāng)邏輯信號(hào)CA4的責(zé)任周期不同于37.5%時(shí)，校正單元241 會(huì)調(diào)整初始的第一高門檻值VTH2，例如增加或減少第一高門檻值VTH2 (步驟S832)，直到第 一邏輯信號(hào)CA3的責(zé)任周期符合37.5%(步驟S833)。然后，調(diào)整后的第一高門檻值VTH2將 儲(chǔ)存在門檻值緩存單元242中(步驟S870)。
[0131]當(dāng)校正第二高門檻值VTH3時(shí)(步驟S830)，根據(jù)一第二預(yù)設(shè)值判斷第三邏輯信號(hào) CA5的責(zé)任周期(步驟S840)。
[0132]在一實(shí)施例中，當(dāng)期望輸出時(shí)鐘脈沖信號(hào)的責(zé)任周期為50%時(shí)，設(shè)定第二預(yù)設(shè)值 為12.5%。當(dāng)?shù)谌壿嬓盘?hào)CA5的責(zé)任周期符合12.5%時(shí)，校正單元241不會(huì)對(duì)第二高門檻 值VTH3進(jìn)行任何處理。當(dāng)?shù)谌壿嬓盘?hào)CA5的責(zé)任周期不同于12.5%時(shí)，校正單元241會(huì) 調(diào)整第二高門檻值VTH3 (步驟S841)，直到第三邏輯信號(hào)CA5的責(zé)任周期符合12.5%(步驟 S842)。然后，調(diào)整后的第二高門檻值VTH3會(huì)儲(chǔ)存在門檻值緩存單元242中(步驟S870)。
[0133]當(dāng)校正第一低門檻值VTL2時(shí)，根據(jù)第一預(yù)設(shè)值判斷第二邏輯信號(hào)CA4的責(zé)任周期 (步驟S851)。當(dāng)?shù)诙壿嬓盘?hào)CA4的責(zé)任周期符合37.5%時(shí)，校正單元241不會(huì)對(duì)第一低 門檻值VTL2進(jìn)行任何處理。當(dāng)?shù)诙壿嬓盘?hào)CA4的責(zé)任周期不同于37.5%時(shí)，校正單元 241會(huì)調(diào)整，亦即增加或減少第一低門檻值VTL2(步驟S852)，直到第二邏輯信號(hào)CA4的責(zé) 任周期符合37.5%(步驟S853)。然后，調(diào)整后的第一低門檻值VTL2會(huì)儲(chǔ)存在門檻值緩存單 元242中(步驟S870)。
[0134]當(dāng)在校正第二低門檻值VTL3時(shí)，根據(jù)第二預(yù)設(shè)值判斷第四邏輯信號(hào)CA6的責(zé)任周 期(步驟S860)。當(dāng)?shù)诙壿嬓盘?hào)CA4的責(zé)任周期符合12.5%時(shí)，校正單元241不會(huì)對(duì)第 二低門檻值VTL3進(jìn)行任何處理。當(dāng)?shù)谒倪壿嬓盘?hào)CA6的責(zé)任周期不同于12.5%時(shí)，校正 單元241會(huì)調(diào)整第二低門檻值VTL3(步驟S861)，直到第四邏輯信號(hào)CA6的責(zé)任周期符合
12.5%(步驟S862)。然后，調(diào)整后的第二低門檻值VTL3會(huì)儲(chǔ)存在門檻值緩存單元242中 (步驟 S870)。
[0135]本發(fā)明的時(shí)鐘脈沖信號(hào)的倍頻方法及裝置，通過(guò)門檻值產(chǎn)生電路來(lái)調(diào)整至少一低 門檻值和至少一高門檻值，并且至少根據(jù)第一控制信號(hào)，選擇地傳送至少一低門檻值和至 少一高門檻值的其中一門檻值至數(shù)字邏輯模塊。接著，由數(shù)字邏輯模塊處理初始振蕩信號(hào) 與接收到的門檻值間的比較結(jié)果，以及處理初始振蕩信號(hào)和一低電位信號(hào)間的比較結(jié)果， 以更新輸出時(shí)鐘脈沖信號(hào)。如此一來(lái)，便可在維持低功率損耗并維持小面積的情況下，根據(jù) 應(yīng)用的需求來(lái)調(diào)整輸出時(shí)鐘脈沖信號(hào)的頻率的大小。
【權(quán)利要求】
1.一種時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，包含:提供一初始振蕩信號(hào)，并比較該初始振蕩信號(hào)和一參考信號(hào)，以產(chǎn)生一第一控制信號(hào);至少根據(jù)該第一控制信號(hào)，選擇一門檻值產(chǎn)生電路的至少一低門檻值和至少一高門檻值中的其中一門檻值；以及由一數(shù)字邏輯模塊處理該初始振蕩信號(hào)和該選擇的其中一門檻值間的比較結(jié)果以及處理該初始振蕩信號(hào)和一低電位信號(hào)間的比較結(jié)果，以輸出一輸出時(shí)鐘脈沖信號(hào)。
2.如權(quán)利要求1所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，該輸出該輸出時(shí)鐘脈沖信號(hào)的步驟包含:由多個(gè)比較器比較該初始振蕩信號(hào)和該選擇的其中一門檻值，以及比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生多個(gè)邏輯信號(hào)；以及由該數(shù)字邏輯模塊處理該些邏輯信號(hào)，以輸出該輸出時(shí)鐘脈沖信號(hào)；其中，當(dāng)該些邏輯信號(hào)的其中一者通過(guò)該初始振蕩信號(hào)和選擇的該其中一門檻值間的比較結(jié)果而更新時(shí)，該些邏輯信號(hào)中的其余者通過(guò)該初始振蕩信號(hào)和該低電位信號(hào)間的比較結(jié)果而更新。
3.如權(quán)利要求2所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，更包含:由該門檻值產(chǎn)生電路校正該至少一低門檻值和該至少一高門檻值，該步驟包含:檢測(cè)該些邏輯信號(hào)的責(zé)任周期；以及當(dāng)該些邏輯信號(hào)中至少一者的責(zé)任周期不同于相對(duì)應(yīng)的一預(yù)設(shè)責(zé)任周期時(shí)，調(diào)整該至少一低門檻值和該至少一高門檻值中的至少一者；以及將該至少一低門檻值和該至少一高門檻值中所選擇的該其中一者由數(shù)字型態(tài)轉(zhuǎn)換成模擬型態(tài)，并輸出轉(zhuǎn)換后的該。
4.如權(quán)利要求3所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，該產(chǎn)生該些邏輯信號(hào)的步驟包含:比較該初始振蕩信號(hào)和該高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第一邏輯信號(hào)；以及比較該初始振蕩信號(hào)和該低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第二邏輯信號(hào)；其中，當(dāng)該第一邏輯信號(hào)和該第二邏輯信號(hào)的其中一者經(jīng)由比較該初始振蕩信號(hào)與該低門檻值和該高門榲值的相對(duì)應(yīng)其中一者而被更新時(shí)，該第一邏輯信號(hào)和該第二邏輯信號(hào)的另一者經(jīng)由比較該初始振蕩信號(hào)和該低電位信號(hào)而被更新。
5.如權(quán)利要求3所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，該至少一低門檻值包含一第一低門濫值和一第二低門濫值，該至少一高門濫值包含一第一高門濫值和一第二高門檻值，以及該產(chǎn)生該些邏輯信號(hào)的步驟包含:比較該初始振蕩信號(hào)和該第一高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第一邏輯信號(hào)；比較該初始振蕩信號(hào)和該第一低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第二邏輯信號(hào)；比較該初始振蕩信號(hào)和該第二高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第三邏輯信號(hào)；以及比較該初始振蕩信號(hào)和該第二低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以更新該些邏輯信號(hào)中的一第四邏輯信號(hào)；其中，當(dāng)該些邏輯信號(hào)的其中一者經(jīng)由該初始振蕩信號(hào)與該第一低門檻值、該第一高門檻值、該第二低門檻值和該第二高門檻值中相對(duì)應(yīng)的其中一者間的比較而更新時(shí)，該些邏輯信號(hào)的其余者分別通過(guò)該初始振蕩信號(hào)和該低電位信號(hào)間的比較而更新。
6.如權(quán)利要求5所述的時(shí)鐘脈沖信號(hào)的倍頻方法,其特征在于,該輸出該輸出時(shí)鐘脈沖信號(hào)的步驟更包含:由一第一反互斥或柵處理該第一邏輯信號(hào)和該第三邏輯信號(hào)，以輸出一第一子邏輯信號(hào);由一第二反互斥或柵處理該第二邏輯信號(hào)和該第四邏輯信號(hào)，以輸出一第二子邏輯信號(hào)；以及由一第一反及柵處理該第一邏輯信號(hào)和該第二子邏輯信號(hào)，以輸出該輸出時(shí)鐘脈沖信號(hào)。
7.如權(quán)利要求5所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，該選擇該至少一低門檻值和該至少一高門檻值的其中一門檻值的步驟包含:由一第二反及柵處理一第二控制信號(hào)和該第一邏輯信號(hào)，以輸出一第一反及柵信號(hào)， 其中該第二控制信號(hào)由反轉(zhuǎn)該第一控制信號(hào)所產(chǎn)生；由一第三反及柵處理該 第一控制信號(hào)和該第二邏輯信號(hào)，以輸出一第二反及柵信號(hào)； 由一第二反或柵處理該第一反及柵信號(hào)和該第二反及柵信號(hào)，以輸出一第三控制信號(hào)；以及根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出一選擇信號(hào)，且根據(jù)該選擇信號(hào)，選擇該第一低門檻值、該第一高門檻值、該第二低門檻值或該第二高門檻值。
8.如權(quán)利要求5所述的時(shí)鐘脈沖信號(hào)的倍頻方法，其特征在于，該選擇該至少一低門檻值和該至少一高門檻值的其中一門檻值的步驟包含:根據(jù)該第一控制信號(hào)，選擇該第一邏輯信號(hào)或該第二邏輯信號(hào)作為一第三控制信號(hào)；以及根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出一選擇信號(hào)，以及根據(jù)該選擇信號(hào)，選擇該第一低門檻值、第一高門檻值、第二低門檻值或該第二高門檻值。
9.一種時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于，包含:一振蕩電路，用以產(chǎn)生一初始振蕩信號(hào)；一控制信號(hào)產(chǎn)生電路，電性連接該振蕩電路，用以比較該初始振蕩信號(hào)和一參考信號(hào)， 以產(chǎn)生一第一控制信號(hào)；一門檻值產(chǎn)生電路，電性連接該振蕩電路和該控制信號(hào)產(chǎn)生電路，用以接收該初始振蕩信號(hào)，以及至少根據(jù)該第一控制信號(hào)，依序輸出至少一高門檻值和至少一低門檻值的其中一門檻值；以及一時(shí)鐘脈沖輸出電路，電性連接該振蕩電路、該控制信號(hào)產(chǎn)生電路和該門檻值產(chǎn)生電路，該時(shí)鐘脈沖輸出電路包含一數(shù)字邏輯模塊，其中該數(shù)字邏輯模塊處理該初始振蕩信號(hào)和輸出的該其中一門檻值間的比較結(jié)果，以及處理該初始振蕩信號(hào)和一低電位信號(hào)間的比較結(jié)果，以更新一輸出時(shí)鐘脈沖信號(hào)。
10.如權(quán)利要求9所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻值產(chǎn)生電路更包含:一校正單元，電性連接該振蕩電路和該時(shí)鐘脈沖輸出電路，用以選擇地調(diào)整該至少一低門檻值和該至少一高門檻值；以及一數(shù)字模擬轉(zhuǎn)換器，用以選擇地將該至少一低門檻值和該至少一高門檻值的其中一門檻值由數(shù)字型態(tài)轉(zhuǎn)換成模擬較型態(tài)，并將轉(zhuǎn)換后的該其中一門檻值輸出至該時(shí)鐘脈沖輸出電路。
11.如權(quán)利要求10所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該時(shí)鐘脈沖輸出電路更包含:多個(gè)比較器，電性連接該數(shù)字模擬轉(zhuǎn)換器和該振蕩電路，用以比較該初始振蕩信號(hào)和該輸出的低門檻值，或比較該初始振蕩信號(hào)和該輸出的高門檻值，以及比較該初始振蕩信號(hào)和至少一低電位信號(hào)，以產(chǎn)生多個(gè)邏輯信號(hào)；以及該倍頻裝置，更包含:多個(gè)取樣保持電路，連接于該數(shù)字模擬轉(zhuǎn)換器和該些比較器，用以非同步地提供一路徑，通過(guò)該路徑，該數(shù)字模擬轉(zhuǎn)換器傳輸該輸出的門檻值或該輸出的高門檻值至該相對(duì)應(yīng)的比較器。
12.如權(quán)利要求11所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該控制信號(hào)產(chǎn)生電路包含:一控制比較器，連接于該振蕩電路，用以比較該初始振蕩信號(hào)和該參考信號(hào)，以輸出該第一控制信號(hào)；以及一反向元件，連接于該控制比較器，用以將該第一控制信號(hào)反向，以輸出一第二控制信`號(hào)。
13.如權(quán)利要求12所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻值產(chǎn)生電路更包含:一儲(chǔ)存單元，連接于該校正單元和該數(shù)字模擬轉(zhuǎn)換器，用以儲(chǔ)存該高門檻值和該低門檻值，并根據(jù)該第一控制信號(hào)，輸出該儲(chǔ)存的高門檻值或該低門檻值至該相對(duì)應(yīng)的比較器。
14.如權(quán)利要求11所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該些比較器包含一第一比較器和一第二比較器，該第一比較器比較該初始振蕩信號(hào)和該高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生該些邏輯信號(hào)中的一第一邏輯信號(hào)，該第二比較器比較該初始振蕩信號(hào)和該低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生該些邏輯信號(hào)中的一第二邏輯信號(hào)，該數(shù)字邏輯模塊包含一反或柵，以及該反或柵接收該第一邏輯信號(hào)和該第二邏輯信號(hào)，以更新該輸出時(shí)鐘脈沖信號(hào)。
15.如權(quán)利要求11所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該至少一高門檻值包含一第一高門檻值和一第二高門檻值，該至少一低門檻值包含一第一低門檻值和一第二低門檻值，以及該些比較器包含:一第一比較器，用以比較該初始振蕩信號(hào)和該第一高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第一邏輯信號(hào)；一第二比較器，用以比較該初始振蕩信號(hào)和該第一低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以產(chǎn)生該些邏輯信號(hào)中的一第二邏輯信號(hào)；一第三比較器，用以比較該初始振蕩信號(hào)和該第二高門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第三邏輯信號(hào)；以及一第四比較器，用以比較該初始振蕩信號(hào)和該第二低門檻值，或比較該初始振蕩信號(hào)和該低電位信號(hào)，以輸出該些邏輯信號(hào)中的一第四邏輯信號(hào)；其中，當(dāng)該第一比較器、該第二比較器、該第三比較器和該第四比較器中的其中一者比較該初始振蕩信號(hào)和相對(duì)應(yīng)的該選擇的門檻值時(shí)，該第一比較器、該第二比較器、該第三比較器和該第四比較器中其余者分別比較該初始振蕩信號(hào)和該低電位信號(hào)。
16.如權(quán)利要求15所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該數(shù)字邏輯模塊包含:一第一反互斥或柵，連接于該第一比較器和該第三比較器，用以接收該第一邏輯信號(hào)和該第三邏輯信號(hào)，以輸出一第一子邏輯信號(hào)；一第二反互斥或柵，連接于該第二比較器和該第四比較器，用以接收該第二邏輯信號(hào)和該第四邏輯信號(hào)，以輸出一第二子邏輯信號(hào)；以及一第一反及柵，連接于該第一反互斥或柵和該第二反互斥或柵，用以接收該第一子邏輯信號(hào)和該第二子邏輯信號(hào)，以輸出該輸出時(shí)鐘脈沖信號(hào)。
17.如權(quán)利要求15所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻值產(chǎn)生電路更包含:一儲(chǔ)存單元，電性連接該校正單元和該數(shù)字邏輯轉(zhuǎn)換器，用以儲(chǔ)存該第一低門檻值、該第一高門檻值、該第二低門檻值和該第二高門檻值，并且根據(jù)一選擇信號(hào)，選擇地輸 出該第一低門檻值、該第一高門檻值、該第二低門檻值或該第二高門檻值至該數(shù)字模擬轉(zhuǎn)換器；以及一門檻選擇單元，電性連接于該儲(chǔ)存單元，該控制信號(hào)產(chǎn)生電路、該第一比較器和該第二比較器，用以根據(jù)該第一邏輯信號(hào)、該第二邏輯信號(hào)和該第一控制信號(hào)，提供該選擇信號(hào)。
18.如權(quán)利要求17所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻選擇單元包含:一多工器，電性連接于該第一比較器、該第二比較器和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，選擇該第一邏輯信號(hào)或該第二邏輯信號(hào)作為一第三控制信號(hào)；以及一解碼器，電性連接于該多工器和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出該選擇信號(hào)。
19.如權(quán)利要求17所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻選擇單元包含:一第二反及柵，電性連接于該控制信號(hào)產(chǎn)生電路和該時(shí)鐘脈沖輸出電路，用以接收一反向的第一邏輯信號(hào)和一第二控制信號(hào)，以輸出一第一反及柵信號(hào)，其中該第一邏輯信號(hào)經(jīng)由反向而產(chǎn)生該反向的第一邏輯信號(hào)，以及該第一控制信號(hào)經(jīng)由反向后產(chǎn)生該第二控制信號(hào);一第三反及柵，電性連接該控制信號(hào)產(chǎn)生電路和該時(shí)鐘脈沖輸出電路，用以接收該第二邏輯信號(hào)和該第一控制信號(hào)，以輸出一第二反及柵信號(hào)；一反或柵，電性連接于該第二反及柵和第三反及柵，用以接收該第一反及柵信號(hào)和該第二反及柵信號(hào)，用以輸出一第三控制信號(hào)；以及一解碼器，電性連接于該反或柵和該控制信號(hào)產(chǎn)生電路，用以根據(jù)該第一控制信號(hào)，將該第三控制信號(hào)解碼，以輸出該選擇信號(hào)。
20.如權(quán)利要求11所述的時(shí)鐘脈沖信號(hào)的倍頻裝置，其特征在于該門檻值產(chǎn)生電路通過(guò)一校正流程，校正該至少一低門檻值和該至少一高門檻值，以及該校正流程包含:檢測(cè)該些邏輯信號(hào)的責(zé)任周期；以及 當(dāng)該些邏輯信號(hào)中至少一者的責(zé)任周期不同于相對(duì)應(yīng)的一預(yù)設(shè)責(zé)任周期時(shí)，調(diào)整該至少一高門檻值和/或該至少一低門檻值。
【文檔編號(hào)】H04L7/02GK103532694SQ201310101441
【公開(kāi)日】2014年1月22日 申請(qǐng)日期:2013年3月27日 優(yōu)先權(quán)日:2012年7月6日
【發(fā)明者】林松生 申請(qǐng)人:矽統(tǒng)科技股份有限公司