專(zhuān)利名稱(chēng)：水下觀測(cè)網(wǎng)絡(luò)控制電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于無(wú)線(xiàn)通信和嵌入式技術(shù)領(lǐng)域，具體涉及一種水下觀測(cè)網(wǎng)絡(luò)控制電路。
背景技術(shù)：
占地球表面積70 %以上的海洋中，蘊(yùn)藏著大量的生物資源和礦產(chǎn)資源，特別是在深海和遠(yuǎn)洋海域尚有諸多寶貴資源沉睡在人類(lèi)的視野之外。特殊介質(zhì)環(huán)境下基礎(chǔ)技術(shù)手段不成熟，被視為導(dǎo)致海洋資源無(wú)法被大規(guī)模開(kāi)發(fā)的關(guān)鍵因素。其中，對(duì)于水質(zhì)信息、水文信息、水聲信息等水下信息的監(jiān)測(cè)技術(shù)乃是關(guān)系環(huán)境監(jiān)測(cè)、自然災(zāi)害預(yù)測(cè)、海洋資源調(diào)查、水下作業(yè)乃至國(guó)家安全守衛(wèi)的重要的通用基礎(chǔ)技術(shù)。目前主流的海洋監(jiān)測(cè)手段包括:1)衛(wèi)星遙感；2)雷達(dá)監(jiān)測(cè)；3)海洋調(diào)查船；4)固定式海洋監(jiān)測(cè)站等方式。可以說(shuō)對(duì)于海洋的監(jiān)測(cè)在朝著“衛(wèi)星-陸地-海面-水下”的立體化發(fā)展，而監(jiān)測(cè)項(xiàng)目也朝著“多元化”發(fā)展。然而對(duì)于水下信息的監(jiān)測(cè)力度還是遠(yuǎn)遠(yuǎn)不足的。盡管隨著水下運(yùn)載器技術(shù)、海底觀測(cè)網(wǎng)技術(shù)的進(jìn)步，各種類(lèi)型的水下調(diào)查活動(dòng)逐步增多，然而欲提高大范圍的水下信息反饋的實(shí)時(shí)性還需要引入更多新興的技術(shù)手段。
發(fā)明內(nèi)容本實(shí)用新型針對(duì)現(xiàn)有技術(shù)不足，提供了一種水下觀測(cè)網(wǎng)絡(luò)控制電路。為解決上述技術(shù)問(wèn)題，本實(shí)用新型所采用的技術(shù)方案如下:水下觀測(cè)網(wǎng)絡(luò)控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號(hào)復(fù)用調(diào)理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調(diào)試電路單元。所述的電源管理模塊包括5V電源轉(zhuǎn)換電路、5V轉(zhuǎn)±12V電源轉(zhuǎn)換電路和3.3V電源轉(zhuǎn)換電路。5V電源轉(zhuǎn)換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極管Dl、第一電壓轉(zhuǎn)換芯片Ul、第一發(fā)光二極管D2、第一電阻R1、第一電感LI。電壓轉(zhuǎn)換芯片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉(zhuǎn)換芯片Ul的2腳與第一二極管Dl的陰極、第一電感LI的一端連接；電壓轉(zhuǎn)換芯片Ul的3腳、5腳與第一極性電容Cl的負(fù)極、第一接插件Pl的I腳連接并接地連接；電壓轉(zhuǎn)換芯片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發(fā)光二極管D2的正極連接并作為5V電壓輸出端；第一發(fā)光二極管D2的負(fù)極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負(fù)極、第一二極管Dl的正極均接地。第一電壓轉(zhuǎn)換芯片Ul的型號(hào)采用LM25768。3.3V電源轉(zhuǎn)換電路包括第二電壓轉(zhuǎn)換芯片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2。第二電壓轉(zhuǎn)換芯片U2的I腳與第三極性電容C3的負(fù)極、第四電容C4的一端、第五電容C5的一端連接并接地；第二電壓轉(zhuǎn)換芯片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉(zhuǎn)換芯片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接并作為5V電壓輸出端。第二電壓轉(zhuǎn)換芯片U2的型號(hào)采用REG1117-3.3。5V轉(zhuǎn)±12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉(zhuǎn)換模塊U9。電壓轉(zhuǎn)換模塊U9的I腳與第二i^一極性電容C21的正極連接并作為5V電壓輸出端；電壓轉(zhuǎn)換模塊U9的2腳接地連接；電壓轉(zhuǎn)換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接并作為+12V電壓的輸出端；電壓轉(zhuǎn)換模塊U9的9腳與第二十三極性電容C23的負(fù)極、第二十五電容C25的一端連接并作為-12V電壓輸出端；電壓轉(zhuǎn)換模塊U9的10腳與第二十三極性電容C23的正極、第二十五電容C25的另一端連接并接地；第二i^一極性電容C21的負(fù)極、第二十二極性電容C22的負(fù)極、第二十四電容C24的另一端均接地。微處理器電路模塊包括微處理器芯片U3，第四發(fā)光二極管D4，第五發(fā)光二極管D5，第六發(fā)光二極管D6，第七發(fā)光二級(jí)管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源芯片U4。微處理器芯片U3的I腳與第四發(fā)光二極管D4的陰極連接；微處理器芯片U3的2腳與第五發(fā)光二極管D5的陰極連接；微處理器芯片U3的3腳與第六發(fā)光二極管D6的陰極連接；微處理器芯片U3的4腳與第七發(fā)光二級(jí)管D7的陰極連接；第四發(fā)光二極管D4的陽(yáng)極與第五發(fā)光二 極管D5的陽(yáng)極、第六發(fā)光二極管D6的陽(yáng)極、第七發(fā)光二級(jí)管D7的陽(yáng)極連接并作為3.3V電壓輸出端；微處理器芯片U3的12腳與第一晶振Yl的2端和第六電容C6的一端連接；微處理器芯片U3的13腳與第一晶振H的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接并接地；微處理器芯片U3的14腳與第十電容ClO的一端和第^ 電阻RlI的一端連接；第十電容ClO的另一端接地；第H 電阻Rll的另一端作為3.3V電壓輸出端；微處理器芯片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接并接地；微處理器芯片U3的73腳與第九電容C9的另一端連接；微處理器芯片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器芯片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器芯片U3的74腳與27腳、10腳、20腳連接并接地；微處理器芯片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源芯片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源芯片U4的陽(yáng)極均接地;微處理器芯片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接并作為3.3V電壓輸出端；微處理器芯片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器芯片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器芯片U3的8腳與第二晶振Y2的2端、第十一電容Cll的一端連接；第十一電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接并作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接并接地。參考電源芯片U4的型號(hào)為L(zhǎng)M4040AM3-2.5 ;微處理器芯片U3的型號(hào)為STM32F207。傾角傳感器單元電路包括傾角傳感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運(yùn)算放大器U11，第二運(yùn)算放大器U12，第十七電阻R17，第十八電阻R18，第十九電阻R19，第二十電阻R20。傾角傳感器U13的5腳與第二運(yùn)算放大器U12的3腳連接；第二運(yùn)算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運(yùn)算放大器U12的4腳接地；第二運(yùn)算放大器U12的8腳與第四十電容C40的一端連接并作為5V電壓輸出端；第二運(yùn)算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運(yùn)算放大器U12的6腳與7腳、微處理器芯片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器U13的11腳與第一運(yùn)算放大器Ull的3腳連接；第一運(yùn)算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運(yùn)算放大器Ull的4腳接地；第一運(yùn)算放大器Ull的8腳與第二十七電容C27的一端連接并作為5V電壓輸出端；第一運(yùn)算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運(yùn)算放大器Ull的6腳與7腳、微處理器芯片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運(yùn)算放大器Ull的12腳與第四^^一電容C41的一端連接；第四i^一電容C41的另一端接地；第一運(yùn)算放大器Ull的其余腳架空。第一運(yùn)算放大器Ull的型號(hào)為SCA100T。模擬信號(hào)復(fù)用調(diào)理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極管D3，模擬開(kāi)關(guān)芯片U8，運(yùn)算放大器芯片U10，第二i^一電阻R21，第二十二電阻R22。模擬開(kāi)關(guān)芯片U8的3腳與第三十八電容C38的一端連接并作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開(kāi)關(guān)芯片U8的9腳與第十接插件PlO的I腳連接；模擬開(kāi)關(guān)芯片U8的10腳與第十接插件PlO的3腳連接；模擬開(kāi)關(guān)芯片U8的11腳與第十接插件PlO的5腳連接；模擬開(kāi)關(guān)芯片U8的12腳與第十接插件PlO的7腳連接；模擬開(kāi)關(guān)芯片U8的7腳與第十接`插件PlO的9腳連接；模擬開(kāi)關(guān)芯片U8的6腳與第十接插件PlO的11腳連接；模擬開(kāi)關(guān)芯片U8的5腳與第十接插件PlO的13腳連接；模擬開(kāi)關(guān)芯片U8的4腳與第十接插件PlO的15腳連接；模擬開(kāi)關(guān)芯片U8的13腳與第三十九電容C39的一端連接并作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開(kāi)關(guān)芯片U8的2腳與微處理器芯片U3的29腳連接；模擬開(kāi)關(guān)芯片U8的15腳與微處理器芯片U3的32腳連接；模擬開(kāi)關(guān)芯片U8的16腳與微處理器芯片U3的31腳連接；模擬開(kāi)關(guān)芯片U8的I腳與微處理器芯片U3的30腳連接；模擬開(kāi)關(guān)芯片U8的8腳與第三二極管D3的陰極、運(yùn)算放大器芯片UlO的3腳連接；第三二極管D3的陽(yáng)極接地；運(yùn)算放大器芯片UlO的2腳與I腳、第二十一電阻R21的一端連接；運(yùn)算放大器芯片UlO的4腳接地；運(yùn)算放大器芯片UlO的8腳與第二十六電容C26的一端連接并作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開(kāi)關(guān)芯片U8的14腳接地；第二十一電阻R21的另一端與第二十二電阻R22的一端、運(yùn)算放大器芯片UlO的5腳連接；第二十二電阻R22的另一端接地；運(yùn)算放大器芯片UlO的6腳與7腳、微處理器芯片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接并接地。模擬開(kāi)關(guān)芯片U8的型號(hào)為MAX308CSE。SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7。SD卡插座U7的I腳與第三十電阻R30的一端、微處理器芯片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器芯片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器芯片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器芯片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器芯片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器芯片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接并作為3.3V電壓輸出端。SD卡插座U7的型號(hào)為MicroSD。UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉(zhuǎn)換芯片U5，第二 UART電平轉(zhuǎn)換芯片U6，第三接插件P3，第四接插件P4，第五接插件P5。第一 UART電平轉(zhuǎn)換芯片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉(zhuǎn)換芯片U5的4腳與第二十九電容C29的一端連接；第
一UART電平轉(zhuǎn)換芯片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的11腳與微處理器芯片U3的23腳連接；第一 UART電平轉(zhuǎn)換芯片U5的10腳與微處理器芯片U3的25腳連接；第一 UART電平轉(zhuǎn)換芯片U5的12腳與微處理器芯片U3的24腳連接；第一 UART電平轉(zhuǎn)換芯片U5的9腳與微處理器芯片U3的26腳連接 ’第一 UART電平轉(zhuǎn)換芯片U5的16腳與第三i^一電容C31的一端連接并作為3.3V電壓輸出端；第一 UART電平轉(zhuǎn)換芯片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i^一電容C31的另一端連接并接地；第一 UART電平轉(zhuǎn)換芯片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉(zhuǎn)換芯片U5的7腳與第四接插件P4的6腳連接；第一 UART電平轉(zhuǎn)換芯片U5的13腳與第四接插件P4的I腳連接 ；第一 UART電平轉(zhuǎn)換芯片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉(zhuǎn)換芯片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉(zhuǎn)換芯片U5的15腳、第四接插件P4的剩余腳均接地；第二 UART電平轉(zhuǎn)換芯片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的11腳與微處理器芯片U3的55腳連接；第二UART電平轉(zhuǎn)換芯片U6的10腳與微處理器芯片U3的63腳連接；第二 UART電平轉(zhuǎn)換芯片U6的12腳與微處理器芯片U3的56腳連接；第二 UART電平轉(zhuǎn)換芯片U6的9腳與微處理器芯片U3的64腳連接；第二 UART電平轉(zhuǎn)換芯片U6的16腳與第三十六電容C36的一端連接并作為3.3V電壓輸出端；第二 UART電平轉(zhuǎn)換芯片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接并接地；第二 UART電平轉(zhuǎn)換芯片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉(zhuǎn)換芯片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉(zhuǎn)換芯片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉(zhuǎn)換芯片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉(zhuǎn)換芯片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第二 UART電平轉(zhuǎn)換芯片U6的15腳、第五接插件P5的剩余腳均接地；第三接插件P3的I腳與微處理器芯片U3的93腳連接；第三接插件P3的2腳與微處理器芯片U3的92腳連接；第三接插件P3的3腳接地。第一 UART電平轉(zhuǎn)換芯片U5的型號(hào)為MAX3232CSE，第二 UART電平轉(zhuǎn)換芯片U6的型號(hào)為MAX3232CSE。JLINK調(diào)試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2。第二接插件P2的I腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器芯片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器芯片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器芯片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器芯片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器芯片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復(fù)位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接并作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接并接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接并接地；第二接插件P2的11腳架空。微處理器芯片U3的剩余引腳均架空。本實(shí)用新型的有益效果:1.設(shè)備通信擴(kuò)展能力強(qiáng)，提供包括CMOS電平及RS232電平共5個(gè)UART串口，傳輸速度快，實(shí)時(shí)性強(qiáng)。不同節(jié)點(diǎn)之間通過(guò)ZigBee無(wú)線(xiàn)通信，網(wǎng)絡(luò)容量大，可支持大范圍水域的調(diào)查需求。2.設(shè)備功耗低，環(huán)境適應(yīng)性強(qiáng)。設(shè)備采用太陽(yáng)能板供電，電子模塊均采用符合工業(yè)級(jí)器件，適合長(zhǎng)時(shí)間惡劣環(huán)境應(yīng)用。3.設(shè)備處理速度快，功能強(qiáng)大。本實(shí)用新型采用高性能處理器，外擴(kuò)多路AD、RS232串口、多路10，支持高速大容量外設(shè)存貯，有利于系統(tǒng)未來(lái)擴(kuò)展。

圖1為5V電源轉(zhuǎn)換電路圖；圖2為3.3V電源轉(zhuǎn)換電路圖；圖3為5V轉(zhuǎn)± 12V電路圖；圖4為微處理器電路模塊圖；圖5為傾角傳感器單元電路圖；圖6為模擬信號(hào)復(fù)用調(diào)理電路單元圖；圖7為SD卡存貯電路單元圖；圖8為UART接口電路單元圖；圖9為JLINK調(diào)試電路單元圖。
具體實(shí)施方式
[0029]
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的解釋。水下觀測(cè)網(wǎng)絡(luò)控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號(hào)復(fù)用調(diào)理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調(diào)試電路單元。所述的電源管理模塊包括5V電源轉(zhuǎn)換電路、5V轉(zhuǎn)±12V電源轉(zhuǎn)換電路和3.3V電源轉(zhuǎn)換電路。如圖1所示，5V電源轉(zhuǎn)換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極管Dl、第一電壓轉(zhuǎn)換芯片Ul、第一發(fā)光二極管D2、第一電阻R1、第一電感LI。電壓轉(zhuǎn)換芯片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉(zhuǎn)換芯片Ul的2腳與第一二極管Dl的陰極、第一電感LI的一端連接；電壓轉(zhuǎn)換芯片Ul的3腳、5腳與第一極性電容Cl的負(fù)極、第一接插件Pl的I腳連接并接地連接；電壓轉(zhuǎn)換芯片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發(fā)光二極管D2的正極連接并作為5V電壓輸出端；第一發(fā)光二極管D2的負(fù)極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負(fù)極、第一二極管Dl的正極均接地。第一電壓轉(zhuǎn)換芯片Ul的型號(hào)采用LM25768。如圖2所示，3.3V電源轉(zhuǎn)換電路包括第二電壓轉(zhuǎn)換芯片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2。第二電壓轉(zhuǎn)換芯片U2的I腳與第三極性電容C3的負(fù)極、第四電容C4的一端、第五電容C5的一端連接并接地；第二電壓轉(zhuǎn)換芯片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉(zhuǎn)換芯片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接并作為5V電壓輸出端。第二電壓轉(zhuǎn)換芯片U2的型號(hào)采用REG1117-3.3。如圖3所示，5V轉(zhuǎn)± 12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉(zhuǎn)換模塊U9。電壓轉(zhuǎn)換模塊U9的I腳與第二i^一極性電容C21的正極連接并作為5V電壓輸出端；電壓轉(zhuǎn)換模塊U9的2腳接地連接；電壓轉(zhuǎn)換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接并作為+12V電壓的輸出端；電壓轉(zhuǎn)換模塊U9的9腳與第二十三極性電容C23的負(fù)極、第二十五電容C25的一端連接并作為-12V電壓輸出端；電壓轉(zhuǎn)換模塊U9的10腳與第二十三極性電容C23的正極、第二十五電容C25的另一端連接并接地；第二i^一極性電容C21的負(fù)極、第二十二極性電容C22的負(fù)極、第二十四電容C24的另一端均接地。如圖4所示，微處理器電路模塊包括微處理器芯片U3，第四發(fā)光二極管D4，第五發(fā)光二極管D5，第六發(fā)光二極管D6，第七發(fā)光二級(jí)管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源芯片U4。微處理器芯片U3的I腳與第四發(fā)光二極管D4的陰極連接；微處理器芯片U3的2腳與第五發(fā)光二極管D5的陰極連接；微處理器芯片U3的3腳與第六發(fā)光二極管D6的陰極連接；微處理器芯片U3的4腳與第七發(fā)光二級(jí)管D7的陰極連接；第四發(fā)光二極管D4的陽(yáng)極與第五發(fā)光二極管D5的陽(yáng)極、第六發(fā)光二極管D6的陽(yáng)極、第七發(fā)光二級(jí)管D7的陽(yáng)極連接并作為3.3V電壓輸出端；微處理器芯片U3的12腳與第一晶振H的2端和第六電容C6的一端連接；微處理器芯片U3的13腳與第一晶振H的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接并接地；微處理器芯片U3的14腳與第十電容ClO的一端和第i^一電阻Rll的一端連接；第十電容ClO的另一端接地；第十一電阻Rll的另一端作為3.3V電壓輸出端；微處理器芯片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接并接地；微處理器芯片U3的73腳與第九電容C9的另一端連接；微處理器芯片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器芯片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器芯片U3的74腳與27腳、10腳、20腳連接并接地；微處理器芯片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源芯片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源芯片U4的陽(yáng)極均接地；微處理器芯片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接并作為3.3V電壓輸出端；微處理器芯片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器芯片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器芯片U3的8腳與第二晶振Y2的2端、第^ 電容Cll的一端連接；第^ 電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接并作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接并接地。參考電源芯片U4的型號(hào)為L(zhǎng)M4040AIM3-2.5 ;微處理器芯片U3的型號(hào)為STM32F207。如圖5所示，傾角傳感器單元電路包括傾角傳感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運(yùn)算放大器U11，第二運(yùn)算放大器U12，第十七電阻R17，第十八電阻R18，第十九 電阻R19，第二十電阻R20。傾角傳感器U13的5腳與第二運(yùn)算放大器U12的3腳連接；第二運(yùn)算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運(yùn)算放大器U12的4腳接地；第二運(yùn)算放大器U12的8腳與第四十電容C40的一端連接并作為5V電壓輸出端；第二運(yùn)算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運(yùn)算放大器U12的6腳與7腳、微處理器芯片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器U13的11腳與第一運(yùn)算放大器Ul I的3腳連接；第一運(yùn)算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運(yùn)算放大器Ull的4腳接地；第一運(yùn)算放大器Ull的8腳與第二十七電容C27的一端連接并作為5V電壓輸出端；第一運(yùn)算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運(yùn)算放大器Ull的6腳與7腳、微處理器芯片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運(yùn)算放大器Ull的12腳與第四十一電容C41的一端連接；第四十一電容C41的另一端接地；第一運(yùn)算放大器Ull的其余腳架空。第一運(yùn)算放大器Ull的型號(hào)為SCA100T。如圖6所示，模擬信號(hào)復(fù)用調(diào)理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極管D3，模擬開(kāi)關(guān)芯片U8，運(yùn)算放大器芯片U10，第二i^一電阻R21，第二十二電阻R22。模擬開(kāi)關(guān)芯片U8的3腳與第三十八電容C38的一端連接并作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開(kāi)關(guān)芯片U8的9腳與第十接插件PlO的I腳連接；模擬開(kāi)關(guān)芯片U8的10腳與第十接插件PlO的3腳連接；模擬開(kāi)關(guān)芯片U8的11腳與第十接插件PlO的5腳連接；模擬開(kāi)關(guān)芯片U8的12腳與第十接插件PlO的7腳連接；模擬開(kāi)關(guān)芯片U8的7腳與第十接插件PlO的9腳連接；模擬開(kāi)關(guān)芯片U8的6腳與第十接插件PlO的11腳連接；模擬開(kāi)關(guān)芯片U8的5腳與第十接插件PlO的13腳連接；模擬開(kāi)關(guān)芯片U8的4腳與第十接插件PlO的15腳連接；模擬開(kāi)關(guān)芯片U8的13腳與第三十九電容C39的一端連接并作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開(kāi)關(guān)芯片U8的2腳與微處理器芯片U3的29腳連接；模擬開(kāi)關(guān)芯片U8的15腳與微處理器芯片U3的32腳連接；模擬開(kāi)關(guān)芯片U8的16腳與微處理器芯片U3的31腳連接；模擬開(kāi)關(guān)芯片U8的I腳與微處理器芯片U3的30腳連接；模擬開(kāi)關(guān)芯片U8的8腳與第三二極管D3的陰極、運(yùn)算放大器芯片UlO的3腳連接；第三二極管D3的陽(yáng)極接地；運(yùn)算放大器芯片UlO的2腳與I腳、第二十一電阻R21的一端連接；運(yùn)算放大器芯片UlO的4腳接地；運(yùn)算放大器芯片UlO的8腳與第二十六電容C26的一端連接并作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開(kāi)關(guān)芯片U8的14腳接地；第二i^一電阻R21的另一端與第二十二電阻R22的一端、運(yùn)算放大器芯片UlO的5腳連接；第二十二電阻R22的另一端接地；運(yùn)算放大器芯片UlO的6腳與7腳、微處理器芯片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接并接地。模擬開(kāi)關(guān)芯片U8的型號(hào)為 MAX308CSE。如圖7所示，SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7。SD卡插座U7的I腳與第三十電阻R30的一端、微處理器芯片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器芯片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器芯片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器芯片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器芯片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器芯片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接并作為3.3V電壓輸 出端。SD卡插座U7的型號(hào)為MicroSD。如圖8所示，UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第三i^一電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉(zhuǎn)換芯片U5，第二UART電平轉(zhuǎn)換芯片U6，第三接插件P3，第四接插件P4，第五接插件P5。第一 UART電平轉(zhuǎn)換芯片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉(zhuǎn)換芯片U5的4腳與第二十九電容C29的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的11腳與微處理器芯片U3的23腳連接；第一 UART電平轉(zhuǎn)換芯片U5的10腳與微處理器芯片U3的25腳連接 ’第一 UART電平轉(zhuǎn)換芯片U5的12腳與微處理器芯片U3的24腳連接；第一 UART電平轉(zhuǎn)換芯片U5的9腳與微處理器芯片U3的26腳連接；第一UART電平轉(zhuǎn)換芯片U5的16腳與第三i^一電容C31的一端連接并作為3.3V電壓輸出端；第一 UART電平轉(zhuǎn)換芯片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i^一電容C31的另一端連接并接地；第一 UART電平轉(zhuǎn)換芯片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉(zhuǎn)換芯片U5的7腳與第四接插件P4的6腳連接；第一UART電平轉(zhuǎn)換芯片U5的13腳與第四接插件P4的I腳連接；第一 UART電平轉(zhuǎn)換芯片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉(zhuǎn)換芯片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉(zhuǎn)換芯片U5的15腳、第四接插件P4的剩余腳均接地；第二 UART電平轉(zhuǎn)換芯片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的11腳與微處理器芯片U3的55腳連接；第二 UART電平轉(zhuǎn)換芯片U6的10腳與微處理器芯片U3的63腳連接；第二 UART電平轉(zhuǎn)換芯片U6的12腳與微處理器芯片U3的56腳連接；第二 UART電平轉(zhuǎn)換芯片U6的9腳與微處理器芯片U3的64腳連接；第二 UART電平轉(zhuǎn)換芯片U6的16腳與第三十六電容C36的一端連接并作為3.3V電壓輸出端；第二 UART電平轉(zhuǎn)換芯片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接并接地；第二 UART電平轉(zhuǎn)換芯片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉(zhuǎn)換芯片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉(zhuǎn)換芯片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉(zhuǎn)換芯片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉(zhuǎn)換芯片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第
二UART電平轉(zhuǎn)換芯片U6的15腳、第五接插件P5的剩余腳均接地；第三接插件P3的I腳與微處理器芯片U3的93腳連接；第三接插件P3的2腳與微處理器芯片U3的92腳連接；第三接插件P3的3腳接地。第一 UART電平轉(zhuǎn)換芯片U5的型號(hào)為MAX3232CSE，第二 UART電平轉(zhuǎn)換芯片U6的型號(hào) 為MAX3232CSE。如圖9所示，JLINK調(diào)試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2。第二接插件？2的1腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器芯片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器芯片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器芯片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器芯片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器芯片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復(fù)位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接并作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接并接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接并接地；第二接插件P2的11腳架空。微處理器芯片U3的剩余引腳均架空。 該水下觀測(cè)網(wǎng)絡(luò)控制電路工作過(guò)程如下: 太陽(yáng)能板為通過(guò)太陽(yáng)能板控制器為12V6AH的聚合物鋰電池充電，鋰電池提供12V電源，供給觀測(cè)節(jié)點(diǎn)附帶的水文傳感器或其他測(cè)量模塊電源；同時(shí)，12V電源通過(guò)LM2596提供控制板上其他模塊所需的5V電源，如GPS模塊、ZigBee模塊等；5V電源通過(guò)LM1117轉(zhuǎn)換為3.3V電源，提供STM32F207微處理器、SD卡存貯單元、通信接口單元等部分供電?？刂茊卧ㄟ^(guò)GPS收集本節(jié)點(diǎn)所處位置，通過(guò)RS232串口收集串行接口的傳感器采集的信息，通過(guò)AD采集其他狀態(tài)信息，然后將這些信息處理后存貯于SD卡，同時(shí)由ZigBee模塊通過(guò)其他中繼節(jié)點(diǎn)送至中心節(jié)點(diǎn)(本地的ZigBee模塊同時(shí)作為其他節(jié)點(diǎn)的中繼節(jié)點(diǎn))，中心節(jié)點(diǎn)再將信息通過(guò)GPRS/WDMA網(wǎng)絡(luò)送至數(shù)據(jù)中心存貯顯示。中心節(jié)點(diǎn)控制板本身與普通節(jié)點(diǎn)相同，區(qū)別之處在于普通節(jié)點(diǎn)控制板只安裝ZigBee無(wú)線(xiàn)模塊，中心節(jié)點(diǎn)控制板除安裝ZigBee模塊外，尚需安裝GPRS/WDMA無(wú)線(xiàn)通信模塊。
權(quán)利要求1.水下觀測(cè)網(wǎng)絡(luò)控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號(hào)復(fù)用調(diào)理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調(diào)試電路單元，所述的電源管理模塊包括5V電源轉(zhuǎn)換電路，5V轉(zhuǎn)±12V電源轉(zhuǎn)換電路和3.3V電源轉(zhuǎn)換電路； 其特征在于:5V電源轉(zhuǎn)換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極管D1、第一電壓轉(zhuǎn)換芯片U1、第一發(fā)光二極管D2、第一電阻R1、第一電感LI,電壓轉(zhuǎn)換芯片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉(zhuǎn)換芯片Ul的2腳與第一二極管Dl的陰極、第一電感LI的一端連接；電壓轉(zhuǎn)換芯片Ul的3腳、5腳與第一極性電容Cl的負(fù)極、第一接插件Pl的I腳連接并接地連接；電壓轉(zhuǎn)換芯片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發(fā)光二極管D2的正極連接并作為5V電壓輸出端；第一發(fā)光二極管D2的負(fù)極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負(fù)極、第一二極管Dl的正極均接地，第一電壓轉(zhuǎn)換芯片Ul的型號(hào)采用 LM25768 ； .3.3V電源轉(zhuǎn)換電路包括第二電壓轉(zhuǎn)換芯片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2，第二電壓轉(zhuǎn)換芯片U2的I腳與第三極性電容C3的負(fù)極、第四電容C4的一端、第五電容C5的一端連接并接地；第二電壓轉(zhuǎn)換芯片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉(zhuǎn)換芯片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接并作為5V電壓輸出端，第二電壓轉(zhuǎn)換芯片U2的型號(hào)采用REGl117-3.3 ； 5V轉(zhuǎn)±12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉(zhuǎn)換模塊U9，電壓轉(zhuǎn)換模塊U9的I腳與第二H^一極性電容C21的正極連接并作為5V電壓輸出端；電壓轉(zhuǎn)換模塊U9的2腳接地連接；電壓轉(zhuǎn)換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接并作為+12V電壓的輸出端；電壓轉(zhuǎn)換模塊U9的9腳與第二十三極性電容C23的負(fù)極、第二十五電容C25的一 端連接并作為-12V電壓輸出端；電壓轉(zhuǎn)換模塊U9的10腳與第二十三極性電容C23的正極、 第二十五電容C25的另一端連接并接地；第二i^一極性電容C21的負(fù)極、第二十二極性電容C22的負(fù)極、第二十四電容C24的另一端均接地； 微處理器電路模塊包括微處理器芯片U3，第四發(fā)光二極管D4，第五發(fā)光二極管D5，第六發(fā)光二極管D6，第七發(fā)光二級(jí)管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源芯片U4，微處理器芯片U3的I腳與第四發(fā)光二極管D4的陰極連接；微處理器芯片U3的2腳與第五發(fā)光二極管D5的陰極連接；微處理器芯片U3的3腳與第六發(fā)光二極管D6的陰極連接；微處理器芯片U3的4腳與第七發(fā)光二級(jí)管D7的陰極連接；第四發(fā)光二極管D4的陽(yáng)極與第五發(fā)光二極管D5的陽(yáng)極、第六發(fā)光二極管D6的陽(yáng)極、第七發(fā)光二級(jí)管D7的陽(yáng)極連接并作為3.3V電壓輸出端；微處理器芯片U3的12腳與第一晶振Yl的2端和第六電容C6的一端連接；微處理器芯片U3的13腳與第一晶振Π的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接并接地；微處理器芯片U3的14腳與第十電容ClO的一端和第^ 電阻Rll的一端連接；第十電容ClO的另一端接地；第i 電阻Rll的另一端作為3.3V電壓輸出端；微處理器芯片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接并接地；微處理器芯片U3的73腳與第九電容C9的另一端連接；微處理器芯片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器芯片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器芯片U3的74腳與27腳、10腳、20腳連接并接地；微處理器芯片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源芯片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源芯片U4的陽(yáng)極均接地;微處理器芯片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接并作為3.3V電壓輸出端；微處理器芯片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器芯片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器芯片U3的8腳與第二晶振Y2的2端、第^ 電容Cll的一端連接；第^ 電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接并作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接并接地，參考電源芯片U4的型號(hào)為L(zhǎng)M4040AM3-2.5 ；微處理器芯片U3的型號(hào)為STM32F207 ； 傾角傳感器單元電路包括傾角傳 感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運(yùn)算放大器U11，第二運(yùn)算放大器U12，第十七電阻R17，第十八電阻R18，第十九電阻R19，第二十電阻R20，傾角傳感器U13的5腳與第二運(yùn)算放大器U12的3腳連接；第二運(yùn)算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運(yùn)算放大器U12的4腳接地；第二運(yùn)算放大器U12的8腳與第四十電容C40的一端連接并作為5V電壓輸出端；第二運(yùn)算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運(yùn)算放大器U12的6腳與7腳、微處理器芯片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器Ul3的11腳與第一運(yùn)算放大器Ull的3腳連接；第一運(yùn)算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運(yùn)算放大器Ull的4腳接地；第一運(yùn)算放大器Ull的8腳與第二十七電容C27的一端連接并作為5V電壓輸出端；第一運(yùn)算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運(yùn)算放大器Ull的6腳與7腳、微處理器芯片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運(yùn)算放大器Ull的12腳與第四^^一電容C41的一端連接；第四i^一電容C41的另一端接地；第一運(yùn)算放大器Ull的其余腳架空，第一運(yùn)算放大器Ull的型號(hào)為SCA100T ； 模擬信號(hào)復(fù)用調(diào)理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極管D3，模擬開(kāi)關(guān)芯片U8，運(yùn)算放大器芯片U10，第二i^一電阻R21，第二十二電阻R22，模擬開(kāi)關(guān)芯片U8的3腳與第三十八電容C38的一端連接并作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開(kāi)關(guān)芯片U8的9腳與第十接插件PlO的I腳連接；模擬開(kāi)關(guān)芯片U8的10腳與第十接插件PlO的3腳連接；模擬開(kāi)關(guān)芯片U8的11腳與第十接插件PlO的5腳連接；模擬開(kāi)關(guān)芯片U8的12腳與第十接插件PlO的7腳連接；模擬開(kāi)關(guān)芯片U8的7腳與第十接插件PlO的9腳連接；模擬開(kāi)關(guān)芯片U8的6腳與第十接插件PlO的11腳連接；模擬開(kāi)關(guān)芯片U8的5腳與第十接插件PlO的13腳連接；模擬開(kāi)關(guān)芯片U8的4腳與第十接插件PlO的15腳連接；模擬開(kāi)關(guān)芯片U8的13腳與第三十九電容C39的一端連接并作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開(kāi)關(guān)芯片U8的2腳與微處理器芯片U3的29腳連接；模擬開(kāi)關(guān)芯片U8的15腳與微處理器芯片U3的32腳連接；模擬開(kāi)關(guān)芯片U8的16腳與微處理器芯片U3的31腳連接；模擬開(kāi)關(guān)芯片U8的I腳與微處理器芯片U3的30腳連接；模擬開(kāi)關(guān)芯片U8的8腳與第三二極管D3的陰極、運(yùn)算放大器芯片UlO的3腳連接；第三二極管D3的陽(yáng)極接地；運(yùn)算放大器芯片UlO的2腳與I腳、第二十一電阻R21的一端連接；運(yùn)算放大器芯片UlO的4腳接地；運(yùn)算放大器芯片UlO的8腳與第二十六電容C26的一端連接并作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開(kāi)關(guān)芯片U8的14腳接地；第二十一電阻R21的另一端與第二十二電阻R22的一端、運(yùn)算放大器芯片UlO的5腳連接；第二十二電阻R22的另一端接地；運(yùn)算放大器芯片UlO的6腳與7腳、微處理器芯片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接并接地，模擬開(kāi)關(guān)芯片U8的型號(hào)為MAX308CSE ； SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7，SD卡插座U7的I腳與第三十電阻R30的一端、微處理器芯片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器芯片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器芯片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器芯片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器芯片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器芯片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接并作為.3.3V電壓輸出端，SD卡插座U7的型號(hào)為MicroSD ； UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉(zhuǎn)換芯片U5，第二 UART電平轉(zhuǎn)換芯片U6，第三接插件P3，第四接插件P4，第五接插件P5，第一 UART電平轉(zhuǎn)換芯片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉(zhuǎn)換芯片U5的4腳與第二十九電容C29的一端連接；第一UART電平轉(zhuǎn)換芯片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉(zhuǎn)換芯片U5的11腳與微處理器芯片U3的23腳連接；第一 UART電平轉(zhuǎn)換芯片U5的10腳與微處理器芯片U3的25腳連接；第一 UART電平轉(zhuǎn)換芯片U5的12腳與微處理器芯片U3的24腳連接；第一 UART電平轉(zhuǎn)換芯片U5的9腳與微處理器芯片U3的26腳連接 ’第一 UART電平轉(zhuǎn)換芯片U5的16腳與第三i^一電容C31的一端連接并作為3.3V電壓輸出端；第一 UART電平轉(zhuǎn)換芯片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i一電容C31的另一端連接并接地；第一 UART電平轉(zhuǎn)換芯片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉(zhuǎn)換芯片U5的7腳與第四接插件P4的6腳連接；第一 UART電平轉(zhuǎn)換芯片U5的13腳與第四接插件P4的I腳連接；第一 UART電平轉(zhuǎn)換芯片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉(zhuǎn)換芯片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉(zhuǎn)換芯片U5的15腳、第四接插件P4的剩余腳均接地；第二 UART電平轉(zhuǎn)換芯片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉(zhuǎn)換芯片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉(zhuǎn)換芯片U6的11腳與微處理器芯片U3的55腳連接；第二UART電平轉(zhuǎn)換芯片U6的10腳與微處理器芯片U3的63腳連接；第二 UART電平轉(zhuǎn)換芯片U6的12腳與微處理器芯片U3的56腳連接；第二 UART電平轉(zhuǎn)換芯片U6的9腳與微處理器芯片U3的64腳連接；第二 UART電平轉(zhuǎn)換芯片U6的16腳與第三十六電容C36的一端連接并作為3.3V電壓輸出端；第二 UART電平轉(zhuǎn)換芯片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接并接地；第二 UART電平轉(zhuǎn)換芯片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉(zhuǎn)換芯片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉(zhuǎn)換芯片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉(zhuǎn)換芯片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉(zhuǎn)換芯片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第二 UART電平轉(zhuǎn)換芯片U6的15腳、第五接插件P5的剩余腳均接地；第三接插件P3的I腳與微處理器芯片U3的93腳連接；第三接插件P3的2腳與微處理器芯片U3的92腳連接；第三接插件P3的3腳接地，第一 UART電平轉(zhuǎn)換芯片U5的型號(hào)為MAX3232CSE，第二 UART電平轉(zhuǎn)換芯片U6的型號(hào)為MAX3232CSE ； JLINK調(diào)試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2，第二接插件P2的I腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器芯片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器芯片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器芯片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器芯片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器芯片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復(fù)位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接并作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接并接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接并接地；第二接插件P2的11腳架空； 微處理器芯片U3的剩余引腳均架空。
專(zhuān)利摘要本實(shí)用新型公開(kāi)一種水下觀測(cè)網(wǎng)絡(luò)控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號(hào)復(fù)用調(diào)理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調(diào)試電路單元。電源管理模塊包括5V電源轉(zhuǎn)換電路、5V轉(zhuǎn)±12V電源轉(zhuǎn)換電路和3.3V電源轉(zhuǎn)換電路。本實(shí)用新型設(shè)備通信擴(kuò)展能力強(qiáng)，提供CMOS電平及RS232電平共5個(gè)UART串口，傳輸速度快，實(shí)時(shí)性強(qiáng)。不同節(jié)點(diǎn)之間通過(guò)ZigBee無(wú)線(xiàn)通信，網(wǎng)絡(luò)容量大，可支持大范圍水域的調(diào)查需求，設(shè)備功耗低，環(huán)境適應(yīng)性強(qiáng)，設(shè)備處理速度快，功能強(qiáng)大。本實(shí)用新型采用高性能處理器，外擴(kuò)多路AD、RS232串口、多路IO，支持高速大容量外設(shè)存貯。
文檔編號(hào)H04W84/18GK202976444SQ20122072859
公開(kāi)日2013年6月5日 申請(qǐng)日期2012年12月25日 優(yōu)先權(quán)日2012年12月25日
發(fā)明者劉純虎, 顧梅園 申請(qǐng)人:杭州電子科技大學(xué)