專利名稱：基于時(shí)分復(fù)用的并行匹配濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及擴(kuò)頻通信領(lǐng)域。
背景技術(shù)：
擴(kuò)頻通信技術(shù)由于具有抗干擾能力強(qiáng)，截獲概率低和多址接入能力強(qiáng)等優(yōu)點(diǎn)，因而在軍事和民用上都有廣泛的應(yīng)用，例如全球定位系統(tǒng)(GPS)和第三代移動(dòng)通信技術(shù)。然而，要充分發(fā)揮擴(kuò)頻通信的優(yōu)點(diǎn)，接收機(jī)必須首先捕獲接收擴(kuò)頻碼序列，否則將會(huì)導(dǎo)致后續(xù)的解擴(kuò)解調(diào)過(guò)程難以進(jìn)行。偽隨機(jī)碼的捕獲是擴(kuò)頻通信的關(guān)鍵技術(shù)之一。擴(kuò)頻接收中的同步捕獲技術(shù)是決定擴(kuò)頻系統(tǒng)能否正常工作的關(guān)鍵。傳統(tǒng)的捕獲方法有串行捕獲法、順序估計(jì)捕獲法、匹配濾波器同步捕獲法等。下面分析傳統(tǒng)的串行捕獲方法和匹配濾波器同步捕獲法，不失一般性，采用的擴(kuò)頻碼長(zhǎng)度為255，匹配濾波器的輸入數(shù)據(jù)的位寬為12bits，每個(gè)碼片采集一個(gè)點(diǎn)。傳統(tǒng)的串行捕獲方法如

圖1所示，本地PN碼序列發(fā)生器產(chǎn)生的擴(kuò)頻碼CnC2,...， C255與輸入數(shù)據(jù)di+1，di+2，...分別相乘，送入到一個(gè)積分清零器。當(dāng)積分清零器的累加數(shù)據(jù)達(dá)到255個(gè)時(shí)，積分的結(jié)果即為255個(gè)輸入數(shù)據(jù)和本地255個(gè)擴(kuò)頻碼的相關(guān)值R(i)，如公式
權(quán)利要求
1.基于時(shí)分復(fù)用的并行匹配濾波器，其特征在于它包括M個(gè)移位寄存器(1)、M個(gè)乘法器(2)、M+1個(gè)數(shù)據(jù)選擇器(3)、一個(gè)移位累加器(4)、一個(gè)M級(jí)的FIFO結(jié)構(gòu)(5)、N個(gè)寄存器(Reg)、一個(gè)第一累加器(6)和一個(gè)第二累加器(7)；其中，N為輸入數(shù)據(jù)與本地整個(gè)周期的擴(kuò)頻碼的相關(guān)函數(shù)R(i)所分成的計(jì)算段數(shù)，本地整個(gè)周期的擴(kuò)頻碼周期除以所述的段數(shù)進(jìn)位取整為M，其中N和M為整數(shù)，M個(gè)移位寄存器(1)、M個(gè)乘法器(2)和M個(gè)數(shù)據(jù)選擇器(3)組成M組運(yùn)算器，每一組運(yùn)算器均包括一個(gè)移位寄存器(1)、一個(gè)乘法器(2)和一個(gè)數(shù)據(jù)選擇器(3)，所述的移位寄存器(1)的輸出端與所述的乘法器(2)的一個(gè)輸入端連接， 所述的乘法器(2)的另一個(gè)輸入端與所述的數(shù)據(jù)選擇器(3)的輸出端連接，所述的數(shù)據(jù)選擇器(3)的N個(gè)輸入端分別輸入第i個(gè)擴(kuò)頻碼、第i+MX 1個(gè)擴(kuò)頻碼至第i+MX (N-I)個(gè)擴(kuò)頻碼，并且每一組運(yùn)算器中的移位寄存器(1)、乘法器(2)和數(shù)據(jù)選擇器(3)的連接關(guān)系相同，所述的M個(gè)移位寄存器(1)為串行輸入并行輸出，所述的M個(gè)乘法器(2)的輸出端均與第一累加器(6)的輸入端連接，所述的M個(gè)數(shù)據(jù)選擇器(3)的受控端與移位累加器(4)的控制端連接，所述的移位累加器(4)的控制端還與第M+1個(gè)數(shù)據(jù)選擇器(3)的受控端連接， 第一累加器(6)的輸出端與第M+1個(gè)數(shù)據(jù)選擇器(3)的輸入端連接，第M+1個(gè)數(shù)據(jù)選擇器 (3)的N個(gè)輸出端分別與M級(jí)的FIFO結(jié)構(gòu)(5)的輸入端和第N個(gè)寄存器(Reg)的輸入端連接，M級(jí)的FIFO結(jié)構(gòu)(5)的輸出端分別與N-I個(gè)寄存器(Reg)的輸入端連接，N-I個(gè)寄存器(Reg)的輸出端和第N個(gè)寄存器(Reg)的輸出端同時(shí)與第二累加器(7)的輸入端連接， 第二累加器(7)的輸出端為匹配濾波輸出端。
全文摘要
基于時(shí)分復(fù)用的并行匹配濾波器。它涉及擴(kuò)頻通信領(lǐng)域，它針對(duì)傳統(tǒng)的匹配濾波器硬件消耗大的缺點(diǎn)。它包括M個(gè)移位寄存器、M個(gè)乘法器、M+1個(gè)數(shù)據(jù)選擇器、一個(gè)移位累加器、一個(gè)M級(jí)的FIFO結(jié)構(gòu)、N個(gè)寄存器、一個(gè)第一累加器和一個(gè)第二累加器；把輸入序列與本地整個(gè)周期擴(kuò)頻碼的相關(guān)運(yùn)算分段進(jìn)行，最后疊加起來(lái)形成全周期的相關(guān)值。對(duì)每段的相關(guān)運(yùn)算使用相同的寄存器、乘法器和加法單元，并把每段的相關(guān)值存入FIFO結(jié)構(gòu)中，最后把各段數(shù)據(jù)相加形成整個(gè)周期的相關(guān)值。在保持?jǐn)U頻增益不變的情況下，由于每段數(shù)據(jù)跟本地?cái)?shù)據(jù)的相關(guān)值計(jì)算采用了相同的邏輯資源，因而硬件消耗得到大幅度降低。這適用于長(zhǎng)周期偽碼的快速捕獲。
文檔編號(hào)H04B1/7093GK102201832SQ20111012346
公開(kāi)日2011年9月28日 申請(qǐng)日期2011年5月13日 優(yōu)先權(quán)日2011年5月13日
發(fā)明者任廣輝, 吳芝路, 寧文靜, 江立輝, 王剛毅, 趙雅琴 申請(qǐng)人:哈爾濱工業(yè)大學(xué)