專利名稱：多通道數(shù)字化閃光x射線成像裝置的制作方法
技術領域：
本發(fā)明涉及一種多通道數(shù)字化閃光X射線成象裝置，屬輻射成象技術領域。
本發(fā)明設計了一種多通道數(shù)字化閃光X射線成像裝置，該裝置由多個相同的探測器、并行口控制器和一臺計算機組成。系統(tǒng)工作過程為X射線穿過被研究物體打到探測器的閃爍屏，轉換為熒光圖像，通過反射鏡被CCD攝像機拍攝到，同時X射線機啟動探測器的數(shù)字圖像采集電路，將CCD攝像機拍到的圖像數(shù)字化，存儲于靜態(tài)存儲器中。計算機通過并行口發(fā)送選通信號，分別選通各個探測器，然后計算機發(fā)讀命令將各探測器的數(shù)字圖像讀進來。在計算機上顯示所拍到的各幅圖像。系統(tǒng)組成如

圖1。
本發(fā)明的特征在于它含有以下部件并行口控制器，與上述計算機互連且接收閃光X射線源的同步信號。以便經(jīng)并行口探測器處理后發(fā)送給各探測器，做圖像采集的啟動信號；探測器有幾個，彼此相同，在位置分布上與射線源匹配，它含有探測器箱，位于探測器箱一側的閃爍屏，與該閃爍屏成45°角的反射鏡，位于該探測箱內(nèi)且鏡頭對準閃爍屏全視野的CCD攝像機，位于該探測器箱內(nèi)且輸入端與CCD攝像機的輸出端相連而輸出端與探測器箱壁的DB25接口相連的數(shù)字圖像采集電路。
所述的位于探測器箱內(nèi)的數(shù)字圖像采集電路含有輸入緩沖放大器，輸入為視頻信號；
數(shù)/模轉換器ADC，與輸入緩沖放大器的輸出端相連；同步分離器，與輸入緩沖放大器的輸出端相連；時序的和存儲器存取地址控制電路，由現(xiàn)場可編程門陣列FPGA構成，它分別與上述ADC和并行口控制器相互連接，而與上述同步分離器輸出端相連；靜態(tài)存儲器接收ADC的輸出信號且與上述FPGA互連；同步觸發(fā)器，它與上述FPGA互連。
所述的FPGA是FPGAXC3020。
所述的時序和存儲器存取地址的控制電路含有輸入接口接收并行口控制器的控制信號，同步分離器的同步信號，同步觸發(fā)器的觸發(fā)信號。
用于產(chǎn)生地址信號的時序電路，輸入端與輸入接口相連；用于產(chǎn)生地址控制信號的時序控制電路，輸入端與該地址信號發(fā)生電路的輸出端相連；讀寫控制邏輯電路，和輸入接口相連；輸出接口，輸入地址控制信號和讀寫控制邏輯信號；輸出地址碼、地址控制輸出信號和面向并行口控制器的輸出控制信號。
所述的輸入緩沖放大采用芯片MAX4100。
所述的同步分離器采用芯片LM1881。
所述的靜態(tài)存儲器采用三片IS61C1024-15芯片。
所述的ADC采用德州儀器公司低功耗(90mW)高速A/D轉換器TLC5510。
所述的并行口緩沖電路采用了一個芯片SN74CBT3244。
試驗證明，它具有結構簡單，體積小、成本低且可靠性高等優(yōu)點。
圖2、探測器的結構示意圖。
圖3、圖像采集電路的電路原理框圖。
圖4、輸入緩沖放大電路的電路原理圖。
圖5、同步分離器的電路原理圖。
圖6、靜態(tài)存儲器的電路原理圖。
圖7、ADC的電路原理圖。
圖8、同步觸發(fā)器的電路原理圖。
圖9、并行口控制器的電路原理圖。
圖10、FPGA內(nèi)部電路原理圖。
圖11、時鐘電路原理圖。
圖12、并行口緩沖電路原理圖。
各探測器結構相同，其功能是獲取閃光數(shù)字圖像，存儲于存儲器。圖像象素數(shù)為768×512。它們分別與并行口控制器相連。并行口控制器與計算機的并行口相連。閃光X射線源的同步信號通過并行口控制器調理后提供給各探測器，做啟動采集信號。在做高速攝影時，各探測器的位置可以任意放置。只要與射線源的位置匹配即可。如常用的將4個探測器順序放置，拍攝彈頭的運動過程及姿態(tài)變化，也可以兩兩正交放置，拍攝運動物體垂直方向的運動情況。總之，探測器位置可以根據(jù)實驗情況靈活擺放。
再見圖2。
探測器由X射線閃爍屏1、反射鏡2、CCD攝像機3和數(shù)字圖像采集電路4組成。X射線閃爍屏1位于探測器箱5的一側，反射鏡2與其夾45°角。CCD攝像機3固定在探測器箱5內(nèi)，通過調節(jié)攝像機鏡頭，可以使攝像機對準閃爍屏1的全視野。數(shù)字圖像采集電路4置于探測器箱5內(nèi)，CCD攝像機3的輸出與其相接。采集電路輸出與探測器箱壁的DB25接口6相接。攝像機工作于PAL制，幀積分模式。攝像機處于連續(xù)工作狀態(tài)，通過閃光X射線源給出的同步信號來啟動圖像采集，數(shù)字化相應的攝像機圖像。7是防護屏。探測箱反射鏡一側為斜角，在反射鏡后貼上黑色薄塑料板，以減少射線的散射干擾。
數(shù)字圖像采集電路4將攝像機的模擬視頻信號數(shù)字化并存儲，主要由緩沖放大器、同步分離器、ADC、FPGAXC3020和靜態(tài)存儲器組成。圖3為其原理框圖。攝像機輸出模擬視頻信號經(jīng)放大，由ADC轉換為數(shù)字圖像，存儲在靜態(tài)存儲器中。FPGAXC3020主要提供ADC需要的時序和存儲器的存取地址。每個圖像采集電路均通過并口線與并行口控制器相連，攝像機和采集電路電源均由并行口控制器提供。
放大器如圖4。其功能是將輸入視頻進行線性放大?？烧{電阻R2主要用來調整基線電平。放大輸出為AM。
同步分離器如圖5。同步分離芯片LM1881，它可以通過AC耦合復合視頻信號，解析出復合同步信號、垂直同步信號及奇偶場電平信號等，用于對視頻信號的同步采集。從放大視頻AM中分離出場同步信號VERTICAL，行同步信號BURST。
靜態(tài)存儲電路如圖6。采用CMOS靜態(tài)隨機存儲器IS61C1024L，其內(nèi)存容量為128K×8Bits，存取速度為15ns，根據(jù)采樣速率可知，一幅圖像需內(nèi)存768×512×8Bits，因此需存儲器3片。先通過30腿選中，又FPGA給其提供16位地址信息。在相應地址存儲數(shù)據(jù)。
A/D轉換器如圖7。A/D轉換器采用德州儀器公司低功耗(90mW)高速A/D轉換器TLC5510。
同步觸發(fā)器如圖8。閃光X射線源的同步信號經(jīng)過分壓，使光耦導通，光耦輸出經(jīng)過反相得到觸發(fā)信號VSYN。
并行口緩沖電路如圖9。數(shù)字信號經(jīng)過緩沖器SN74CBT3244后，傳輸距離得到增強。
圖10是FPGA內(nèi)部電路原理框圖。主要包括輸入輸出接口，地址產(chǎn)生電路，地址控制電路和讀寫控制邏輯電路。輸入接口接收讀寫控制信號，攝像機同步信號和觸發(fā)信號。輸出接口輸出靜態(tài)存儲器地址信號，控制信號和時鐘信號。
圖11是時鐘產(chǎn)生電路原理圖。為了使時鐘頻率更加接近攝像機時鐘頻率，我們采用2倍攝像機時鐘頻率的晶振，經(jīng)過1/2分頻得到時鐘。
圖12是并行口控制器原理圖。并行口控制器由邏輯控制電路和電源模塊組成，通過一根并口線與計算機并行口相連。邏輯控制電路實現(xiàn)對各探測器的選通，電源模塊給控制器和各探測器提供電源。計算機通過并行口控制器可以實現(xiàn)對多個探測器的選通，將各幅圖像分別傳輸至計算機。計算機通過并口讀取圖像數(shù)據(jù)之前必須選通相應的數(shù)據(jù)采集電路，同時只能有一路數(shù)據(jù)采集電路被選通。圖中JPC接計算機，JCAMERA1～JCAMERA4分別接相應的探測器，DB0～DB7為數(shù)據(jù)信號，WRITEN為寫選通信號，READIN為讀選通信號，RESET為采集電路復位信號，P18～P21接地。所選通的數(shù)據(jù)采集電路通道由鎖存器XSEL_LATCH內(nèi)的控制字決定。READIN(針腳17)為低電平時，在WRITEIN(針腳1)的下降沿計算機可以通過數(shù)據(jù)線將選通控制字寫入鎖存器?？刂谱值拿恳晃粚宦窋?shù)據(jù)采集電路該位為1時，所對應的通道被選通。READIN和WRITEIN之間有硬件互鎖，產(chǎn)生READ和WRITE信號，后兩個信號不會同時為高，以保證對數(shù)據(jù)線不會同時進行讀和寫的操作。見圖12.a及12.b。READ信號和控制字的每一位相與，產(chǎn)生對應通道的READi(I＝1，2，3，4)信號，這樣就實現(xiàn)了選通功能。見圖12.c.d。另外，各路采集電路采集結束信號FINISHi(i＝1，2，3，4)(針腳12)和計算機查詢得到的FINISH信號(針腳12)滿足FINISH=ΣiFINISHi.]]>。見圖12.e。這就意味著只要有一路采集電路結束，計算機就開始獲取圖像數(shù)據(jù)。圖12.f是觸發(fā)信號分壓電路，圖12.g是四個輸入并口和輸出并口的接線圖。請見圖12。
由此可見，該裝置具有結構簡單，體積小，低成本的優(yōu)點。
權利要求
1.多通道數(shù)字化閃光X射線成像裝置含有探測部件和一臺計算機，其特征在于，它含有以下部件并行口控制器與上述計算機互連且接收閃光X射線源的同步信號。以便經(jīng)并行口控制器處理后發(fā)送給各探測器，做圖像采集的啟動信號；探測器有多個彼此相同，在位置分布上與射線源匹配，它含有探測器箱，位于探測器箱一側的閃爍屏，與該閃爍屏成45°角的反射鏡，位于該探測箱內(nèi)且鏡頭對準閃爍屏全視野的CCD攝像機，位于該探測器箱內(nèi)且輸入端與CCD攝像機的輸出端相連而輸出端與探測器箱壁的DB25接口相連的數(shù)字圖像采集電路。
2.根據(jù)權利要求1所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于，所述的位于探測器箱內(nèi)的數(shù)字圖像采集電路含有輸入緩沖放大器輸入為視頻信號；數(shù)/模轉換器ADC與輸入緩沖放大器的輸出端相連；同步分離器與輸入緩沖放大器的輸出端相連；時序的和存儲器存取地址的控制電路由現(xiàn)場可編程門陣列FPGA構成，它分別與上述ADC和并行口控制器相互連接，而與上述同步分離器輸出端相連；靜態(tài)存儲器接收ADC的輸出信號且與上述FPGA互連；同步觸發(fā)器它與上述FPGA互連。
3.根據(jù)權利要求1所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的FPGA是FPGAXC3020。
4.根據(jù)權利要求2所述的多通道數(shù)字閃光X射線成像裝置，其特征在于所述的時序和存儲器存取地址的控制電路含有輸入接口接收并行口控制器的控制信號，同步分離器的同步信號，同步觸發(fā)器的觸發(fā)信號。用于產(chǎn)生地址信號的時序電路輸入端與輸入接口相連；用于產(chǎn)生地址控制信號的時序控制電路輸入端與該地址信號發(fā)生電路的輸出端相連；讀寫控制邏輯電路和輸入接口相連；輸出接口輸入地址控制信號和讀寫控制邏輯信號；輸出地址碼、地址控制輸出信號、圖像數(shù)據(jù)信號和面向并行口控制器的輸出控制信號。
5.根據(jù)權利要求2所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的輸入緩沖放大器采用芯片MAX4100。
6.根據(jù)權利要求2所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的同步分離器采用芯片LM1881。
7.根據(jù)權利要求2所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的靜態(tài)存儲器采用三片IS61C1024-15芯片。
8.根據(jù)權利要求2所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的ADC采用德州儀器公司低功耗(90mW)高速A/D轉換器TLC5510。
9.根據(jù)權利要求2所述的多通道數(shù)字化閃光X射線成像裝置，其特征在于所述的并行口緩沖電路采用了一個芯片SN74CBT3244。
全文摘要
多通道數(shù)字化閃光X射線成像裝置屬于輻射成像技術領域。其特征在于它用一臺計算機通過并行口控制器來控制多個相同的探測器。脈沖X射線源發(fā)出X射線，穿過被研究目標，同時，它通過并行口控制器向與閃光X射線源在位置上匹配的多個探測器中的各圖像采集電路發(fā)出啟動信號，進行圖像的數(shù)字化采集，把數(shù)字圖像存儲于靜態(tài)存儲器中。再由計算機通過并行口把數(shù)字圖像傳入計算機。它可用于研究彈道和爆炸過程，具有結構簡單，體積小，成本低，易于使用的優(yōu)點。
文檔編號H04N5/32GK1447590SQ03121938
公開日2003年10月8日 申請日期2003年4月18日 優(yōu)先權日2003年4月18日
發(fā)明者王 義, 程建平, 李元景, 張斌全, 鄧智, 唐樂 申請人:清華大學