一種用于勵磁調(diào)速系統(tǒng)中的pwm模擬da輸出電路的制作方法
【專利摘要】本發(fā)明提供一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路，包括處理器、磁耦隔離器U4、一級運算放大器U1、二級運算放大器U2、三級運算放大器U3、三極管T1和三極管T2，所述處理器為TI公司的DSP，型號為TMS320F28335，其帶有PWM功能輸出，PWM輸出經(jīng)過磁耦隔離器U4進行信號隔離，這樣輸出端與主芯片可進行隔離，增加系統(tǒng)的可靠性，然后經(jīng)過三級運放進行信號的處理，并經(jīng)過二極管D1進行保護輸出。本PWM模擬DA輸出電路不需要專門的DA芯片，成本較低，且電路設(shè)計穩(wěn)定可靠；具有電路設(shè)計簡單、故障率低、電路穩(wěn)定性好等優(yōu)點。
【專利說明】
一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬D A輸出電路
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于電力應(yīng)用領(lǐng)域，尤其是涉及一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路。
【背景技術(shù)】
[0002]勵磁技術(shù)是一種先進的發(fā)電及調(diào)速驅(qū)動技術(shù)，現(xiàn)今已被廣泛應(yīng)用。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明旨在提出一種電路設(shè)計簡單、穩(wěn)定性好的用于勵磁調(diào)速系統(tǒng)中的PffM模擬DA輸出電路。
[0004]為達到上述目的，本發(fā)明的技術(shù)方案是這樣實現(xiàn)的:
[0005]—種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路，包括處理器、磁耦隔離器U4、一級運算放大器Ul、二級運算放大器U2、三級運算放大器U3、三極管Tl和三極管T2，所述磁耦隔離器U4的第三管腳接所述處理器，所述磁耦隔離器U4的第十四管腳依次通過電阻R1、電阻R2、一級運算放大器U1、二級運算放大器U2、三級運算放大器U3后與所述三極管Tl的基極相連，所述二級運算放大器U2的第七管腳依次通過電阻R7、可變電阻RWl和電阻R6后接地，所述可變電阻RWl的滑片與二級運算放大器U2的第六管腳相連，所述三極管Tl的集電極分兩路，一路通過電阻R4后與12V電源相連，另一路與所述三極管T2的集電極相連，所述三極管Tl的發(fā)射極與所述三極管T2的基極相連，所述三極管T2的發(fā)射極分三路，第一路通過電阻R3與三級運算放大器U3的第九管腳相連，第二路通過電阻R8后接地，第三路通過二極管Dl、電阻R5后輸出控制信號。
[0006]進一步的，所述處理器為TI公司的DSP，型號為TMS320F28335。
[0007]進一步的，所述磁耦隔離器U4型號為ADUM1410。
[0008]進一步的，所述一級運算放大器Ul、二級運算放大器U2、三級運算放大器U3的型號為LM224。
[0009]相對于現(xiàn)有技術(shù)，本發(fā)明所述的用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路具有以下優(yōu)勢:由于處理器TMS320F28335本身帶PffM輸出，不需要專門的DA芯片，成本較低，且電路設(shè)計穩(wěn)定可靠;具有電路設(shè)計簡單、故障率低、電路穩(wěn)定性好等優(yōu)點。
【附圖說明】
[0010]構(gòu)成本發(fā)明的一部分的附圖用來提供對本發(fā)明的進一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中:
[0011]圖1是本發(fā)明的電路圖。
【具體實施方式】
[0012]需要說明的是，在不沖突的情況下，本發(fā)明中的實施例及實施例中的特征可以相互組合。
[0013]下面將參考附圖并結(jié)合實施例來詳細(xì)說明本發(fā)明。
[0014]如圖1所示，一種用于勵磁調(diào)速系統(tǒng)中的PffM模擬DA輸出電路，包括處理器、磁耦隔離器U4、一級運算放大器Ul、二級運算放大器U2、三級運算放大器U3、三極管Tl和三極管T2，所述磁耦隔離器U4的第三管腳接所述處理器，所述磁耦隔離器U4的第十四管腳依次通過電阻Rl、電阻R2、一級運算放大器U1、二級運算放大器U2、三級運算放大器U3后與所述三極管Tl的基極相連，所述二級運算放大器U2的第七管腳依次通過電阻R7、可變電阻RWl和電阻R6后接地，所述可變電阻RWl的滑片與二級運算放大器U2的第六管腳相連，所述三極管Tl的集電極分兩路，一路通過電阻R4后與12V電源相連，另一路與所述三極管T2的集電極相連，所述三極管Tl的發(fā)射極與所述三極管T2的基極相連，所述三極管T2的發(fā)射極分三路，第一路通過電阻R3與三級運算放大器U3的第九管腳相連，第二路通過電阻R8后接地，第三路通過二極管D1、電阻R5后輸出控制信號。所述處理器為TI公司的DSP，型號為TMS320F28335，所述磁耦隔離器U4型號為ADUM1410，所述一級運算放大器U1、二級運算放大器U2、三級運算放大器U3的型號為LM224。
[0015]本實例的工作過程:處理器為TI公司的DSP，型號為TMS320F28335，其帶有PffM功能輸出，Pmi輸出經(jīng)過磁耦隔離器U4進行信號隔離，這樣輸出端與主芯片可進行隔離，增加系統(tǒng)的可靠性，然后經(jīng)過三級運放進行信號的處理，并經(jīng)過二極管Dl進行保護輸出。
[0016]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【主權(quán)項】
1.一種用于勵磁調(diào)速系統(tǒng)中的HVM模擬DA輸出電路，其特征在于:包括處理器、磁耦隔離器U4、一級運算放大器Ul、二級運算放大器U2、三級運算放大器U3、三極管Tl和三極管T2，所述磁耦隔離器U4的第三管腳接所述處理器，所述磁耦隔離器U4的第十四管腳依次通過電阻Rl、電阻R2、一級運算放大器U1、二級運算放大器U2、三級運算放大器U3后與所述三極管Tl的基極相連，所述二級運算放大器U2的第七管腳依次通過電阻R7、可變電阻RWl和電阻R6后接地，所述可變電阻RWl的滑片與二級運算放大器U2的第六管腳相連，所述三極管Tl的集電極分兩路，一路通過電阻R4后與12V電源相連，另一路與所述三極管T2的集電極相連，所述三極管Tl的發(fā)射極與所述三極管T2的基極相連，所述三極管T2的發(fā)射極分三路，第一路通過電阻R3與三級運算放大器U3的第九管腳相連，第二路通過電阻R8后接地，第三路通過二極管Dl、電阻R5后輸出控制信號。2.根據(jù)權(quán)利要求1所述的一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路，其特征在于:所述處理器為TI公司的DSP，型號為TMS320F28335。3.根據(jù)權(quán)利要求1所述的一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路，其特征在于:所述磁耦隔離器U4型號為ADUM1410。4.根據(jù)權(quán)利要求1所述的一種用于勵磁調(diào)速系統(tǒng)中的PWM模擬DA輸出電路，其特征在于:所述一級運算放大器U1、二級運算放大器U2、三級運算放大器U3的型號為LM224。
【文檔編號】H03M1/66GK105939159SQ201511004562
【公開日】2016年9月14日
【申請日】2015年12月27日
【發(fā)明人】楊立軍
【申請人】天津市品通電力科技有限公司