高壓驅(qū)動電路的濾波電路和高壓驅(qū)動電路的制作方法
【專利摘要】本發(fā)明公開一種高壓驅(qū)動電路的濾波電路和高壓驅(qū)動電路。該濾波電路包括：第一反相器，接收第一電平移位信號并輸出第一反相信號；第二反相器，接收第二電平移位信號并輸出第二反相信號；第一延時濾波電路，分別接收第一反相信號和第二反相信號，輸出第一短延時信號和第二短延時信號；第二延時濾波電路，分別接收第二反相信號和第一反相信號，輸出第一長延時信號和第二長延時信號；第一或非門接收第一短延時信號和第一長延時信號，輸出第一或非信號；第二或非門接收第二短延時信號和第二長延時信號，輸出第二或非信號。該濾波電路可在濾除共模噪聲的同時改善差模噪聲的濾除能力，提高噪聲濾除效率。
【專利說明】
高壓驅(qū)動電路的濾波電路和高壓驅(qū)動電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及高壓集成電路領(lǐng)域，尤其涉及高壓集成電路中的數(shù)字模擬混合濾波技術(shù)，具體涉及一種高壓驅(qū)動電路的濾波電路和高壓驅(qū)動電路。
【背景技術(shù)】
[0002]高壓集成電路(HVIC)是一種帶各種保護(hù)電路、低壓控制電路、高壓功率器件等功能的柵極驅(qū)動電路，它將電力電子與半導(dǎo)體技術(shù)結(jié)合，顯著提高了整機(jī)的集成度和穩(wěn)定性，具有集成密度高、體積小、速度快、功耗低等優(yōu)點(diǎn)，逐漸取代傳統(tǒng)的分立器件，越來越多的被應(yīng)用在MOSFET(Metal-Oxide_Semiconductor or Field-Effect Transistor，金屬-氧化層-半導(dǎo)體-場效應(yīng)晶體管)、IGBT( Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)的驅(qū)動領(lǐng)域。其中，高壓集成電路可分為低壓區(qū)和高壓區(qū)，低壓區(qū)電源采用外部供電，高壓區(qū)電源采用自舉供電。
[0003]如圖1所示，現(xiàn)有的高壓驅(qū)動電路包括順序相連的窄脈沖信號產(chǎn)生電路、電平移位電路、電平移位電路、濾波電路和RS觸發(fā)器。0-15V的原始脈沖信號X輸入至窄脈沖信號產(chǎn)生電路，窄脈沖信號產(chǎn)生電路分別在原始脈沖信號X的上升沿、下降沿分別產(chǎn)生0-15V的上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF。電平移位電路0-15V的對上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF進(jìn)行電平移位處理，產(chǎn)生600V-615V的電平移位信號C和電平移位信號D，傳送到高壓集成電路的高壓區(qū)；由RS觸發(fā)器將600V-615V的電平移位信號C和電平移位信號D進(jìn)行處理，還原成與原始脈沖信號X相位和波形一致但電壓范圍不一致的還原脈沖信號Ql，以實(shí)現(xiàn)對高壓區(qū)MOSFET或IGBT的驅(qū)動。
[0004]可以理解地，電平移位電路用于將同一個芯片上將對地0-15V的窄脈沖信號ON和OFF轉(zhuǎn)換成對地600V-615V的電平移位信號C和D，以實(shí)現(xiàn)對高壓區(qū)MOSFET或IGBT的驅(qū)動?？梢岳斫獾?，窄脈沖信號ON和OFF經(jīng)過電平移位電路時，由于環(huán)境影響和工藝生產(chǎn)差異可能產(chǎn)生共模噪聲干擾和差模噪聲干擾，噪聲干擾在電平移位信號C和D經(jīng)RS觸發(fā)器復(fù)合成還原信號Ql輸出時，會引起芯片系統(tǒng)的信號混亂，對應(yīng)用該高壓驅(qū)動電路的芯片系統(tǒng)造成損壞。因此，為確保信號傳遞的準(zhǔn)確性，需在電位移位電路和RS觸發(fā)器之間設(shè)置濾波電路，用于將電平移位電路中產(chǎn)生的共模噪聲和差模噪聲濾除。
[0005]如圖1所示，現(xiàn)有濾波電路包括兩個一級反相器電路、兩個二極反相器電路和兩個或非門電路;其中，二極反相器電路由兩個一級反相器電路串聯(lián)而成。電平移位信號C經(jīng)一級反相器電路處理得到反相信號J，經(jīng)二級反相器電路處理得到反相信號F。電平移位信號D經(jīng)一級反相器電路處理得到反相信號E，經(jīng)二級反相器電路處理得到反相信號F。反相信號E和F經(jīng)或非門電路進(jìn)行或非處理后形成或非信號SI并輸出至RS觸發(fā)器的S端。反相信號G和J經(jīng)或非門電路進(jìn)行或非處理后形成或非信號Rl并輸出至RS觸發(fā)器的R端。RS觸發(fā)器對或非信號SI和Rl進(jìn)行還原，從RS觸發(fā)器的Q端輸出還原信號Ql。
[0006]現(xiàn)有濾波電路由不同閾值的反相器電路和或非門電路組成，在電平移位電路的NMOS管NI和NMOS管N2導(dǎo)通或關(guān)斷時，由于電平移位電路的MOS管關(guān)斷速度通常比較慢，但是開啟速度卻很快的開關(guān)特性，造成上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF在傳遞時，翻轉(zhuǎn)時間較長，上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF的波形斜率較小，此時利用反相器電路不同的翻轉(zhuǎn)閾值，使反相器電路的輸出波形有一個小的時間差，這個時間差是該濾波電路的差模濾除能力。圖2為現(xiàn)有濾波電路的信號邏輯圖，該濾波電路的差模濾除能力受限于電平轉(zhuǎn)換電路的翻轉(zhuǎn)波形斜率影響，MOS管翻轉(zhuǎn)斜率大，該濾波電路差模濾除能力弱，反之則強(qiáng)。
[0007]現(xiàn)有濾波電路主要由反相器電路和或非門電路組成，通過或非門電路可以很好的濾除共模噪聲;對于差模噪聲，電平移位電路輸出的電平移位信號C和電平移位信號D有較小斜率的上升沿和下降沿，不同反相器電路的翻轉(zhuǎn)閾值的響應(yīng)時間不同，這個時間差就是其濾除差模的能力大小。電平移位電路中NMOS管NI和匪OS管N2的關(guān)斷速度較慢，而開啟速度較快，使得不同的翻轉(zhuǎn)閾值反相器電路之間響應(yīng)時間差較小，從而只能產(chǎn)生很小甚至不能產(chǎn)生差模濾除時間。可以理解地，NMOS管NI和NMOS管N2在快速開啟時如果不能濾除差模噪聲，從而對高壓驅(qū)動電路對MOSFET或IGBT的驅(qū)動造成影響。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有高壓驅(qū)動電路的濾波電路的差模濾波能力受限于電平移位電路的MOS管的開關(guān)速度，提供一種高壓驅(qū)動電路的濾波電路和高壓驅(qū)動電路。
[0009]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種高壓驅(qū)動電路的濾波電路，包括第一反相器、第二反相器、第一延時濾波電路、第二延時濾波電路、第一或非門和第二或非門；
[0010]所述第一反相器用于對接收到的第一電平移位信號進(jìn)行反相處理，并輸出第一反相信號；
[0011]所述第二反相器用于對接收到的第二電平移位信號進(jìn)行反相處理，并輸出第二反相信號；
[0012]所述第一延時濾波電路用于對接收到所述第一反相信號進(jìn)行處理以輸出第一短延時信號;并對接收到的所述第二反相信號進(jìn)行處理以輸出第二短延時信號；
[0013]所述第二延時濾波電路用于對接收到所述第二反相信號進(jìn)行處理以輸出第一長延時信號;并對接收到的所述第一反相信號進(jìn)行處理以輸出第二長延時信號；
[0014]所述第一或非門用于對接收到的所述第一短延時信號和所述第一長延時信號進(jìn)行或非處理，以輸出第一或非信號；
[0015]所述第二或非門用于對接收到的所述第二短延時信號和所述第二長延時信號進(jìn)行或非處理，以輸出第二或非信號。
[0016]優(yōu)選地，所述第一延時濾波電路包括第一RC延時支路和第一反相支路；
[0017]所述第二延時濾波電路包括第二RC延時支路和第二反相支路；
[0018]所述第一反相支路與所述第二反相支路配合，以使第一反相信號處理后的第一短延時信號和第一長延時信號反相，并使第二反相信號處理后的第二短延時信號和第二長延時信號反相。
[0019]優(yōu)選地，所述第一 RC延時支路包括第一延時PMOS管、第一延時NMOS管、第一延時電阻和第一延時電容;所述第一延時PMOS管和所述第一延時NMOS管的柵極分別接信號輸入端，漏極分別連接在所述第一延時電阻的兩端;第一延時PMOS管的漏極與所述第一延時電阻之間接信號輸出端;所述第一延時電容一端連接在所述第一延時PMOS管的漏極與所述第一延時電阻之間，另一端接地。
[0020]優(yōu)選地，所述第二 RC延時支路包括第二延時PMOS管、第二延時NMOS管、第二延時電阻和第二延時電容;所述第二延時PMOS管和所述第二延時NMOS管的柵極分別接信號輸入端，漏極分別連接在所述第二延時電阻的兩端;第二延時NMOS管的漏極與所述第二延時電阻之間接信號輸出端;所述第二延時電容一端連接在所述第二延時NMOS管與所述第二延時電阻之間，另一端接地。
[0021]優(yōu)選地，所述第一反相支路包括一級反相器，所述第二反相支路包括二級反相器；
[0022]或者，所述第一反相支路包括二級反相器，所述第二反相支路包括一級反相器；
[0023]其中，所述二級反相器包括串聯(lián)的兩個所述一級反相器，每一所述一級反相器包括一反相PMOS管和一反相NMOS管，所述反相PMOS管和所述反相NMOS管的柵極分別接信號輸入端，漏極分別接信號輸出端。
[0024]本發(fā)明還提供一種高壓驅(qū)動電路，包括窄脈沖信號產(chǎn)生電路、電平移位電路、所述濾波電路和RS觸發(fā)器；
[0025]所述窄脈沖信號產(chǎn)生電路用于接收原始脈沖信號，并輸出上升沿窄脈沖信號和下降沿窄脈沖信號；
[0026]所述電平移位電路用于對所述上升沿窄脈沖信號進(jìn)行電平移位處理，以形成所述第一電平移位信號；并用于對所述下降沿窄脈沖信號進(jìn)行電平移位處理，以形成所述第二電平移位信號；
[0027]所述RS觸發(fā)器包括S端、R端和Q端;所述S端用于接收所述第一或非信號，所述R端用于接收所述第二或非信號，所述Q端用于輸出所述原始脈沖信號對應(yīng)的還原脈沖信號。
[0028]優(yōu)選地，所述電平移位電路包括第一移位支路和第二移位支路；
[0029]所述第一移位支路包括第一移位NMOS管、第一移位電阻和第一鉗位二極管;所述第一移位NMOS管的柵極與所述窄脈沖信號產(chǎn)生電路相連，漏極與所述第一移位電阻相連，源極接公共端;所述第一鉗位二極管與所述第一移位電阻并聯(lián)；
[0030]所述第二移位支路包括第二移位NMOS管、第二移位電阻和第二鉗位二極管;所述第二移位NMOS管的柵極與所述窄脈沖信號產(chǎn)生電路相連，漏極與所述第二移位電阻相連，源極接公共端;所述第二鉗位二極管與所述第二移位電阻并聯(lián)。
[0031]優(yōu)選地，所述高壓驅(qū)動電路還包括與所述RS觸發(fā)器相連的電流放大電路。
[0032]優(yōu)選地，所述電流放大電路包括第三反相器、第一放大NMOS管和第二放大NMOS管；所述第三反相器的輸入端與所述RS觸發(fā)器的Q端相連，輸出端與所述第二放大NMOS管的柵極相連;所述第二放大匪OS管的源極接低電位供應(yīng)端VS，漏極與所述第一放大WOS管的源極相連;所述第一放大NMOS管的柵極與所述RS觸發(fā)器的Q端相連，漏極接高電位供應(yīng)端VB。
[0033]本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn):本發(fā)明所提供的濾波電路可產(chǎn)生一確定的差模噪聲濾除時間，不受電平移位電路中MOS管開關(guān)速度的影響，有準(zhǔn)確的差模噪聲濾除能力，在濾除共模噪聲的同時可濾除共模噪聲前沿的差模噪聲和共模噪聲后沿的差模噪聲，大大改善差模噪聲的濾除能力，提高噪聲濾除效率，防止噪聲干擾而導(dǎo)致電路邏輯不能正常工作。
【附圖說明】
[0034]下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中:
[0035]圖1是現(xiàn)有尚壓驅(qū)動電路的電路原理圖。
[0036]圖2是現(xiàn)有高壓驅(qū)動電路的信號邏輯圖。
[0037]圖3是本發(fā)明一實(shí)施例中的高壓驅(qū)動電路的電路原理圖。
[0038]圖4是本發(fā)明一實(shí)施例中的高壓驅(qū)動電路的信號邏輯圖。
[0039 ]圖5是本發(fā)明一實(shí)施例中的第一延時濾波電路的電路原理圖。
[0040]圖6是本發(fā)明一實(shí)施例中的第二延時濾波電路的電路原理圖。
[0041]圖中:10、窄脈沖信號產(chǎn)生電路;20、電平移位電路;30、濾波電路;31、第一反相器；32、第二反相器;33、第一延時濾波電路;331、第一 RC延時支路;332、第一反相支路;34、第二延時濾波電路;341、第二RC延時支路;342、第二反相支路;35、第一或非門；36、第二或非門；40、RS觸發(fā)器;50、電流放大電路;51、第三反相器。
【具體實(shí)施方式】
[0042]為了對本發(fā)明的技術(shù)特征、目的和效果有更加清楚的理解，現(xiàn)對照附圖詳細(xì)說明本發(fā)明的【具體實(shí)施方式】。
[0043]圖3和圖4分別示出本實(shí)施例中的高壓驅(qū)動電路電路原理圖和信號邏輯圖。該高壓驅(qū)動電路包括窄脈沖信號產(chǎn)生電路10、電平移位電路20、濾波電路30和RS觸發(fā)器40和電流放大電路50。
[0044]窄脈沖信號產(chǎn)生電路10的輸入端用于接收0-15V的原始脈沖信號X，在0-15V的原始脈沖信號X的上升沿和下降沿分別產(chǎn)生上升沿窄脈沖信號ON和下降沿窄脈沖信號0FF，并通過與電平移位電路20相連的輸出端輸出上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF。
[0045]電平移位電路20用于對上升沿窄脈沖信號ON進(jìn)行電平移位處理，以形成第一電平移位信號C;并用于對下降沿窄脈沖信號OFF進(jìn)行電平移位處理，以形成第二電平移位信號D。可以理解地，電平移位電路20用于將0-15V的上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF分別轉(zhuǎn)換成600-615V的第一電平移位信號C和第二電平移位信號D?？梢岳斫獾?，在電平移位電路20對上升沿窄脈沖信號ON和下降沿窄脈沖信號OFF進(jìn)行電平移位處理過程中，由于環(huán)境影響和工藝生產(chǎn)差異可能產(chǎn)生共模噪聲干擾和差模噪聲干擾。
[0046]如圖1所示，電平移位電路20包括用于對上升沿窄脈沖信號ON進(jìn)行電平移位處理以形成第一電平移位信號C的第一移位支路和用于對下降沿窄脈沖信號OFF進(jìn)行電平移位處理以形成第二電平移位信號D的第二移位支路。
[0047]第一移位支路包括第一移位NMOS管N21、第一移位電阻R21和第一鉗位二極管D21。第一移位NMOS管N21的柵極與窄脈沖信號產(chǎn)生電路10的一輸出端相連，用于接收上升沿窄脈沖信號0N;第一移位NMOS管N21的漏極與第一移位電阻R21相連，第一移位NMOS管N21的源極接公共端COM。其中，第一移位電阻R21的另一端與高電位供應(yīng)端VB相連?？梢岳斫獾兀?dāng)上升沿窄脈沖信號ON控制第一移位NMOS管N21導(dǎo)通時，第一移位電阻R21與第一移位NMOS管N21相連的一端的電壓值由VB端的電壓值被拉低至公共端COM的電壓值，并輸出第一電平移位信號C，以實(shí)現(xiàn)0-15V的上升沿窄脈沖信號ON到600V-615V的第一電平移位信號C的轉(zhuǎn)換。由于第一移位NMOS管N21的的開關(guān)特性，使得第一電平移位信號C相對于上升沿窄脈沖信號ON翻轉(zhuǎn)，且具有一定斜率的上升沿和下降沿。此時，第一電平移位信號C與上升沿窄脈沖信號ON的相位相反、波形不一致且其電壓范圍不一致。其中，第一鉗位二極管D21與第一移位電阻R21并聯(lián)，以保證第一電平移位信號C的電壓值在預(yù)設(shè)范圍內(nèi)，如600V-615V。
[0048]第二移位支路包括第二移位匪OS管N22、第二移位電阻R22和第二鉗位二極管D22。第二移位NMOS管N22的柵極與窄脈沖信號產(chǎn)生電路10的另一輸出端相連，用于接收下降沿窄脈沖信號OFF;第二移位匪OS管N22的漏極與第二移位電阻R22相連;第二移位匪OS管N22的源極接公共端COM。其中，第二移位電阻R22的另一端與高電位供應(yīng)端VB相連?？梢岳斫獾兀?dāng)下降沿窄脈沖信號OFF控制第二移位NMOS管N22導(dǎo)通時，第二移位電阻R22與第二移位NMOS管N22相連的一端的電壓值由公共端COM的電壓值被拉升至VB端的電壓值，并輸出第二電平移位信號D，以實(shí)現(xiàn)0-15V的下降沿窄脈沖信號OFF到600V-615V的第二電平移位信號D的轉(zhuǎn)換。由于第二移位NMOS管N22的開關(guān)特性，使得第二電平移位信號D相對于下降沿窄脈沖信號OFF翻轉(zhuǎn)，且具有一定斜率的上升沿和下降沿。此時，第二電平移位信號D與下降沿窄脈沖信號OFF相位相反、波形不一致且其電壓范圍不一致。其中，第二鉗位二極管D22與第二移位電阻R22并聯(lián)，以保證第二電平移位信號D的電壓值在預(yù)設(shè)范圍內(nèi)，如600V-615V。
[0049]如圖3所示，濾波電路30包括第一反相器31、第二反相器32、第一延時濾波電路33、第二延時濾波電路34、第一或非門35和第二或非門36?？梢岳斫獾?，濾波電路30用于濾除上升沿窄脈沖信號ON電平移位至第一電平移位信號C或下降沿窄脈沖信號OFF電平移位至第二電平移位信號D過程中產(chǎn)生的共模噪聲和差模噪聲。該共模噪聲和差模噪聲由于第一移位NMOS管N21或第二移位匪OS管N22關(guān)斷速度慢而開啟速度快，在上升沿窄脈沖信號ON或下降沿窄脈沖信號OFF傳遞過程中，翻轉(zhuǎn)時間較長，第一電平移位信號C和第二電平移位信號D的上升沿和下降沿的波形斜率較小，差模濾除能力較差而產(chǎn)生的。
[0050]第一反相器31用于對接收到的第一電平移位信號C進(jìn)行反相處理(即翻轉(zhuǎn)處理)，得到與第一電平移位信號C相位相反且電壓范圍一致的第一反相信號K并輸出。具體地，第一反相器31分別與一第一延時濾波電路33和一第二延時濾波電路34相連，以將第一電平移位信號C對應(yīng)的第一反相信號K分別輸入至第一延時濾波電路33和第二延時濾波電路34進(jìn)行延時濾波處理，以得到第一短延時信號N和第二長延時信號M。
[0051]第二反相器32用于對接收到的第二電平移位信號D進(jìn)行反相處理(即翻轉(zhuǎn)處理)，得到與第二電平移位信號D相位相反且電壓范圍一致的第二反相信號L并輸出。具體地，第二反相器32分別與一第一延時濾波電路33和一第二延時濾波電路34相連，以將第二電平移位信號D對應(yīng)的第二反相信號L分別輸入至第一延時濾波電路33和第二延時濾波電路34進(jìn)行延時濾波處理，以得到第二短延時信號I和第一長延時信號H。
[0052]第一延時濾波電路33的一輸入端與第一反相器31相連，用于對接收到的第一反相信號K進(jìn)行處理以輸出第一短延時信號N。本實(shí)施例中，第一反相信號K與第一短延時信號N相位相反、電壓范圍一致，且第一短延時信號N的下降沿滯后于第一反相信號K的上升沿。
[0053]第一延時濾波電路33的另一輸入端與第二反相器32相連，用于對接收到的第二反相信號L進(jìn)行處理以輸出第二短延時信號I。本實(shí)施例中，第二反相信號L與第二短延時信號I的相位相反、電壓范圍一致，且第二短延時信號I的下降沿滯后于第二反相信號L的上升沿。
[0054]第二延時濾波電路34的一輸入端與第一反相器31相連，用于對接收到的第一反相信號K進(jìn)行處理以輸出第二長延時信號M。本實(shí)施例中，第二反相信號L與第二長延時信號M相位相同、電壓范圍一致，且第二長延時信號M的下降沿滯后于第一反相信號K的下降沿。
[0055]第二延時濾波電路34的另一輸入端與第二反相器32相連，用于對接到的第二反相信號L進(jìn)行處理以輸出第一長延時信號H。本實(shí)施例中，第二反相信號L與第一長延時信號H相位相同、電壓范圍一致，且第一長延時信號H的下降沿滯后于第二反相信號L的下降沿。
[0056]第一或非門35用于對接收到的第一短延時信號N和第一長延時信號H進(jìn)行或非處理，以輸出第一或非信號S2?？梢岳斫獾?，第一反相信號K經(jīng)過第一延時濾波電路33處理得到第一短延時信號N，第二反相信號L經(jīng)過第二延時濾波電路34處理處理得到第一長延時信號H。其中，第一短延時信號N和第一長延時信號H相位相反、電壓范圍一致，且第一短延時信號N的下降沿滯后于第一長延時信號H的上升沿，第一長延時信號H的下降沿滯后于第一短延時信號N的上升沿。如圖4所示，第一短延時信號N與第一長延時信號H的信號邏輯圖中重疊的部分為共模噪聲；當(dāng)共模噪聲產(chǎn)生時，第一長延時信號H的上升沿與第一短延時信號N的下降沿之間(即共模噪聲的前沿)、第一短延時信號N的上升沿與第一長延時信號H的下降沿之間(即共模噪聲的后沿)存在的時間差，即為差模噪聲。第一或非門35對第一短延時信號N和第一長延時信號H進(jìn)行或非處理，以將電平移位電路20對上升沿窄脈沖信號ON進(jìn)行電平移位處理過程中形成的共模噪聲和差模噪聲濾除，以得到第一或非信號S2。
[0057]第二或非門36用于對接收到的第二短延時信號I和第二長延時信號M進(jìn)行或非處理，以輸出第二或非信號R2?？梢岳斫獾?，第一反相信號K經(jīng)過第一延時濾波電路33處理得到第二短延時信號I，第二反相信號L經(jīng)過第二延時濾波電路34處理得到第二長延時信號M。其中，第二短延時信號I與第二長延時信號M相位相反、電壓范圍一致，且第二短延時信號I的下降沿滯后于第二長延時信號M的上升沿，第二長延時信號M的下降沿滯后于第二短延時信號I的上升沿。如圖4所示，第二短延時信號I與第二長延時信號M的信號邏輯圖中重疊的部分為共模噪聲；當(dāng)共模噪聲產(chǎn)生時，第二長延時信號M的上升沿與第二短延時信號I的下降沿之間(即共模噪聲的前沿)、第二短延時信號的上升沿與第二長延時信號的下降沿之間(即共模噪聲的后沿)存在的時間差，即為差模噪聲。第二或非門36對第二短延時信號I和第二長延時信號M進(jìn)行或非處理，以將電平移位電路20對下降沿窄脈沖信號OFF進(jìn)行電平移位過程中形成的共模噪聲和差模噪聲濾除，以得到第二或非信號R2。
[0058]如圖5所示，第一延時濾波電路33包括串聯(lián)的第一RC延時支路331和第一反相支路332。其中，第一RC延時支路331包括第一延時PMOS管P31、第一延時NMOS管N31、第一延時電阻R31和第一延時電容C31。第一延時PMOS管P31和第一延時NMOS管N31的柵極分別接信號輸入端IN，分別用于接第一反相信號K或第二反相信號L。第一延時PMOS管P31和第一延時NMOS管N31的漏極分別連接在第一延時電阻R31的兩端。第一延時PMOS管P31的漏極與第一延時電阻R31之間接信號輸出端，即與第一反相支路332的輸入端相連。第一延時電容C31—端連接在第一延時PMOS管P31的漏極與第一延時電阻R31之間，另一端接地。
[0059]如圖5所示，當(dāng)信號輸入端IN輸入高電平信號時，第一延時PMOS管P31關(guān)斷而第一延時匪OS管N31導(dǎo)通;第一延時電容C31通過第一延時電阻R31和第一延時NMOS管N31放電，信號流經(jīng)第一延時匪OS管N31、第一延時電阻R31和第一反相支路332至信號輸出端OUT。當(dāng)信號輸入端IN輸入低電平信號時，第一延時PMOS管P31導(dǎo)通而第一延時NMOS管N31關(guān)斷，第一延時PMOS管P31向第一延時電容C31充電，信號流經(jīng)第一延時PMOS管P31和第一反相支路332至信號輸出端OUT。可以理解地，第一延時電阻R31起限流作用，在第一延時電容C31放電時起減緩信號下降速度的作用，即使信號輸入端IN輸入的信號從低電平-高電平跳變時，使輸出上升沿延時;并保持從高電平-低電平跳變時下降沿與從信號輸入端IN輸入的信號的下降沿一致。
[0060]如圖6所示，第二延時濾波電路34包括串聯(lián)的第二 RC延時支路341和第二反相支路342。其中，第二RC延時支路341包括第二延時PMOS管P32、第二延時NMOS管N32、第二延時電阻R32和第二延時電容C32。第二延時PMOS管P32和第二延時NMOS管N32的柵極分別接信號輸入端IN，用于接收第一反相信號K和第二反相信號L;第二延時PMOS管P32和第二延時NMOS管N32的漏極分別連接在第二延時電阻R32的兩端;第二延時NMOS管N32的漏極與第二延時電阻R32之間接信號輸出端，即與第二反相支路342的輸入端相連。第二延時電容C32—端連接在第二延時NMOS管N32與第二延時電阻R32之間，另一端接地。
[0061 ]如圖6所示，當(dāng)信號輸入端IN輸入高電平信號時，第二延時PMOS管P32關(guān)斷而第二延時NMOS管N32導(dǎo)通；第二延時電容C32通過第二延時NMOS管N32放電，信號流經(jīng)第二延時NMOS管N32和第二反相支路342至信號輸出端OUT。當(dāng)信號輸入端IN輸入低電平信號時，第二延時PMOS管P32導(dǎo)通而第二延時NMOS管N32關(guān)斷;第二延時電容C32通過第二延時電阻R32和第二延時PMOS管P32充電，信號流經(jīng)第二延時PMOS管P32、第二延時電阻R32和第二反相支路342至信號輸出端OUT?？梢岳斫獾兀诙訒r電阻R32起限流作用，在第二延時電容C32充電時起減緩信號上升速度的作用；即使信號輸入端IN輸入的信號從高電平-低電平跳變時，使輸出下降沿延時;并保持從低電平-高電平跳變時上升沿與從信號輸入端IN輸入的信號的上升沿一致。
[0062]可以理解地，在第一延時濾波電路33中設(shè)有第一反相支路332，以使從第一RC延時支路331中輸出的信號在傳輸過程保持陡直，在整個系統(tǒng)中保證信號傳遞時效的一致性。在第二延時濾波電路34中設(shè)有第二反相支路342，以使從第二RC延時支路341中輸出的信號在傳輸過程中保持陡直，在整個系統(tǒng)中保證信號傳遞時效的一致性。其中，第一反相支路332與第二反相支路342配合，可使第一反相信號K處理后的第一短延時信號N和第一長延時信號H反相，從而使得第一短延時信號N和第一長延時信號H通過第一或非門35進(jìn)行或非處理后可濾除其中的共模噪聲和差模噪聲。第一反相支路332和第二反相支路342的配合，可使第二反相信號L處理后的第二短延時信號I和第二長延時信號M反相，從而使得第二短延時信號I和第二長延時信號M通過第二或非門36進(jìn)行或非處理后可濾除其中的共模噪聲和差模噪聲。
[0063]本實(shí)施例中，第一反相支路332包括一級反相器，第二反相支路342包括二級反相器，其中，二級反相器包括串聯(lián)的兩個一級反相器?？梢岳斫獾?，第一反相支路332設(shè)有一級反相器，而第二反相支路342設(shè)有串聯(lián)的兩個一級反相器，使得經(jīng)第一反相支路332和第二反相支路342處理后的兩個信號相位相反。本實(shí)施例中，第一反相信號K經(jīng)第一延時濾波電路33處理后的第一短延時信號N與經(jīng)第二延時濾波電路34處理后的第二長延時信號M的相位相反。相應(yīng)地，第二反相信號L經(jīng)第一延時濾波電路33處理后的第二短延時信號I與經(jīng)第二延時濾波電路34處理后的第一長延時信號H的相位相反?？梢岳斫獾?，也可以使第一反相支路332包括二級反相器，相應(yīng)地，第二反相支路342包括一級反相器。
[0064]具體地，每一個一級反相器包括一反相PMOS管POl和一反相匪OS管NOl，反相PMOS管POl和反相WOS管NOl的柵極分別接信號輸入端，漏極分別接信號輸出端。當(dāng)信號輸入端輸入高電平信號時，反相PMOS管POl關(guān)斷而反相匪OS管NOl導(dǎo)通；當(dāng)信號輸入端輸入低電平信號時，反相PMOS管PO I導(dǎo)通而反相匪OS管NO I關(guān)斷；從而實(shí)現(xiàn)對信號輸入端輸入的信號反相處理。
[0065]濾波電路30可產(chǎn)生一確定的差模噪聲濾除時間，不受電平移位電路20中第一移位WOS管N21和第二移位匪OS管N22開關(guān)速度的影響，有準(zhǔn)確的差模噪聲濾除能力，在濾除共模噪聲的同時可濾除共模噪聲前沿的差模噪聲和共模噪聲后沿的差模噪聲，大大改善差模噪聲的濾除能力，提高噪聲濾除效率，防止噪聲干擾而導(dǎo)致電路邏輯不能正常工作。
[0066]RS觸發(fā)器40包括S端、R端和Q端；其中，S端與第一或非門35相連，用于接收所述第一或非信號S2;R端與第二或非門36相連，用于接收第二或非信號R2，Q端為輸出端，用于輸出原始脈沖信號X對應(yīng)的還原脈沖信號Q2?？梢岳斫獾兀琑S觸發(fā)器40用于接收第一或非信號S2和第二或非信號R2，以將原始脈沖信號X還原，得到與原始脈沖信號X對應(yīng)的對地的600V-615V干凈的還原脈沖信號Q2。其中，還原脈沖信號Q2與原始脈沖信號X相位一致，波形一致，但電壓范圍不一致;原始脈沖信號X的電壓范圍為0-15V，而還原脈沖信號Q2為600V-615V，以驅(qū)動MOSFET或IGBT。
[0067]電流放大電路50與RS觸發(fā)器40相連，用于對RS觸發(fā)器40輸出的還原脈沖信號Q2進(jìn)行信號放大處理，以輸出驅(qū)動MOSFET或IGBT。具體地，電流放大電路50包括第三反相器51、第一放大NMOS管N51和第二放大NMOS管N52。其中，第三反相器51的輸入端與RS觸發(fā)器40的Q端相連，輸出端與第二放大WOS管N52的柵極相連。第二放大匪OS管N52的源極接低電位供應(yīng)端VS，漏極與第一放大NMOS管N51的源極相連。第一放大匪OS管N51的柵極與RS觸發(fā)器40的Q端相連，漏極接高電位供應(yīng)端VB?？梢岳斫獾兀谌聪嗥?1的電路結(jié)構(gòu)與一級反相器的電路結(jié)構(gòu)相同，包括一反相PMOS管PO I和一反相NMOS管NO I，反相PMOS管PO I和反相NMOS管NOl的柵極分別接信號輸入端，漏極分別接信號輸出端。
[0068]電流放大電路50的工作原理如下:當(dāng)還原脈沖信號Q2為高電平時，第一放大匪OS管N51導(dǎo)通，并對還原脈沖信號Q2進(jìn)行電流放大處理;此時第三反相器51對高電平的還原脈沖信號Q2進(jìn)行反相處理以輸出低電平，使得第二放大匪OS管N52關(guān)斷。當(dāng)還原脈沖信號Q2為低電平時，第一放大NMOS管N51關(guān)斷;此時第三反相器51對低電平的還原脈沖信號Q2進(jìn)行反相處理以輸出高電平，使得第二放大NMOS管N52導(dǎo)通，并對還原脈沖信號Q2進(jìn)行電流放大處理。
[0069]本發(fā)明是通過上述具體實(shí)施例進(jìn)行說明的，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)明白，在不脫離本發(fā)明范圍的情況下，還可以對本發(fā)明進(jìn)行各種變換和等同替代。另外，針對特定情形或具體情況，可以對本發(fā)明做各種修改，而不脫離本發(fā)明的范圍。因此，本發(fā)明不局限于所公開的具體實(shí)施例，而應(yīng)當(dāng)包括落入本發(fā)明權(quán)利要求范圍內(nèi)的全部實(shí)施方式。
【主權(quán)項(xiàng)】
1.一種高壓驅(qū)動電路的濾波電路，其特征在于，包括第一反相器、第二反相器、第一延時濾波電路、第二延時濾波電路、第一或非門和第二或非門； 所述第一反相器用于對接收到的第一電平移位信號進(jìn)行反相處理，并輸出第一反相信號； 所述第二反相器用于對接收到的第二電平移位信號進(jìn)行反相處理，并輸出第二反相信號； 所述第一延時濾波電路用于對接收到所述第一反相信號進(jìn)行處理以輸出第一短延時信號;并對接收到的所述第二反相信號進(jìn)行處理以輸出第二短延時信號； 所述第二延時濾波電路用于對接收到所述第二反相信號進(jìn)行處理以輸出第一長延時信號;并對接收到的所述第一反相信號進(jìn)行處理以輸出第二長延時信號； 所述第一或非門用于對接收到的所述第一短延時信號和所述第一長延時信號進(jìn)行或非處理，以輸出第一或非信號； 所述第二或非門用于對接收到的所述第二短延時信號和所述第二長延時信號進(jìn)行或非處理，以輸出第二或非信號。2.根據(jù)權(quán)利要求1所述的高壓驅(qū)動電路的濾波電路，其特征在于，所述第一延時濾波電路包括第一 RC延時支路和第一反相支路； 所述第二延時濾波電路包括第二 RC延時支路和第二反相支路； 所述第一反相支路與所述第二反相支路配合，以使第一反相信號處理后的第一短延時信號和第一長延時信號反相，并使第二反相信號處理后的第二短延時信號和第二長延時信號反相。3.根據(jù)權(quán)利要求2所述的高壓驅(qū)動電路的濾波電路，其特征在于，所述第一RC延時支路包括第一延時PMOS管、第一延時NMOS管、第一延時電阻和第一延時電容;所述第一延時PMOS管和所述第一延時NMOS管的柵極分別接信號輸入端，漏極分別連接在所述第一延時電阻的兩端;第一延時PMOS管的漏極與所述第一延時電阻之間接信號輸出端;所述第一延時電容一端連接在所述第一延時PMOS管的漏極與所述第一延時電阻之間，另一端接地。4.根據(jù)權(quán)利要求2所述的高壓驅(qū)動電路的濾波電路，其特征在于，所述第二RC延時支路包括第二延時PMOS管、第二延時NMOS管、第二延時電阻和第二延時電容;所述第二延時PMOS管和所述第二延時NMOS管的柵極分別接信號輸入端，漏極分別連接在所述第二延時電阻的兩端;第二延時NMOS管的漏極與所述第二延時電阻之間接信號輸出端;所述第二延時電容一端連接在所述第二延時NMOS管與所述第二延時電阻之間，另一端接地。5.根據(jù)權(quán)利要求2所述的高壓驅(qū)動電路的濾波電路，其特征在于，所述第一反相支路包括一級反相器，所述第二反相支路包括二級反相器； 或者，所述第一反相支路包括二級反相器，所述第二反相支路包括一級反相器； 其中，所述二級反相器包括串聯(lián)的兩個所述一級反相器，每一所述一級反相器包括一反相PMOS管和一反相匪OS管，所述反相PMOS管和所述反相NMOS管的柵極分別接信號輸入端，漏極分別接信號輸出端。6.—種高壓驅(qū)動電路，其特征在于，包括窄脈沖信號產(chǎn)生電路、電平移位電路、權(quán)利要求1-5任一項(xiàng)所述濾波電路和RS觸發(fā)器； 所述窄脈沖信號產(chǎn)生電路用于接收原始脈沖信號，并輸出上升沿窄脈沖信號和下降沿窄脈沖信號； 所述電平移位電路用于對所述上升沿窄脈沖信號進(jìn)行電平移位處理，以形成所述第一電平移位信號;并用于對所述下降沿窄脈沖信號進(jìn)行電平移位處理，以形成所述第二電平移位信號； 所述RS觸發(fā)器包括S端、R端和Q端;所述S端用于接收所述第一或非信號，所述R端用于接收所述第二或非信號，所述Q端用于輸出所述原始脈沖信號對應(yīng)的還原脈沖信號。7.根據(jù)權(quán)利要求5所述的高壓驅(qū)動電路，其特征在于，所述電平移位電路包括第一移位支路和第二移位支路； 所述第一移位支路包括第一移位NMOS管、第一移位電阻和第一鉗位二極管;所述第一移位NMOS管的柵極與所述窄脈沖信號產(chǎn)生電路相連，漏極與所述第一移位電阻相連，源極接公共端;所述第一鉗位二極管與所述第一移位電阻并聯(lián)； 所述第二移位支路包括第二移位NMOS管、第二移位電阻和第二鉗位二極管;所述第二移位NMOS管的柵極與所述窄脈沖信號產(chǎn)生電路相連，漏極與所述第二移位電阻相連，源極接公共端;所述第二鉗位二極管與所述第二移位電阻并聯(lián)。8.根據(jù)權(quán)利要求5所述的高壓驅(qū)動電路，其特征在于，所述高壓驅(qū)動電路還包括與所述RS觸發(fā)器相連的電流放大電路。9.根據(jù)權(quán)利要求8所述的高壓驅(qū)動電路，其特征在于，所述電流放大電路包括第三反相器、第一放大匪OS管和第二放大NMOS管;所述第三反相器的輸入端與所述RS觸發(fā)器的Q端相連，輸出端與所述第二放大匪OS管的柵極相連;所述第二放大匪OS管的源極接低電位供應(yīng)端VS，漏極與所述第一放大匪OS管的源極相連;所述第一放大NMOS管的柵極與所述RS觸發(fā)器的Q端相連，漏極接高電位供應(yīng)端VB。
【文檔編號】H03K3/013GK105846813SQ201610347671
【公開日】2016年8月10日
【申請日】2016年5月24日
【發(fā)明人】劉圭, 高存旗, 劉杰
【申請人】深圳芯能半導(dǎo)體技術(shù)有限公司