一種改進(jìn)的共源共柵射頻功率放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于射頻集成電路技術(shù)領(lǐng)域，具體涉及一種改進(jìn)的共源共柵射頻功率放大器。
【背景技術(shù)】
[0002]射頻功率放大器是各種無線通信應(yīng)用中必不可少的關(guān)鍵部件，用于將收發(fā)信機(jī)輸出的已調(diào)制射頻信號(hào)進(jìn)行功率放大，以滿足無線通信所需的射頻信號(hào)的功率要求。射頻功率放大器屬于大信號(hào)器件，因此要求用于制造射頻功率放大器的半導(dǎo)體器件具有高擊穿電壓、高電流密度等特性。相對(duì)于數(shù)字電路、模擬電路等小信號(hào)電路所普遍采用的基于SiCMOS工藝，基于GaAs材料的HBT、pHEMT等工藝，由于其較高的擊穿電壓和載流子遷移速率，在射頻功率放大器領(lǐng)域中得到了廣泛的應(yīng)用。
[0003]如圖1所示為一個(gè)典型的射頻功率放大器電路，晶體管103作為射頻功率放大器中的重要有源器件，在實(shí)際中通常采用Si或GaAs工藝制造；射頻功率放大器的輸入信號(hào)端口 RFin通過輸入匹配網(wǎng)絡(luò)101連接到晶體管103的柵極；晶體管103的柵極還通過偏置電路102連接到射頻功率放大器的偏置電壓端口 Vbias;晶體管103的源極連接到地；晶體管103的漏極通過扼流電感104連接到射頻功率放大器的供電電壓端口 Vcc;供電電壓端口Vcc還連接到去耦電容105的一端，去耦電容105的另外一端連接到地；晶體管103的漏極還通過輸出匹配網(wǎng)絡(luò)106連接到射頻功率放大器的輸出信號(hào)端口 RFout。射頻功率放大器的輸入信號(hào)電壓擺幅較低，經(jīng)過晶體管103功率放大之后，輸出信號(hào)的電壓擺幅大幅提升。對(duì)于一個(gè)典型的Class-A/B/AB射頻功率放大器,在供電電壓Vcc下工作，晶體管漏極上的電壓擺幅通?？梢赃_(dá)到2XVcc。譬如，當(dāng)射頻功率放大器的供電電壓Vcc為5V時(shí)，晶體管漏極上的電壓擺幅將達(dá)到1V。如果射頻功率放大器工作于Class-E狀態(tài)，那么晶體管漏極上的電壓擺幅將會(huì)更高，達(dá)到3.5XVcc以上。由此可見，射頻功率放大器中的晶體管上將承受遠(yuǎn)高于供電電壓的擺幅，對(duì)晶體管的擊穿電壓及可靠性提出了很高的要求。選用足夠高擊穿電壓的半導(dǎo)體工藝來制造射頻功率放大器，將使得選擇余地嚴(yán)重受限，喪失了設(shè)計(jì)靈活性并將降低集成度。
[0004]為了使得較小擊穿電壓半導(dǎo)體工藝也可以用于制造射頻功率放大器，業(yè)界通常通過將射頻功率放大器電路設(shè)計(jì)為共源共柵結(jié)構(gòu)來提高器件的擊穿電壓。如圖2所示，為一個(gè)典型的共源共柵結(jié)構(gòu)的射頻功率放大器。晶體管203和晶體管204為射頻功率放大器中實(shí)現(xiàn)功率放大的有源器件，在實(shí)際中通常采用Si或GaAs工藝制造；射頻功率放大器的輸入信號(hào)端口 RFin通過輸入匹配網(wǎng)絡(luò)201連接到晶體管203的柵極；晶體管203的柵極還通過偏置電路202連接到射頻功率放大器的偏置電壓端口 Vbiasl;晶體管203的源極連接到地；晶體管203的漏極連接到晶體管204的源極；晶體管204的柵極通過偏置電路205連接到射頻功率放大器的偏置電壓端口 Vbias2;晶體管204的柵極還連接到去耦電容206的一端，去耦電容206的另外一端連接到地；晶體管204的漏極通過扼流電感207連接到射頻功率放大器的供電電壓端口 Vcc;供電電壓端口 Vcc還連接到去耦電容208的一端，去耦電容208的另外一端連接到地；晶體管207的漏極還通過輸出匹配網(wǎng)絡(luò)209連接到射頻功率放大器的輸出信號(hào)端口 RFout。射頻功率放大器的輸入信號(hào)電壓擺幅較低,經(jīng)過晶體管203及晶體管204功率放大之后，輸出信號(hào)的電壓擺幅大幅提升。在共源共柵結(jié)構(gòu)射頻功率放大器中，晶體管203為共源級(jí)，晶體管204為共柵極；這樣的共源共柵結(jié)構(gòu)相比單晶體管共源結(jié)構(gòu)具有更高的功率增益和更高的反向隔離度；更為重要的是，共源共柵結(jié)構(gòu)比單晶體管共源結(jié)構(gòu)具有更高的擊穿電壓，允許射頻功率放大器有更高的工作電壓。
[0005]如圖2所示，工作于Class-A/AB/B狀態(tài)的共源共柵結(jié)構(gòu)射頻功率放大器，晶體管204漏極的射頻電壓擺幅為2XVcc，晶體管203漏極的射頻電壓擺幅則不超過Vcc。因此，晶體管203及晶體管204各自漏極與源極之間的電壓擺幅都不超過2XVcc，保證了晶體管工作于安全區(qū)域。
[0006]半導(dǎo)體器件的版圖設(shè)計(jì)為芯片制備之前必須的一個(gè)工序，用于將多個(gè)相同的晶體管的各個(gè)部分按照所設(shè)計(jì)的電路合理的分布在硅襯底上。在版圖設(shè)計(jì)中，芯片器件面積的最小化為設(shè)計(jì)人員的終極目標(biāo)。
[0007]如圖3a所示，為一個(gè)共源共柵結(jié)構(gòu)原理圖，由共源級(jí)晶體管301及共柵極晶體管302組成；如圖3b所示，為這個(gè)共源共柵結(jié)構(gòu)所對(duì)應(yīng)的電路版圖。在圖3b中，晶體管301和晶體管302在版圖上通常為多柵指結(jié)構(gòu)，即由多個(gè)較小柵寬的晶體管并聯(lián)組成總柵寬較大的晶體管301和晶體管302。射頻輸入信號(hào)通過金屬走線連接到共源級(jí)晶體管301的柵極，晶體管的各個(gè)柵指在圖3b中標(biāo)注為G;共源級(jí)晶體管301的源極通過金屬走線連接到接地孔陣列303，晶體管的源極在圖3b中標(biāo)注為S;共源級(jí)晶體管301的漏極通過金屬走線連接到了共柵級(jí)晶體管302的源極，晶體管的漏極在圖3b中標(biāo)注為D;共柵級(jí)晶體管302的柵極通過金屬走線304連接在一起，用于為共柵級(jí)晶體管302的柵極進(jìn)行偏置供電；共柵級(jí)晶體管302的漏極通過金屬走線連接在一起，并連接到了射頻功率放大器的輸出信號(hào)端口RFout0
[0008]由上可知，共源共柵結(jié)構(gòu)射頻功率放大器相比單晶體管共源結(jié)構(gòu)射頻功率放大器具有性能上的優(yōu)勢，但是共源共柵結(jié)構(gòu)的版圖面積幾乎是單晶體管共源結(jié)構(gòu)的二倍，具有比單晶體管共源結(jié)構(gòu)更加高昂的成本。

【發(fā)明內(nèi)容】

[0009]本發(fā)明目的是:提供一種改進(jìn)的共源共柵射頻功率放大器，采用共源共柵結(jié)構(gòu)，并優(yōu)化版圖結(jié)構(gòu)，使得該射頻功率放大器具有高增益、高功率、高線性度、高效率等性能優(yōu)勢，同時(shí)又保持與單晶體管共源結(jié)構(gòu)射頻功率放大器相當(dāng)?shù)陌鎴D面積，使其具有了成本優(yōu)勢。
[0010]本發(fā)明的技術(shù)方案是:
一種改進(jìn)的共源共柵射頻功率放大器，在襯底上橫向設(shè)有共源級(jí)晶體管柵極G1、共源級(jí)晶體管源極S、共柵級(jí)晶體管柵極G2、共柵級(jí)晶體管漏極D;射頻輸入端RFin通過金屬走線連接共源級(jí)晶體管柵極G1，共源級(jí)晶體管源極S通過金屬走線連接接地孔陣列，共柵級(jí)晶體管柵極G2通過金屬走線連接偏置電路，共柵級(jí)晶體管漏極D通過金屬走線連接射頻輸出端RFout。