專利名稱：多極開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一多級(jí)開關(guān)電路，它根據(jù)輸入的模擬信號(hào)確定很多開關(guān)電路的接通/關(guān)閉。
本發(fā)明涉及多路開關(guān)轉(zhuǎn)換器用來選擇很多信號(hào)電壓之一進(jìn)行輸出，這些信號(hào)電壓對(duì)應(yīng)于所加的作為控制信號(hào)用的模擬輸入電壓。
多級(jí)開關(guān)電路在傳統(tǒng)的數(shù)字計(jì)算機(jī)中用作譯碼器或多路開關(guān)選擇器，譯碼器根據(jù)對(duì)很多輸入數(shù)據(jù)信號(hào)控制選擇單個(gè)譯碼信號(hào)。
在傳統(tǒng)數(shù)字計(jì)算機(jī)中，多路開關(guān)選擇器輸入與很多輸入信號(hào)對(duì)應(yīng)的帶有很多位的控制信號(hào)，選擇與控制信號(hào)對(duì)應(yīng)的輸入信號(hào)之一輸出。
本發(fā)明為了解決傳統(tǒng)的問題，目的是提供一種小尺寸，低功耗的模擬型多級(jí)開關(guān)電路。
而由于譯碼器是電流驅(qū)動(dòng)型，因?yàn)樗暮碾娨鹚婕暗臄?shù)字計(jì)算機(jī)的結(jié)構(gòu)問題。同時(shí)，增加控制信號(hào)的位數(shù)而增加輸入數(shù)據(jù)信號(hào)數(shù)出現(xiàn)使電路尺寸變大的問題。
根據(jù)本發(fā)明的多級(jí)開關(guān)電路平行安放閾值電路，通過耦合電容對(duì)輸入電壓和參考電壓加權(quán)后將它們加到閾值電路。


圖1顯示根據(jù)本發(fā)明的多級(jí)開關(guān)電路的第一實(shí)施例的電路圖。
圖2顯示了根據(jù)本發(fā)明的多級(jí)開關(guān)電路的第二個(gè)實(shí)施例的電路圖。
圖3顯示了根據(jù)本發(fā)明的多路開關(guān)選擇器的第一個(gè)實(shí)施例的電路圖。
圖4顯示了根據(jù)本發(fā)明的多路開關(guān)選擇器的第二個(gè)實(shí)施例的電路圖。
參考附圖下文對(duì)本發(fā)明作說明。
圖1所示的多級(jí)開關(guān)電路包括平行連接的8個(gè)閾值電路N0到N7，和作為控制信號(hào)加到每個(gè)閾值電路的輸入電壓X，偏移電壓Voff和參考電壓Vb。
多級(jí)開關(guān)電路的閾值電路N0到N7均由具有4個(gè)電容的耦合電容和具有CMOS反相器的放大器電路組成。
閾值電路N0有平行連結(jié)的4個(gè)電容器組成的耦合電容電容器C01接收輸入電壓X，電容器C02接收偏移電壓Voff，電容器C03接收參考電壓Vb而電容器C04接地。耦合電容的輸出端連到放大器電路。
放大器電路由PMOS型晶體管Tr01和nMOS型晶體管Tr02組成，偏壓Vdd加到PMOS型晶體管Tr01的漏，而它的源連到nMOS型晶體管Tr02的漏。對(duì)所有閾值電路有公共的偏置電壓Vdd，當(dāng)閾值電路中任意一個(gè)啟動(dòng)時(shí)這個(gè)電路的輸出具有同樣值。兩個(gè)晶體管的柵極均連到電容器。nMOS型晶體管Tr02的源接地，其它閾值電路N1到N7同N0相同具有4個(gè)電容器和兩個(gè)晶體管。
電容器C01，C11，C21，C31，C41，C51，C61和C71容量相等，其上加每個(gè)閾值電路的輸入電壓X，電容器C02，C12，C22，C32，C42，C52，C62和C72容量相等，其上加偏移電壓，所加的偏移電壓同時(shí)控制每個(gè)閾值電路的閾值電壓，即當(dāng)偏移電壓Voff高時(shí)，每個(gè)閾值電路用相當(dāng)?shù)偷妮斎腚妷簡(jiǎn)?dòng)，而當(dāng)偏移電壓Voff低時(shí)，閾值電路用比上面更高的輸入電壓?jiǎn)?dòng)。
電容器C03，C13，C23，C33，C43，C53，C63和C73上加逐級(jí)上升的參考電壓，從低閾值電路一個(gè)接一個(gè)到高閾值電路。在圖1中，閾值電路的閾值電壓從頂?shù)降锥黾?，閾值電路從N7到N0隨輸入電壓增加順序啟動(dòng)。
確定接地電容C04，C14，C24，C34，C44，C54，C64，和C74的容量以偏置其上加有參考電壓的電容的改變。當(dāng)閾值電路的電容器用CK0，CK1，CK2和CK3(K從0到7)表示時(shí)，對(duì)所有閾值電路可用下面公式1表示，而平行相連的電容器的輸出電壓可用公式2定義CK0+CK1+CK2+CK3＝K(K為常數(shù))…(1)Vc＝(CkOX+CK1Voff+Ck2Vb)/(CkO+Ck1+Ck2+Ck3) (2)為了改變每個(gè)閾值電路的啟動(dòng)閾值，可以改變電容器CK2的容量來實(shí)現(xiàn)，不要改變CK3，問題是隨著CK2的改變公式2的分子和分母同時(shí)改變，因而細(xì)致的確定是不容易的。LSI電路的設(shè)計(jì)是復(fù)雜的，因?yàn)殚撝惦娐返鸟詈想娙莸目側(cè)萘勘舜耸遣煌模瑸榱吮苊獠槐?，每個(gè)耦合電容容量的確定應(yīng)滿足公式1。
閾值電路N0到N7的輸出連到PMOS型晶體管T03，T13，T23，T33，T43，T53，T63和T73。當(dāng)PMOS型晶體管導(dǎo)通，對(duì)應(yīng)的閾值電路啟動(dòng)時(shí)，開關(guān)信號(hào)從PMOS的源輸出，電壓信號(hào)Vd0，Vd1，Vd2，Vd3，Vd4，Vd5，Vd6和Vd7分別加到PMOS型晶體管的漏。漏電壓彼此相等或與開關(guān)信號(hào)控制的控制對(duì)象對(duì)應(yīng)而彼此有差異。
閾值電路N1到N7中有nMOS型晶體管Tr14，Tr24，Tr34，Tr44，Tr54，Tr64和Tr74，它們的漏連到PMOS型晶體管的源，這些nMOS型晶體管的源作為開關(guān)信號(hào)a1，a2，a3，a4，a5，a6和a7。
nMOS型晶體管Tr14到Tr74的每個(gè)的柵同一步一步升高的閾值電路的輸出相連。
PMOS型晶體管的柵同一步一步升高的閾值電路的輸出相連，當(dāng)一個(gè)較高閾值電路啟動(dòng)時(shí)PMOS導(dǎo)通，而nPOS不導(dǎo)通。因?yàn)閱?dòng)電路阻止更低電路的啟動(dòng)，所以僅有一個(gè)閾值電路啟動(dòng)。
閾值電路N0從PMOS型晶體管的源用一個(gè)稱為開關(guān)信號(hào)a0的信號(hào)，因?yàn)镹0是最高閾值的電路，所以這里沒有控制輸出用的nMOS型晶體管。
閾值電路N1到N7均有一個(gè)稱為開關(guān)信號(hào)b1到b7的端，以接收每個(gè)閾值電路的輸出。開關(guān)信號(hào)b1到b7并不排斥信號(hào)a0到a7，而從點(diǎn)火閾值電路來的全部開關(guān)信號(hào)均為“開”。
表1和2顯示了輸入電壓X，開關(guān)信號(hào)a0到a7和開關(guān)信號(hào)b0，b1到b7的開/關(guān)條件，表中“1”表示開，“0”表示關(guān)，每個(gè)閾值電路上所加偏移電壓為Voff值為2.5V。
表1輸入電壓 X(V) a0 a1 a2 a3 a4 a5 a6 a7X≥6.0 1 0 0 0 0 0 0 06.0>X≥5.5 0 1 0 0 0 0 0 05.5>X≥5.0 0 0 1 0 0 0 0 05.0>X≥4.5 0 0 0 1 0 0 0 04.5>X≥4.0 0 0 0 0 1 0 0 04.0>X≥3.5 0 0 0 0 0 1 0 03.5>X≥3.0 0 0 0 0 0 0 1 03.0>X≥2.5 0 0 0 0 0 0 0 12.5>X 0 0 0 0 0 0 0 0
表2輸入電壓 X(V) b0 b1 b2 b3 b4 b5 b6 b7X≥6.0 1 1 1 1 1 1 1 16.0>X≥5.5 0 1 1 1 1 1 1 15.5>X≥5.0 0 0 1 1 1 1 1 15.0>X≥4.5 0 0 0 1 1 1 1 14.5>X≥4.0 0 0 0 0 1 1 1 14.0>X≥3.5 0 0 0 0 0 1 1 13.5>X≥3.0 0 0 0 0 0 0 1 13.0>X≥2.5 0 0 0 0 0 0 0 12.5>X 0 0 0 0 0 0 0 0
上面開關(guān)信號(hào)可以用來控制除閾值電路之外其它元件和電路，當(dāng)它有8位數(shù)字信號(hào)時(shí)，可用來作數(shù)字電路中存儲(chǔ)元件的地址指示。在后面情況下，多級(jí)開關(guān)電路的實(shí)施功能是作為A/D轉(zhuǎn)換器用。
圖2顯示了本發(fā)明的多路開關(guān)電路的第2個(gè)實(shí)施例。圖2顯示的僅是單閾值電路N7，通常它有如圖1所示的為多級(jí)組合。在第2個(gè)實(shí)施例1中閾值電路N7包括第一放大器電路，它由4個(gè)平行相連的電容器C71，C72，C73及C74組成，還包括PMOS型晶體管Tr71，nPOS型晶體管Tr72和用晶體管Tr75和Tr76組成第二級(jí)放大器。
本實(shí)施例的實(shí)現(xiàn)反相功能的第二級(jí)放大器電路同第一實(shí)施例中的是不同的，為的是它的輸出極性同第一實(shí)施例相反，因而晶體管T73是nMOS型晶體管，它接收閾值電路N7的輸出。晶體管Tr74是PMOS型晶體管，它通過高閾值的閾值電路N6的輸出控制信號(hào)a7的輸出。
在第2實(shí)施例中能輸出同第一實(shí)施例相同的開關(guān)信號(hào)，此信號(hào)可根據(jù)模擬控制信號(hào)作為不同類型系統(tǒng)的控制手段。
圖3顯示了作為多路開關(guān)選擇器的第3個(gè)實(shí)施例，它包括平行連接的閾值電路N0到N7和作為控制信號(hào)共同地輸入到閾值電路的輸入電壓X，偏置電壓Voff及參考電壓Vb。
閾值電路N0到N3中每個(gè)由平行連結(jié)的4個(gè)電容器和用2個(gè)MOS型晶體管組成放大器電路組成。
閾值電路N0由平行連結(jié)的4個(gè)電容器組成，電容器C01上加輸入電壓X，電容器C02上加偏移電壓Voff，電容器C03上加參考電壓Vb而電容順C04接地，電容器的輸出共同連到放大器電路。
偏置電壓Vdd加到組成放大器電路的PMOS型晶體管Tr01的漏，它的源接到nMOS型晶體管Tr02的漏，偏壓Vdd對(duì)所有閾值電路彼此相等，所以任一閾值電路啟動(dòng)其輸出值相同。兩個(gè)晶體管的柵極彼此相連再連到電容器，nMOS型晶體管Tr02的源是接地的。其它閾值電路N1到N7同樣有4個(gè)電容和2個(gè)晶體管組成。
電容器C01，C11，C21，C31，C41，C51，C61和C71有相同容量，其上加每個(gè)閾值電路輸入電壓X，電容器C02，C12，C22，C32，C42，C52，C62和C72有相同容量其上加偏移電壓Voff，偏移電壓確定由于每個(gè)閾值電路的閾值移動(dòng)的同時(shí)作為控制信號(hào)輸入電壓被移動(dòng)，即，若偏移電壓Voff是高，超過每個(gè)閾值電路的閾值較低輸入加入使閾值電路啟動(dòng)。反之，當(dāng)偏移電壓Voff低時(shí)，輸入電壓X不是高，閾值電路不啟動(dòng)。
而施加參考電壓的電容器C03，C13，C23，C33，C43，C53，C63和C73其容量逐級(jí)上升所以閾值電路的輸出隨輸入電壓X的增加而翻轉(zhuǎn)。圖3中閾值電路的閾值從頂?shù)降自黾樱?dāng)輸入電壓X增加時(shí)，閾值電路從N7順序啟動(dòng)。
接地電容器C04，C14，C24，C34，C44，C54，C64和C74的電容量是預(yù)先確定的，用于補(bǔ)償外加參考電壓的電容器的變化，當(dāng)閾值電路的電容器用CK0，CK1，CK2和CK3(K從0到7)表示時(shí)，對(duì)所有閾值電路可用下面公式3表示，而平行連結(jié)的電容器的輸出電壓Vc可用公式4表示。
CK0+CK1+CK2+CK3＝K (K為常數(shù))…(3)Vc＝(CkOX+CK1Voff+Ck2Vb)/(CkO+Ck1+Ck2+Ck3) (4)為了改變每個(gè)閾值電路的啟動(dòng)閾值，可以改變電容器CK2的容量而不變電容器CK3。問題是隨著CK2的改變，公式4的分子和分母同時(shí)改變，因而細(xì)致的確定是不容易的。LSI電路的設(shè)計(jì)是復(fù)雜的，因?yàn)殚撝惦娐返鸟詈想娙莸目側(cè)萘勘舜耸遣煌模瑸榱吮苊獠槐?，每個(gè)耦合電容的容量的確定滿足公式3。
閾值電路N0到N3的輸出連到第一個(gè)開關(guān)裝置PMOS型晶體管Tr03，Tr13，Tr23和Tr33。當(dāng)PMOS型晶體管隨每個(gè)閾值電路的啟動(dòng)導(dǎo)通時(shí)，開關(guān)信號(hào)從PMOS的源輸出，信號(hào)電壓Vd0，Vd1，Vd2和Vd3分別加到PMOS型晶體管的漏，漏電壓代表所選擇的信號(hào)，通常彼此不等。
閾值電路N1到N3由nMOS型晶體管Tr14，Tr24和Tr34它們的漏連到PMOS型晶體管的源，這些nMOS型晶體管的源作為第二開關(guān)裝置。這些nMOS型晶體管的源和對(duì)應(yīng)于第一閾值電路的PMOS型晶體管的源彼此相連，它們有公共輸入Vout。
nMOS型晶體管Tr14，Tr24，和Tr34中每個(gè)，其柵極同逐級(jí)提高閾值的閾值電路的輸出相連。一個(gè)nMOS晶體管的柵極連到逐級(jí)提高閾值的高一級(jí)閾值電路的輸出，當(dāng)較高閾值電路啟動(dòng)時(shí)，PMOS導(dǎo)通，nMOS不導(dǎo)通，而輸出電壓Vout成為信號(hào)電壓Vd0，Vd1，Vd2和Vd3之一。
最低閾值的閾值電路N3的輸出同nMOS晶體管Tr41的柵極相連，它的源接地，漏連到與上面公共輸出端相連nMOS晶體管Tr41。
此晶體管用于防止公共輸出的不穩(wěn)定，若輸入電壓X的最小值大于上面預(yù)定電壓時(shí)此晶體管是用不著設(shè)置的。
表3顯示了輸入電壓X′和輸出電壓Vout之間關(guān)系，當(dāng)輸入電壓變得較高時(shí)，輸出電壓從Vd3，Vd2，Vd1和Vd0轉(zhuǎn)換出，加到每個(gè)閾值電路上偏移電壓Voff為2.5V。
表3輸入電壓X(V) 輸出電壓VoutX≥4.0 Vd04.0>X≥3.5 Vd13.5>X≥3.0 Vd23.0>X≥2.5 Vd32.5>X 0上面每個(gè)事先安排閾值的第三實(shí)施例的多路開關(guān)選擇器逐步產(chǎn)生輸出。閾值的安排靠耦合電容和反相器實(shí)現(xiàn)，因此，與通常的電流驅(qū)動(dòng)類電路相比，耗電是很小的。
圖4顯示了本發(fā)明的多路開關(guān)選擇器的第4個(gè)實(shí)施例，本實(shí)施例同第3實(shí)施例的不同點(diǎn)在于按排了兩級(jí)放大電路;這個(gè)電路在每個(gè)閾值電路中具有反相器功能。在第4實(shí)施例中閾值電路N3包括第一放大器電路，它由4個(gè)電容C31，C32，C33和C34平行連結(jié)組成，包括PMOS型晶體管Tr31，nMOS型晶體管Tr32還包括用晶體管Tr35和Tr36組成的第二放大器電路。
在第4實(shí)施例中，因?yàn)橛?級(jí)放大電路，它的輸出極性同第3實(shí)施例相反。而晶體管Tr33是nMOS型晶體管，它接收閾值電路N3的輸出，晶體管Tr34是PMOS型晶體管，它用高閾值的閾值電路N0的輸出輸出信號(hào)a3的輸出。
在上面實(shí)施例中，通過4組閾值電路輸入4個(gè)信號(hào)電壓之一是按照輸入電壓X電平的選擇輸出，閾值電路數(shù)目可以安排成不同上面實(shí)施例，它可以根據(jù)相應(yīng)信號(hào)電壓數(shù)增加和減少。
如上所述，根據(jù)本發(fā)明耗電可以比電流驅(qū)動(dòng)型降低的電路尺寸可以減小，這是根據(jù)使用閾值電容的閾值電路的輸出電壓，僅選擇很多輸入信號(hào)之一進(jìn)行輸出實(shí)現(xiàn)的。
權(quán)利要求
1.多級(jí)開關(guān)電路包括很多閾值電路，它們中每個(gè)包括(a)為接收輸入電壓和為了用權(quán)重對(duì)電壓相加的參考電壓的耦合電容；(b)具有預(yù)定閾值的反相器，它用來接收所說耦合電容的輸出，在所說輸出超過所說閾值時(shí)輸出低電平電壓，當(dāng)所說輸出沒有超過所說閾值時(shí)輸出高電平電壓，在這里所說耦合電容彼此有不同權(quán)重，所以所說的反相器相應(yīng)于不同輸入電壓改變輸出。
2.根據(jù)權(quán)利要求1多級(jí)開關(guān)電路還包括PMOS型晶體管，它的柵極連到所說閾值電路的輸出，它的漏連到漏電壓，它的源連到輸出端。
3.根據(jù)權(quán)利要求2多級(jí)開關(guān)電路，那里的所說PMOS型晶體管的漏電壓彼此是不同的。
4.根據(jù)權(quán)利要求2多級(jí)開關(guān)電路，在那里所說PMOS型晶體管的漏電壓彼此是公用的。
5.根據(jù)權(quán)利要求1多級(jí)開關(guān)電路還包括CMOS反相器，它同所說反相器輸出之一相連，當(dāng)所說較高閾值的反相器輸出低電平電壓時(shí)，CMOS開啟。
6.根據(jù)權(quán)利要求1多級(jí)開關(guān)電路，所說耦合電容還包括為接收偏置電壓的電容，所以所說耦合電容的所說輸出通過預(yù)定電壓移位。
7.根據(jù)權(quán)利要求5多級(jí)開關(guān)電路，在那里所說CMOS連到彼此不同漏電壓。
全文摘要
本發(fā)明的目的是提供模擬型多級(jí)開關(guān)電路，它具有小電路尺寸和小的功耗。根據(jù)本發(fā)明的多級(jí)開關(guān)電路有平行安排閾值電路，通過耦合電容把輸入電平和參考電壓加到閾值電路上，上述耦合電容完成輸入電壓和參考電壓的加權(quán)相加。
文檔編號(hào)H03K17/693GK1108778SQ94116428
公開日1995年9月20日 申請(qǐng)日期1994年9月19日 優(yōu)先權(quán)日1993年9月20日
發(fā)明者壽國(guó)梁, 高取直, 山本誠(chéng) 申請(qǐng)人:株式會(huì)社鷹山