本發(fā)明涉及脈寬調(diào)制，特別涉及一種死區(qū)生成方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、在pwm（pulse?width?modulation，脈寬調(diào)制）控制中，高功率電子元件（如igbt（insulate-gate?bipolar?transistor，絕緣柵雙極型晶體管））的結(jié)電容導(dǎo)致的開關(guān)延遲現(xiàn)象，導(dǎo)致開關(guān)過程中同時(shí)導(dǎo)通，損壞器件。死區(qū)是指脈寬調(diào)制中為了避免上下兩個(gè)功率同時(shí)導(dǎo)通而設(shè)置的一個(gè)保護(hù)時(shí)間段，即死區(qū)的設(shè)置正是為了補(bǔ)償功率器件的結(jié)電容導(dǎo)致的開關(guān)延遲現(xiàn)象，防止上下橋臂的功率元件同時(shí)導(dǎo)通，從而保護(hù)功率元件不受損壞，所以在橋式電路中死區(qū)的配置非常必要?，F(xiàn)有技術(shù)中，一些芯片中的高級(jí)定時(shí)器模塊硬件設(shè)計(jì)中具備死區(qū)配置的功能，但其成本高，而普通定時(shí)器只能夠輸出不帶死區(qū)的脈寬調(diào)制波形。因此，如何低成本實(shí)現(xiàn)帶死區(qū)的脈寬調(diào)制波形是目前亟需解決的問題。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明的目的在于提供一種死區(qū)生成方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)，能夠低成本生成包含死區(qū)的脈寬調(diào)制波形。其具體方案如下：

2、第一方面，本技術(shù)公開了一種死區(qū)生成方法，包括：

3、為第一通道配置第一計(jì)數(shù)值和第二計(jì)數(shù)值，為第二通道配置第三計(jì)數(shù)值和所述第二計(jì)數(shù)值；所述第三計(jì)數(shù)值小于所述第一計(jì)數(shù)值，所述第一計(jì)數(shù)值小于所述第二計(jì)數(shù)值；

4、針對(duì)所述第一通道開始計(jì)數(shù)，延遲預(yù)設(shè)數(shù)值后對(duì)所述第二通道計(jì)數(shù)；所述第一計(jì)數(shù)值、所述第二計(jì)數(shù)值和所述第三計(jì)數(shù)值用于在計(jì)數(shù)達(dá)到對(duì)應(yīng)值后控制相應(yīng)的通道的輸出電平；

5、在所述第一通道的計(jì)數(shù)值不大于所述第一計(jì)數(shù)值且所述第二通道的計(jì)數(shù)值大于所述第三計(jì)數(shù)值時(shí)，控制所述第一通道和所述第二通道均輸出低電平以形成第一死區(qū)；

6、在所述第一通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后且所述第二通道的計(jì)數(shù)值不大于所述第二計(jì)數(shù)值前，控制所述第一通道和所述第二通道均輸出低電平以形成第二死區(qū)。

7、可選的，所述在所述第一通道的計(jì)數(shù)值不大于所述第一計(jì)數(shù)值且所述第二通道的計(jì)數(shù)值大于所述第三計(jì)數(shù)值時(shí)，控制所述第一通道和所述第二通道均輸出低電平以形成第一死區(qū)，包括：

8、控制所述第一通道輸出低電平，控制所述第二通道輸出高電平；

9、當(dāng)所述第一通道的計(jì)數(shù)值達(dá)到所述第一計(jì)數(shù)值后，控制所述第一通道輸出高電平；

10、當(dāng)所述第二通道的計(jì)數(shù)值達(dá)到所述第三計(jì)數(shù)值后，控制所述第二通道輸出低電平，使得所述第一通道的計(jì)數(shù)值不大于所述第一計(jì)數(shù)值且所述第二通道的計(jì)數(shù)值大于所述第三計(jì)數(shù)值時(shí)，所述第一通道和所述第二通道均輸出低電平以形成第一死區(qū)。

11、可選的，所述為第一通道配置第一計(jì)數(shù)值和第二計(jì)數(shù)值之前，還包括：

12、獲取所述延遲預(yù)設(shè)數(shù)值、所述第一計(jì)數(shù)值和第一死區(qū)值；

13、將所述第一計(jì)數(shù)值減去所述延遲預(yù)設(shè)數(shù)值以及所述第一死區(qū)值，得到所述第三計(jì)數(shù)值；所述第一死區(qū)的時(shí)長(zhǎng)為所述第一死區(qū)值的計(jì)數(shù)時(shí)長(zhǎng)。

14、可選的，所述在所述第一通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后且所述第二通道的計(jì)數(shù)值不大于所述第二計(jì)數(shù)值前，控制所述第一通道和所述第二通道均輸出低電平以形成第二死區(qū)，包括：

15、當(dāng)所述第一通道的計(jì)數(shù)值達(dá)到第二計(jì)數(shù)值后，控制所述第一通道輸出低電平；

16、當(dāng)所述第二通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后，控制所述第二通道輸出高電平，使得在所述第一通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后且所述第二通道的計(jì)數(shù)值不大于所述第二計(jì)數(shù)值前，控制所述第一通道和所述第二通道均輸出低電平以形成第二死區(qū)；所述第二死區(qū)的時(shí)長(zhǎng)為所述延遲預(yù)設(shè)數(shù)值的計(jì)數(shù)時(shí)長(zhǎng)。

17、可選的，所述當(dāng)所述第一通道的計(jì)數(shù)值達(dá)到第二計(jì)數(shù)值后，控制所述第一通道輸出低電平，包括：

18、當(dāng)所述第一通道的計(jì)數(shù)值達(dá)到第二計(jì)數(shù)值后，控制所述第一通道輸出低電平，并對(duì)所述第一通道重新計(jì)數(shù)；

19、當(dāng)所述第二通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后，控制所述第二通道輸出高電平，包括：

20、當(dāng)所述第二通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后，控制所述第二通道輸出高電平，并對(duì)所述第二通道重新計(jì)數(shù)。

21、可選的，所述死區(qū)生成方法，還包括：

22、更新所述第一計(jì)數(shù)值，以調(diào)整所述第一通道輸出的脈沖波的占空比。

23、可選的，所述死區(qū)生成方法，還包括：

24、更新所述第二計(jì)數(shù)值，以調(diào)整所述第一通道輸出的脈沖波的周期；

25、通過所述第二通道輸出與所述第一通道周期相同且互補(bǔ)的帶死區(qū)的脈沖波。

26、第二方面，本技術(shù)公開了一種死區(qū)生成裝置，包括：

27、計(jì)數(shù)值配置模塊，用于為第一通道配置第一計(jì)數(shù)值和第二計(jì)數(shù)值，為第二通道配置第三計(jì)數(shù)值和所述第二計(jì)數(shù)值；所述第三計(jì)數(shù)值小于所述第一計(jì)數(shù)值，所述第一計(jì)數(shù)值小于所述第二計(jì)數(shù)值；

28、計(jì)數(shù)模塊，用于針對(duì)所述第一通道開始計(jì)數(shù)，延遲預(yù)設(shè)數(shù)值后對(duì)所述第二通道計(jì)數(shù)；所述第一計(jì)數(shù)值、所述第二計(jì)數(shù)值和所述第三計(jì)數(shù)值用于在計(jì)數(shù)達(dá)到對(duì)應(yīng)值后控制相應(yīng)的通道的輸出電平；

29、第一死區(qū)生成模塊，用于在所述第一通道的計(jì)數(shù)值不大于所述第一計(jì)數(shù)值且所述第二通道的計(jì)數(shù)值大于所述第三計(jì)數(shù)值時(shí)，控制所述第一通道和所述第二通道均輸出低電平以形成第一死區(qū)；

30、第二死區(qū)生成模塊，用于在所述第一通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后且所述第二通道的計(jì)數(shù)值不大于所述第二計(jì)數(shù)值前，控制所述第一通道和所述第二通道均輸出低電平以形成第二死區(qū)。

31、第三方面，本技術(shù)公開了一種電子設(shè)備，包括：

32、存儲(chǔ)器，用于保存計(jì)算機(jī)程序；

33、處理器，用于執(zhí)行所述計(jì)算機(jī)程序，以實(shí)現(xiàn)前述的死區(qū)生成方法。

34、第四方面，本技術(shù)公開了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，用于存儲(chǔ)計(jì)算機(jī)程序；其中計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)前述的死區(qū)生成方法。

35、本技術(shù)中，為第一通道配置第一計(jì)數(shù)值和第二計(jì)數(shù)值，為第二通道配置第三計(jì)數(shù)值和所述第二計(jì)數(shù)值；所述第三計(jì)數(shù)值小于所述第一計(jì)數(shù)值，所述第一計(jì)數(shù)值小于所述第二計(jì)數(shù)值；針對(duì)所述第一通道開始計(jì)數(shù)，延遲預(yù)設(shè)數(shù)值后對(duì)所述第二通道計(jì)數(shù)；所述第一計(jì)數(shù)值、所述第二計(jì)數(shù)值和所述第三計(jì)數(shù)值用于在計(jì)數(shù)達(dá)到對(duì)應(yīng)值后控制相應(yīng)的通道的輸出電平；在所述第一通道的計(jì)數(shù)值不大于所述第一計(jì)數(shù)值且所述第二通道的計(jì)數(shù)值大于所述第三計(jì)數(shù)值時(shí)，控制所述第一通道和所述第二通道均輸出低電平以形成第一死區(qū)；在所述第一通道的計(jì)數(shù)值達(dá)到所述第二計(jì)數(shù)值后且所述第二通道的計(jì)數(shù)值不大于所述第二計(jì)數(shù)值前，控制所述第一通道和所述第二通道均輸出低電平以形成第二死區(qū)?？梢姡ㄟ^配置相應(yīng)的計(jì)數(shù)值，并分別對(duì)第一通道和第二通道的輸出進(jìn)行計(jì)數(shù)，在計(jì)數(shù)達(dá)到相應(yīng)計(jì)數(shù)值后控制通道的輸出電平，實(shí)現(xiàn)在第一通道的計(jì)數(shù)值不大于第一計(jì)數(shù)值且第二通道的計(jì)數(shù)值大于第二計(jì)數(shù)值時(shí)形成第一死區(qū)，在第一通道的計(jì)數(shù)值達(dá)到第二計(jì)數(shù)值后且第二通道的計(jì)數(shù)值不大于第二計(jì)數(shù)值前形成第二死區(qū)。通過計(jì)數(shù)控制輸出電平實(shí)現(xiàn)基于軟件生成死區(qū)，在低成本基礎(chǔ)上實(shí)現(xiàn)生成包含死區(qū)的脈寬調(diào)制波形。