1.本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種輸入緩沖電路。


背景技術(shù)：

2.隨著工藝的進步，金屬氧化物半導(dǎo)體場效應(yīng)晶體管柵氧化層厚度越來越薄，其耐壓能力越來越弱，例如，在0.18μm制程下厚氧器件的耐壓值為3.3v，而在28nm制程及28nm制程以下厚氧器件的耐壓值為1.8v。而考慮到與其他芯片的電平兼容性，在先進制程設(shè)計下輸入緩沖器時需使用3.3v的電壓，因此，厚氧器件需要堆疊使用來滿足各自的耐壓特性，以滿足芯片的壽命需求。
3.圖1為現(xiàn)有技術(shù)輸入緩沖器電路的電路示意圖。參照圖1，當(dāng)輸入信號pad為高電平時，即3.3v，利用mn1先將輸入信號pad的電壓降低至第二偏置電壓ncas，而后在輔助電源電壓域vccaux進行電平轉(zhuǎn)換，最后傳輸至內(nèi)核電壓域vdd送至內(nèi)核電路。由此可以看出，現(xiàn)有技術(shù)中的輸入緩沖器電路在電平轉(zhuǎn)換過程中與輸入輸出緩沖器電源電壓無關(guān)，而與輔助電源電壓vccaux和第二偏置偏壓ncas相關(guān)。在輔助電源電壓較低時，例如1.62v，輸入信號pad的電壓上升至1.3v左右，即可被判斷為高電平，由于遲滯的存在，當(dāng)輸入信號pad的電壓降低至0.9v時，即可被判斷為低電平。
4.圖2為圖1所示輸入緩沖器電路輸入信號及緩沖信號關(guān)系示意圖。參照圖2，可以明確看出，采用圖1的輸入緩沖器電路，由于輸入緩沖器電路在電平轉(zhuǎn)換過程中與輸入輸出緩沖器電源電壓無關(guān)，當(dāng)輸入信號pad較慢時，造成緩沖信號di的占空比惡化。
5.因此，有必要提供一種新型的輸入緩沖電路以解決現(xiàn)有技術(shù)中存在的上述問題。


技術(shù)實現(xiàn)要素：

6.本發(fā)明的目的在于提供一種輸入緩沖電路，以優(yōu)化輸出的緩沖信號的占空比。
7.為實現(xiàn)上述目的，本發(fā)明的所述輸入緩沖電路，包括：
8.熱插拔信號處理單元，用于接收所述輸入緩沖電路的輸入信號、第一熱插拔信號、所述第一熱插拔信號的反信號和第一偏置電壓，以輸出用于指示進入熱插拔模式或正常模式的第一控制信號；
9.電平轉(zhuǎn)換單元，用于接收所述輸入緩沖電路的輸入信號、所述第一偏置電壓和第二偏置電壓，然后根據(jù)所述第一偏置電壓和所述第二偏置電壓對所述輸入緩沖電路的輸入信號進行電平轉(zhuǎn)換，以輸出第二控制信號，并輸出所述第二偏置電壓和所述輸入緩沖電路的輸入信號中的較小值作為第三控制信號；
10.最大值獲取單元，用于接收所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓，然后輸出所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓中的最大值作為所述輸入緩沖電路的供電電壓；
11.接收單元，用于接收所述第一控制信號、所述第二控制信號、所述第三控制信號、所述輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓，以使所述第二控
制信號與所述第一控制信號、所述第三控制信號、輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓發(fā)生關(guān)聯(lián)，以輸出下級傳輸信號；
12.信號遲滯單元，用于接收所述下級傳輸信號、第二熱插拔信號以及輔助電源電壓，然后根據(jù)所述第二熱插拔信號和所述輔助電源電壓去除所述下級傳輸信號中的噪聲，以輸出初級緩沖信號；以及
13.緩沖單元，用于接收所述初級緩沖信號，然后將所述初級緩沖信號的電壓域轉(zhuǎn)變?yōu)閮?nèi)核電壓，以輸出緩沖信號。
14.所述輸入緩沖電路的有益效果在于：熱插拔信號處理單元用于接收所述輸入緩沖電路的輸入信號、第一熱插拔信號、所述第一熱插拔信號的反信號和第一偏置電壓，以輸出用于指示進入熱插拔模式或正常模式的第一控制信號，使得所述輸入緩沖電路的輸入信號和第一熱插拔信號發(fā)生關(guān)聯(lián)，電平轉(zhuǎn)換單元用于接收所述輸入緩沖電路的輸入信號、所述第一偏置電壓和第二偏置電壓，然后根據(jù)所述第一偏置電壓和所述第二偏置電壓對所述輸入緩沖電路的輸入信號進行電平轉(zhuǎn)換，以輸出第二控制信號，并輸出所述第二偏置電壓和所述輸入緩沖電路的輸入信號中的較小值作為第三控制信號，最大值獲取單元用于接收所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓，然后輸出所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓中的最大值作為所述輸入緩沖電路的供電電壓，將輸入輸出緩沖器電源電壓引入到所述輸入緩沖電路中，而接收單元用于接收所述第一控制信號、所述第二控制信號、所述第三控制信號、所述輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓，以使所述第二控制信號與所述第一控制信號、所述第三控制信號、輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓發(fā)生關(guān)聯(lián)，以輸出下級傳輸信號，使得所述輸入緩沖電路支持熱插拔模式，并且能夠在正常模式下將所述輸入緩沖電路的供電電壓與第二控制信號和第三控制信號發(fā)生關(guān)聯(lián)，從而優(yōu)化了所述緩沖單元輸出的緩沖信號的占空比。
15.可選地，所述熱插拔信號處理單元包括并聯(lián)傳輸門單元、第一傳輸門、第一pmos管、第二pmos管、第一nmos管，所述并聯(lián)傳輸門單元的輸入端用于接收所述第一熱插拔信號和所述第一偏置電壓，所述并聯(lián)傳輸門單元的控制端用于接收所述第一熱插拔信號和所述第一熱插拔信號的反信號，所述并聯(lián)傳輸門單元的輸出端與所述第一傳輸門的第一控制端和所述第一nmos管的柵極連接，所述第一傳輸門的第二控制端用于接收所述第一熱插拔信號的反信號，所述第一傳輸門的輸入端與所述第二pmos管的漏極和所述第一pmos管的漏極連接，所述第一pmos管的源極和所述第二pmos管的柵極均用于接收所述第一偏置電壓，所述第一pmos管的柵極和所述第二pmos管的源極均用于接收所述輸入緩沖電路的輸入信號，所述第一nmos管的漏極用于接收所述第一熱插拔信號，所述第一nmos管的源極和所述第一傳輸門的輸出端連接共同輸出所述第一控制信號。其有益效果在于：便于使所述第一熱插拔信號和所述輸入緩沖電路的輸入信號發(fā)生關(guān)聯(lián)，以輸出用于指示進入熱插拔模式或正常模式的第一控制信號。
16.可選地，所述并聯(lián)傳輸門單元包括第二傳輸門和第三傳輸門，所述第二傳輸門的第一控制端和所述第三傳輸門的第二控制端均用于接收所述第一熱插拔信號的反信號，所述第二傳輸門的第二控制端和所述第三傳輸門的第一控制端均用于接收所述第一熱插拔信號，所述第二傳輸門的輸入端用于接收所述第一熱插拔信號，所述第三傳輸門的輸入端
用于接收所述第一偏置電壓，所述第二傳輸門的輸出端和所述第三傳輸門的輸出端均與所述第一傳輸門的第一控制端連接。其有益效果在于：便于根據(jù)所述第一熱插拔信號和所述第一偏置電壓向所述第一傳輸門的第一控制端發(fā)送信號，以對所述第一傳輸門起到控制作用。
17.可選地，所述電平轉(zhuǎn)換單元包括第二nmos管1021、第三nmos管和第一反相器，所述第二nmos管1021的漏極和所述第三nmos管的柵極均用于接收所述輸入緩沖電路的輸入信號，所述第二nmos管1021的柵極和所述第三nmos管的漏極均用于接收所述第二偏置電壓，所述第二nmos管1021的源極與所述第一反相器的輸入端連接，所述第一反相器的輸出端輸出所述第二控制信號，所述第一反相器的第一電壓端用于接收所述第一偏置電壓，所述第一反相器的第二電壓端接地，所述第二nmos管1021的源極和所述第三nmos管的源極連接，用于共同輸出所述第三控制信號。其有益效果在于：便于實現(xiàn)所述輸入緩沖電路的輸入信號的電平轉(zhuǎn)換，以輸出第二控制信號，并輸出所述第二偏置電壓和所述輸入緩沖電路的輸入信號中的較小值作為第三控制信號。
18.可選地，所述接收單元包括第三pmos管、第四pmos管、第五pmos管、第四nmos管和第五nmos管，所述第三pmos管的源極用于接收所述輸入緩沖電路的供電電壓，所述第三pmos管的柵極用于接收所述第一控制信號，所述第三pmos管的漏極與所述第四pmos管的源極連接，所述第四pmos管的柵極用于接收所述第一偏置電壓，所述第四pmos管的漏極與所述第五pmos管源極連接，所述第五pmos管的柵極用于接收所述第二控制信號，所述第五pmos管的漏極與所述第四nmos管的漏極連接，所述第四nmos管的柵極用于接收所述第二偏置電壓，所述第四nmos管的源極和所述第五nmos管的漏極連接，用于共同輸出所述初級緩沖信號，所述第五nmos管的柵極用于接收所述第三控制信號，所述第五nmos管的源極接地。其有益效果在于：便于將所述第一控制信號、所述第二控制信號、所述第三控制信號和所述輸入緩沖電路的供電電壓發(fā)生關(guān)聯(lián)，以輸出初級緩沖信號。
19.可選地，所述第四nmos管的閾值電壓為0。
20.可選地，所述信號遲滯單元包括第六nmos管、第六pmos管和第二反相器，所述第六nmos管的漏極、所述第六pmos管的漏極和所述第二反相器的輸入端用于接收所述初級緩沖信號，所述第六nmos管的源極接地，所述第六nmos管的柵極用于接收所述第二熱插拔信號，所述第六pmos管的源極用于接收所述輔助電源電壓，所述第六pmos管的柵極與所述第二反相器的輸出端連接，用于共同輸出所述初級緩沖信號，所述第二反相器的第一電壓端用于接收所述輔助電源電壓，所述第二反相器的第二電壓端接地。其有益效果在于：便于去除噪聲。
21.可選地，所述緩沖單元包括第三反相器和第四反相器，所述第三反相器的輸入端用于接收所述初級緩沖信號，所述第三反相器的輸出端與所述第四反相器的輸入端連接，所述第四反相器的輸出端用于輸出所述緩沖信號，所述第三反相器的第一電壓端和所述第四反相器的第一電壓端均接內(nèi)核電壓，所述第三反相器的第二電壓端和所述第四反相器的第二電壓端均接地。其有益效果在于：便于輸出電壓域轉(zhuǎn)為內(nèi)核電壓的緩沖信號。
22.可選地，所述第四反相器為薄氧器件。
附圖說明
23.圖1為現(xiàn)有技術(shù)輸入緩沖器電路的電路示意圖；
24.圖2為圖1所示輸入緩沖器電路輸入信號及緩沖信號關(guān)系示意圖；
25.圖3為本發(fā)明輸入緩沖電路的電路示意圖；
26.圖4為本發(fā)明輸入信號及緩沖信號關(guān)系示意圖。
具體實施方式
27.為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。除非另外定義，此處使用的技術(shù)術(shù)語或者科學(xué)術(shù)語應(yīng)當(dāng)為本發(fā)明所屬領(lǐng)域內(nèi)具有一般技能的人士所理解的通常意義。本文中使用的“包括”等類似的詞語意指出現(xiàn)該詞前面的元件或者物件涵蓋出現(xiàn)在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。
28.針對現(xiàn)有技術(shù)存在的問題，本發(fā)明的實施例提供了一種輸入緩沖電路。參照圖3，所述輸入緩沖電路包括熱插拔信號處理單元101、電平轉(zhuǎn)換單元102、最大值獲取單元103、接收單元104、信號遲滯單元105和緩沖單元106。
29.一些實施例中，所述熱插拔信號處理單元用于接收所述輸入緩沖電路的輸入信號、第一熱插拔信號、所述第一熱插拔信號的反信號和第一偏置電壓，以輸出用于指示進入熱插拔模式或正常模式的第一控制信號；所述電平轉(zhuǎn)換單元用于接收所述輸入緩沖電路的輸入信號、所述第一偏置電壓和第二偏置電壓，然后根據(jù)所述第一偏置電壓和所述第二偏置電壓對所述輸入緩沖電路的輸入信號進行電平轉(zhuǎn)換，以輸出第二控制信號，并輸出所述第二偏置電壓和所述輸入緩沖電路的輸入信號中的較小值作為第三控制信號；所述最大值獲取單元用于接收所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓，然后輸出所述輸入緩沖電路的輸入信號和輸入輸出緩沖器電源電壓中的最大值作為所述輸入緩沖電路的供電電壓；所述接收單元用于接收所述第一控制信號、所述第二控制信號、所述第三控制信號、所述輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓，以使所述第二控制信號與所述第一控制信號、所述第三控制信號、輸入緩沖電路的供電電壓、所述第一偏置電壓和所述第二偏置電壓發(fā)生關(guān)聯(lián)，以輸出下級傳輸信號；所述信號遲滯單元用于接收所述下級傳輸信號、第二熱插拔信號以及輔助電源電壓，然后根據(jù)所述第二熱插拔信號和所述輔助電源電壓去除所述下級傳輸信號中的噪聲，以輸出初級緩沖信號；所述緩沖單元用于接收所述初級緩沖信號，然后將所述初級緩沖信號的電壓域轉(zhuǎn)變?yōu)閮?nèi)核電壓，以輸出緩沖信號。
30.參照圖3，所述熱插拔信號處理單元101包括并聯(lián)傳輸門單元1011、第一傳輸門1012、第一pmos管1013、第二pmos管1014、第一nmos管1015，所述并聯(lián)傳輸門單元1011的輸入端用于接收所述第一熱插拔信號hs_io和所述第一偏置電壓pcas，所述并聯(lián)傳輸門單元1011的控制端用于接收所述第一熱插拔信號hs_io和所述第一熱插拔信號的反信號hs_io_n，所述并聯(lián)傳輸門單元1011的輸出端與所述第一傳輸門1012的第一控制端和所述第一nmos管1015的柵極連接，所述第一傳輸門1012的第二控制端用于接收所述第一熱插拔信號
的反信號hs_io_n，所述第一傳輸門1012的輸入端與所述第二pmos管1014的漏極和所述第一pmos管1013的漏極連接，所述第一pmos管1013的源極和所述第二pmos管1014的柵極均用于接收所述第一偏置電壓pcas，所述第一pmos管1013的柵極和所述第二pmos管1014的源極均用于接收所述輸入緩沖電路的輸入信號pad，所述第一nmos管1015的漏極用于接收所述第一熱插拔信號hs_io，所述第一nmos管1015的源極和所述第一傳輸門1012的輸出端連接共同輸出所述第一控制信號。
31.一些實施例中，所述第一pmos管的襯底用于接所述輸入緩沖電路的供電電壓，所述第二pmos管的襯底用于接所述輸入緩沖電路的供電電壓，所述第一nmos管的襯底用于接地。
32.參照圖3，所述第一傳輸門1012包括第七nmos管10121和第七pmos管10122，所述第七nmos管10121的漏極和所述第七pmos管10122的源極連接，以作為所述第一傳輸門1012的輸入端，所述第七nmos管10121的源極和所述第七pmos管10122的漏極連接，以作為所述第一傳輸門1012的輸出端，所述第七nmos管10121的柵極作為所述第一傳輸門1012的第二控制端，用于接收所述第一熱插拔信號的反信號hs_io_n，所述第七pmos管10122的柵極作為所述第一傳輸門1012的第一控制端，用于與所述并聯(lián)傳輸門單元1011的輸出端連接。
33.一些實施例中，所述第七nmos管的襯底用于接地，所述第七pmos管的襯底用于接所述輸入緩沖電路的供電電壓。
34.參照圖3，所述并聯(lián)傳輸門單元1011包括第二傳輸門10111和第三傳輸門10112，所述第二傳輸門10111的第一控制端和所述第三傳輸門10112的第二控制端均用于接收所述第一熱插拔信號的反信號hs_io_n，所述第二傳輸門10111的第二控制端和所述第三傳輸門10112的第一控制端均用于接收所述第一熱插拔信號hs_io，所述第二傳輸門10111的輸入端用于接收所述第一熱插拔信號hs_io，所述第三傳輸門10112的輸入端用于接收所述第一偏置電壓pcas，所述第二傳輸門10111的輸出端和所述第三傳輸門10112的輸出端均與所述第一傳輸門1012的第一控制端連接。
35.參照圖3，所述第二傳輸門10111包括第八nmos管101111和第八pmos管101112，所述第八nmos管101111的漏極與所述第八pmos管101112的源極連接，以作為所述第二傳輸門10111的輸入端，所述第八nmos管101111源極與所述第八pmos管101112的漏極連接，以作為所述第二傳輸門10111的輸出端，所述第八nmos管101111的柵極作為所述第二傳輸門10111的第二控制端，用于接收所述第一熱插拔信號hs_io，所述第八pmos管101112的柵極作為所述第二傳輸門10111的第一控制端，用于接收所述第一熱插拔信號的反信號hs_io_n。
36.一些實施例中，所述第八nmos管的襯底用于接地，所述第八pmos管的襯底用于接所述輸入緩沖電路的供電電壓。
37.參照圖3，所述第三傳輸門10112包括第九nmos管101121和第九pmos管101122，所述第九nmos管101121的漏極和所述第九pmos管101122的源極連接，以作為所述第三傳輸門10112的輸入端，所述第九nmos管101121的源極和所述第九pmos管101122的柵極連接，以作為所述第三傳輸門10112的輸出端，所述第九nmos管101121的柵極作為所述第三傳輸門10112的第二控制端，用于接收所述第一熱插拔信號的反信號hs_io_n，所述第九pmos管101122的柵極作為所述第三傳輸門10112的第一控制端，用于接收所述第一熱插拔信號hs_io。
38.一些實施例中，所述第九nmos管的襯底用于接地，所述第九pmos管的襯底用于接所述輸入緩沖電路的供電電壓。
39.參照圖3，所述電平轉(zhuǎn)換單元102包括第二nmos管1021、第三nmos管1022和第一反相器1023，所述第二nmos管1021的漏極和所述第三nmos管1022的柵極均用于接收所述輸入緩沖電路的輸入信號pad，所述第二nmos管1021的柵極和所述第三nmos管1022的漏極均用于接收所述第二偏置電壓ncas，所述第二nmos管1021的源極與所述第一反相器1023的輸入端連接，所述第一反相器1023的輸出端輸出所述第二控制信號，所述第一反相器1023的第一電壓端用于接收所述第一偏置電壓pcas，所述第一反相器1023的第二電壓端接地vss，所述第二nmos管1021的源極和所述第三nmos管1022的源極連接，用于共同輸出所述第三控制信號。
40.一些實施例中，所述第二nmos管的襯底用于接地，所述第三nmos管的襯底用于接地。
41.參照圖3，所述第一反相器1023包括第十nmos管10231和第十pmos管10232，所述第十nmos管10231與所述第十pmos管10232的柵極連接，以作為所述第一反相器1023的輸入端，所述第十nmos管10231的漏極和所述第十pmos管10232的漏極連接，以作為所述第一反相器1023的輸出端，所述第十pmos管10232的源極作為所述第一反相器1023的第一電壓端，用于接收所述第二偏置電壓ncas，所述第十nmos管10231的源極作為所述第一反相器1023的第二電壓端，用于接地vss。
42.一些實施例中，所述第十nmos管的襯底用于接地，所述第十pmos管用于接所述第一偏置電壓。
43.參照圖3，所述接收單元104包括第三pmos管1041、第四pmos管1042、第五pmos管1043、第四nmos管1044和第五nmos管1045，所述第三pmos管1041的源極用于接收所述輸入緩沖電路的供電電壓fltnw，所述第三pmos管1041的柵極用于接收所述第一控制信號，所述第三pmos管1041的漏極與所述第四pmos管1042的源極連接，所述第四pmos管1042的柵極用于接收所述第一偏置電壓pcas，所述第四pmos管1042的漏極與所述第五pmos管1043源極連接，所述第五pmos管1043的柵極用于接收所述第二控制信號，所述第五pmos管1043的漏極與所述第四nmos管1044的漏極連接，所述第四nmos管1044的柵極用于接收所述第二偏置電壓ncas，所述第四nmos管1044的源極和所述第五nmos管1045的漏極連接，用于共同輸出所述初級緩沖信號，所述第五nmos管1045的柵極用于接收所述第三控制信號，所述第五nmos管1045的源極接地vss。其中，所述第四nmos管1044的閾值電壓為0。
44.一些實施例中，所述第三pmos管的襯底用于接所述輸入緩沖電路的供電電壓，所述第四pmos管的襯底用于接所述輸入緩沖電路的供電電壓，所述第五pmos管的襯底用于接所述輸入緩沖電路的供電電壓，所述第四nmos管的襯底用于接地，所述第五nmos管的襯底用于接地。
45.參照圖3，所述信號遲滯單元105包括第六nmos管1051、第六pmos管1052和第二反相器1053，所述第六nmos管1051的漏極、所述第六pmos管1052的漏極和所述第二反相器1053的輸入端用于接收所述初級緩沖信號，所述第六nmos管1051的源極接地vss，所述第六nmos管1051的柵極用于接收所述第一熱插拔信號hs_nc，所述第六pmos管1052的源極用于接收所述輔助電源電壓vccaux，所述第六pmos管1052的柵極與所述第二反相器1053的輸出
端連接，用于共同輸出所述初級緩沖信號，所述第二反相器1053的第一電壓端用于接收所述輔助電源電壓vccaux，所述第二反相器1053的第二電壓端接地vss。
46.一些實施例中，所述第六nmos管的襯底用于接地，所述第六pmos管的襯底用于接所述輔助電源電壓。
47.參照圖3，所述第二反相器1053包括第十一nmos管10531和第十一pmos管10532，所述第十一nmos管10531的柵極和所述第十一pmos管10532的柵極連接，以作為所述第二反相器1053的輸入端，所述第十一nmos管10531的漏極和所述第十一pmos管10532的漏極連接，以作為所述第二反相器1053的輸出端，所述第十一pmos管10532的源極作為所述第二反相器1053的第一電壓端，用于接所述輔助電源電壓vccaux，所述第十一pmos管10532的源極作為所述第二反相器1053的第二電壓端，用于接地vss。
48.一些實施例中，所述第十一nmos管的襯底用于接地，所述第十一pmos管的襯底用于接所述輔助電源電壓。
49.參照圖3，所述緩沖單元106包括第三反相器1061和第四反相器1062，所述第三反相器1061的輸入端用于接收所述初級緩沖信號，所述第三反相器1061的輸出端與所述第四反相器1062的輸入端連接，所述第四反相器1062的輸出端用于輸出所述緩沖信號，所述第三反相器1061的第一電壓端和所述第四反相器1062的第一電壓端均接內(nèi)核電壓vdd，所述第三反相器1061的第二電壓端和所述第四反相器1062的第二電壓端均接地vss。
50.參照圖3，所述第三反相器1061包括第十二nmos管10611和第十二pmos管10612，所述第十二nmos管10611的柵極和所述第十二pmos管10612的柵極連接，以作為所述第三反相器1061的輸入端，所述第十二nmos管10611的漏極和所述第十二pmos管10612的漏極連接，以作為所述第三反相器1061的輸出端，所述第十二pmos管10612的源極作為所述第三反相器1061的第一電壓端，用于接內(nèi)核電壓vdd，所述第十二nmos管10611的源極作為所述第三反相器1061的第二電壓點，用于接地vss。
51.一些實施例中，所述第十二nmos管的襯底用于接地，所述第十二pmos管的襯底用于接所述輔助電源電壓。
52.參照圖3，所述第四反相器1062包括第十三nmos管10621和第十三pmos管10622，所述第十三nmos管10621的柵極和所述第十三pmos管10622的柵極連接，以作為所述第四反相器1062的輸入端，所述第十三nmos管10621的漏極和所述第十三pmos管10622的漏極連接，以作為所述第四反相器1062的輸出端，所述第十三pmos管10622的源極作為所述第四反相器1062的第一電壓端，用于接內(nèi)核電壓vdd，所述第十三nmos管10621的源極作為所述第四反相器1062的第二電壓端，用于接地vss。
53.一些實施例中，所述第十三nmos管的襯底用于接地，所述第十三pmos管的襯底用于接所述內(nèi)核電壓。
54.一些實施例中，所述第四反相器為薄氧器件，即所述第十三nmos管和所述第十三pmos管均為薄氧器件。
55.一些實施例中，構(gòu)成所述輸入緩沖電路的所有nmos管和pmos管中，除所述第四nmos管、所述第十三nmos管和所述第十三pmos管外，其他的nmos管和pmos管均為厚氧器件。
56.圖4為本發(fā)明輸入信號pad及緩沖信號關(guān)系示意圖。參照圖4，可以明確看出，緩沖信號的占空比得到明顯改善。
57.一些實施例中，所述輸入緩沖電路包括熱插拔模式和正常模式，所述輸入輸出緩沖器電源電壓為3.3v，所述輔助電源電壓為1.8v，所述內(nèi)核電壓為0.9v，所述輸入緩沖電路的輸入信號為0～3.3v。
58.在所述熱插拔模式中，所述第一熱插拔信號與所述輸入緩沖電路的供電電壓相同，所述第一熱插拔信號的反信號為所述輸入緩沖電路的供電電壓的二分之一，所述第一熱插拔信號為所述輸入緩沖電路的供電電壓的二分之一，所述第一偏置電壓為所述輸入緩沖電路的供電電壓的二分之一，所述第二偏置電壓為所述輸入緩沖電路的供電電壓的二分之一。
59.在所述正常模式中，所述第一熱插拔信號與所述輔助電源電壓相同，所述第一熱插拔信號的反信號與所述輸入輸出緩沖器電源電壓相同，所述第一熱插拔信號為0v，所述第一偏置電壓與所述輔助電源電壓相同，所述第二偏置電壓與所述輔助電源電壓相同。
60.參照圖3，在所述熱插拔模式中，所述輸入緩沖電路的輸入信號pad為高電平，例如3.3v，所述輸入緩沖電路的供電電壓fltnw為3.3v，所述第一熱插拔信號hs_io為3.3v，所述第一熱插拔信號的反信號hs_io_n為1.65v，所述第一偏置電壓pcas為1.65v，所述第二偏置電壓ncas為1.65v，則所述第一pmos管1013漏極電壓為3.3v，所述第一nmos管1015的柵極電壓為3.3v，所述第一傳輸門1012的輸出電壓為3.3-v
th
v，所述第二nmos管1021源極電壓為1.65v，所述第一反相器1023的輸出電壓為0v，所述第三pmos管1041的漏極電壓為1.65+v
th
v，所述第四pmos管1042的漏極電壓為0+v
th
v，所述第五pmos管1043的漏極電壓為0～v
th
v，所述初級緩沖信號為0v，所述第二反相器1053的輸出電壓為1.8v，所述第三反相器1061的輸出電壓為0v，所述第四反相器1062的輸出電壓為0.9v，即所述緩沖信號為0.9v。
61.參照圖3，在所述熱插拔模式中，所述輸入緩沖電路的輸入信號pad為低電平，例如0v，所述輸入緩沖電路的供電電壓fltnw為3.3v，所述第一熱插拔信號hs_io為3.3v，所述第一熱插拔信號的反信號hs_io_n為1.65v，所述第一偏置電壓pcas為1.65v，所述第二偏置電壓ncas為1.65v，則所述第一pmos管1013漏極電壓為1.65v，所述第一nmos管1015的柵極電壓為3.3v，所述第一傳輸門1012的輸出電壓為3.3-v
th
v，所述第二nmos管1021源極電壓為0v，所述第一反相器1023的輸出電壓為1.65v，所述第三pmos管1041的漏極電壓為1.65+v
th
v，所述第四pmos管1042的漏極電壓為1.65+v
th
v，所述第五pmos管1043的漏極電壓為0～(1.65+v
th
)v，所述初級緩沖信號為0v，所述第二反相器1053的輸出電壓為1.8v，所述第三反相器1061的輸出電壓為0v，所述第四反相器1062的輸出電壓為0.9v，即所述緩沖信號為0.9v。
62.參照圖3，在所述正常模式中，所述輸入緩沖電路的輸入信號pad為高電平，例如3.3v，所述輸入緩沖電路的供電電壓fltnw為3.3v，所述第一熱插拔信號hs_io為1.8v，所述第一熱插拔信號的反信號hs_io_n為3.3v，所述第一偏置電壓pcas為1.8v，所述第二偏置電壓ncas為1.8v，則所述第一pmos管1013漏極電壓為3.3v，所述第一nmos管1015的柵極電壓為1.8v，所述第一傳輸門1012的輸出電壓為3.3v，所述第二nmos管1021源極電壓為1.8v，所述第一反相器1023的輸出電壓為0v，所述第三pmos管1041的漏極電壓為1.8+v
th
v，所述第四pmos管1042的漏極電壓為0+v
th
v，所述第五pmos管1043的漏極電壓為0～(0+v
th
)v，所述初級緩沖信號為0v，所述第二反相器1053的輸出電壓為1.8v，所述第三反相器1061的輸出電壓為0v，所述第四反相器1062的輸出電壓為0.9v，即所述緩沖信號為0.9v。
63.參照圖3，在所述正常模式中，所述輸入緩沖電路的輸入信號pad為低電平，例如0v，所述輸入緩沖電路的供電電壓fltnw為3.3v，所述第一熱插拔信號hs_io為1.8v，所述第一熱插拔信號的反信號hs_io_n為3.3v，所述第一偏置電壓pcas為1.8v，所述第二偏置電壓ncas為1.8v，則所述第一pmos管1013漏極電壓為1.8v，所述第一nmos管1015的柵極電壓為1.8v，所述第一傳輸門1012的輸出電壓為1.8v，所述第二nmos管1021源極電壓為0v，所述第一反相器1023的輸出電壓為1.8v，所述第三pmos管1041的漏極電壓為3.3v，所述第四pmos管1042的漏極電壓為3.3v，所述第五pmos管1043的漏極電壓為3.3v，所述初級緩沖信號為1.8v，所述第二反相器1053的輸出電壓為0v，所述第三反相器1061的輸出電壓為1.9v，所述第四反相器1062的輸出電壓為0v，即所述緩沖信號為0v。其中，v
th
為閾值電壓。
64.雖然在上文中詳細說明了本發(fā)明的實施方式，但是對于本領(lǐng)域的技術(shù)人員來說顯而易見的是，能夠?qū)@些實施方式進行各種修改和變化。但是，應(yīng)理解，這種修改和變化都屬于權(quán)利要求書中所述的本發(fā)明的范圍和精神之內(nèi)。而且，在此說明的本發(fā)明可有其它的實施方式，并且可通過多種方式實施或?qū)崿F(xiàn)。