基于失真和噪聲抵消的高線性度cmos寬帶低噪聲放大器的制造方法
【專利摘要】本實(shí)用新型公開(kāi)了一種基于失真和噪聲抵消的高線性度CMOS寬帶低噪聲放大器，其結(jié)構(gòu)包括失真抵消輸入級(jí)和噪聲抵消輸出級(jí)。失真抵消輸入級(jí)作為本低噪聲放大器的第一級(jí)，采用CMOS互補(bǔ)共柵組合來(lái)實(shí)現(xiàn)輸入阻抗匹配、二階交調(diào)IMD2抵消，同時(shí)互補(bǔ)結(jié)構(gòu)具備電流復(fù)用的特點(diǎn)從而節(jié)省功耗。第二級(jí)為噪聲抵消輸出級(jí)，主要目的是抵消第一級(jí)中兩個(gè)共柵器件的溝道熱噪聲電流，從而降低整個(gè)電路的噪聲系數(shù)。本實(shí)用新型可以在寬帶范圍內(nèi)同時(shí)實(shí)現(xiàn)高線性度和低噪聲系數(shù)，同時(shí)兼顧其他設(shè)計(jì)參數(shù)，如輸入阻抗匹配、功率增益、功耗等。
【專利說(shuō)明】基于失真和噪聲抵消的高線性度CMOS寬帶低噪聲放大器

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型為射頻集成電路【技術(shù)領(lǐng)域】，具體涉及一種同時(shí)采用失真和噪聲抵消 技術(shù)的CMOS寬帶低噪聲放大器（LNA)。

【背景技術(shù)】
[0002] 隨著3G/4G等移動(dòng)通信技術(shù)的不斷涌現(xiàn)，以射頻微波為代表的無(wú)線收發(fā)技術(shù)正得 到空前的發(fā)展。不同于已經(jīng)成熟的第二代移動(dòng)通信設(shè)備，當(dāng)前的移動(dòng)通信終端正趨向于 集成多種通信標(biāo)準(zhǔn)來(lái)滿足網(wǎng)絡(luò)無(wú)縫鏈接實(shí)現(xiàn)信息的實(shí)時(shí)互享，例如智能手機(jī)能應(yīng)用GSM、 WCDMA、WIFI以及RFTV等。傳統(tǒng)的解決方案基于將多個(gè)窄帶路徑并聯(lián)來(lái)實(shí)現(xiàn)多標(biāo)準(zhǔn)通信， 這種方案往往占用大芯片面積且有穩(wěn)定性問(wèn)題，缺乏可重構(gòu)性?；趯拵K的射頻收發(fā) 機(jī)正在吸引越來(lái)越多的研宄人員的注意，其使用單個(gè)寬帶模塊覆蓋上述全部通信標(biāo)準(zhǔn)或部 分標(biāo)準(zhǔn)。
[0003] 作為無(wú)線接收機(jī)的第一個(gè)射頻有源模塊，低噪聲放大器在整個(gè)無(wú)線系統(tǒng)中起到非 常關(guān)鍵作用。從天線接收到的微弱信號(hào)首先經(jīng)過(guò)頻帶選通濾波器，然后通過(guò)低噪聲放大器 進(jìn)行第一次放大，再送到后級(jí)射頻模塊以及基帶電路進(jìn)行處理。為了保證后級(jí)模塊能正確 處理信號(hào)，低噪聲放大器本身必須引入盡可能低的噪聲，同時(shí)滿足輸入阻抗匹配、合適的增 益以及一定的線性度。設(shè)計(jì)一個(gè)寬帶低噪聲放大器的挑戰(zhàn)在于要在一個(gè)很寬的頻帶范圍內(nèi) 滿足上述的設(shè)計(jì)要求。由于在寬頻帶范圍內(nèi)包含了多種強(qiáng)弱不同的射頻信號(hào)，這些信號(hào)間 極易發(fā)生互調(diào)和交調(diào)，從而破壞某一子頻帶內(nèi)有用信號(hào)，影響信號(hào)傳輸質(zhì)量。所以在寬帶內(nèi) 同時(shí)滿足低噪聲和高線性度成為了寬帶低噪聲放大器設(shè)計(jì)成功的關(guān)鍵。
[0004] 基于CMOS工藝的集成電路具有高集成度和低功耗消耗，已經(jīng)成為當(dāng)今集成電路 的主流設(shè)計(jì)所選。隨著CMOS工藝不斷朝著深亞微米方向發(fā)展，M0S器件正越來(lái)越符合射頻 集成電路的設(shè)計(jì)需求。當(dāng)前技術(shù)下，〇. 18 ym工藝M0S器件的截止頻率能達(dá)到約30GHz，已 經(jīng)能滿足10GHz以下射頻電路設(shè)計(jì)的需要，相關(guān)報(bào)道如參考文獻(xiàn)[1] [2] [3]。但是，尺寸的 減小伴隨著器件高階效應(yīng)的出現(xiàn)，例如非線性漏輸出電導(dǎo)、速度飽和效應(yīng)、迀移率衰減以及 多柵耗盡等不斷使CMOS電路設(shè)計(jì)更加復(fù)雜化。
[0005] 作為射頻集成電路常用元件，電感一直是限制電路性能的另一個(gè)重要因素。片上 集成電感的Q值有限（一般小于10)不能很好的滿足窄帶匹配、選頻需求，而且生產(chǎn)廠家一 般不提供電感模型或者提供的模型精確度很低；自己設(shè)計(jì)一枚片上電感往往需要借助專業(yè) 的設(shè)計(jì)軟件，如Ansoft公司的HFSS軟件等，這些軟件往往需要消耗大量計(jì)算機(jī)資源和設(shè)計(jì) 者具備一定的使用經(jīng)驗(yàn)，以上這些因素在很大程度上限制了射頻集成電路的發(fā)展。此外，集 成電路的電源電壓也不斷隨著工藝尺寸下降而下降，這使得電路設(shè)計(jì)愈發(fā)具有挑戰(zhàn)性。
[0006] 參考文獻(xiàn)：
[0007] [l]Federico Bruccoleri, Eric A. M. Klumperink,, and Bram Nauta, affide-Band CMOS Low-Noise Amplifier Exploiting Thermal Noise Canceling, ''IEEE J.Solid-State Circuits, vol. 39, pp. 275-282, Feb. 2004。
[0008] [2]C.-F. Liao and S. I. Liu, uk broadband noise-canceling MOS LNA for 3. 1 - 10. 6-GHz UWB receiver, IEEE J. Solid-State Circuits, vol. 42, no. 2, pp. 329 - 339,Feb. 2007。
[0009] [3]A. Bevilacqua and A. M. Niknejad, "An ultra-wideband CMOS LNA for 3. lto 10. 6GHz wireless receiver, " in IEEE ISSCC Dig. Tech. Papers, pp. 382 - 383, 2004。 實(shí)用新型內(nèi)容
[0010] 針對(duì)現(xiàn)有技術(shù)，本實(shí)用新型提出的一種基于失真和噪聲抵消的高線性度CMOS寬 帶低噪聲放大器是一種寬帶低噪聲放大器。該放大器的電路中不使用電感，避免了由于Q 值有限造成的不能很好的滿足窄帶匹配、選頻需求的問(wèn)題。將兩種獨(dú)立的技術(shù)：失真抵消和 噪聲抵消技術(shù)用于同一個(gè)電路中，從而實(shí)現(xiàn)了寬帶下高線性度和低噪聲，同時(shí)兼顧輸入匹 配、功率增益和功耗參數(shù)。本實(shí)用新型放大器采用CMOS 0.18ym工藝實(shí)現(xiàn)，設(shè)計(jì)具有可復(fù) 制性。
[0011] 為了解決上述技術(shù)問(wèn)題，本實(shí)用新型一種基于失真和噪聲抵消的高線性度CMOS 寬帶低噪聲放大器予以實(shí)現(xiàn)的技術(shù)方案是：該放大器分為兩級(jí)，包括第一級(jí)的失真抵消輸 入級(jí)和第二級(jí)的噪聲抵消輸出級(jí)，其中：所述失真抵消輸入級(jí)由電阻Rl、NM0S管Mla、PM0S 管Mlb、電阻R2和耦合電容Cl和耦合電容C2組成，其中NM0S管Mia和PM0S管Mlb構(gòu)成 了互補(bǔ)共柵結(jié)構(gòu)；所述噪聲抵消輸出級(jí)由電阻R3、電容C3和NM0S晶體管M2、NM0S晶體管 M3和NM0S晶體管M4組成，所述NM0S晶體管M2和NM0S晶體管M3用于實(shí)現(xiàn)噪聲抵消，所述 NM0S晶體管M4用于該放大器電路的輸出至輸入隔離，電阻R3用于實(shí)現(xiàn)該放大器的輸出阻 抗匹配。
[0012] 上述各元器件之間的連接關(guān)系為：信號(hào)進(jìn)入該放大器電路分為兩路：
[0013] 一路由NM0S管Mia和PM0S管Mlb的源極接入，上述NM0S管Mia和PM0S管Mlb 的源極相連；NM0S管Mia的柵極連至直流電壓VB1、PM0S管Mlb的柵極連至直流電壓VB2 ; NM0S管Mia的漏極連接至電阻R1的一端，電阻R1的另一端連至電源VDD，PM0S管Mlb的漏 極接電阻R2,電阻R2的另一端連至地端GND ;NM0S管Mia的漏極連至電容Cl，PM0S管Mlb 的漏極連至電容C2,電容Cl和電容C2的另一端相連并一同連至第二級(jí)中NM0S管M2的柵 極。
[0014] 另一路由NM0S管Mia和PM0S管Mlb的源極接入后連接至電容C3,電容C3的另 一端連至NM0S管M3的柵極，NM0S管M2和NM0S管M3的源極連至地端，NM0S管M2和NM0S 管M3的漏端連至NM0S管M4的源極，NM0S管M4的柵極連至直流電壓VB3，NM0S管M4的漏 端連至電阻R3,電阻R3的另一端連至電源VDD ;NM0S管M2和NM0S管M3的柵極偏置電壓 由兩個(gè)偏置電路實(shí)現(xiàn)，兩個(gè)偏置電路的組成為：NM0S管M5的柵極與漏極相連并連至電阻R4 和電阻R6,電阻R4的另一端連至電源VDD，電阻R6的另一端連至NM0S管M2的柵極；NM0S 管M6的柵極與漏極相連并連至電阻R5和電阻R7,電阻R5的另一端連至電源VDD，電阻R7 的另一端連至NM0S管M3的柵極。
[0015] 與現(xiàn)有技術(shù)相比，本實(shí)用新型放大器的有益效果是：
[0016] (1)本實(shí)用新型將噪聲抵消技術(shù)、失真抵消技術(shù)和電流復(fù)用技術(shù)相結(jié)合，可以同時(shí) 獲得高線性度和低噪聲性能，電流復(fù)用技術(shù)用于節(jié)省功耗。
[0017] (2)本實(shí)用新型中使用共柵結(jié)構(gòu)實(shí)現(xiàn)寬帶輸入匹配，可以同時(shí)實(shí)現(xiàn)多通信標(biāo)準(zhǔn)集 成，方便通信終端無(wú)線多接口連接。
[0018] (3)本實(shí)用新型采用深亞微米0. 18ymCMOS工藝實(shí)現(xiàn)，1.8V低電源電壓供電，其功 耗消耗較低。
[0019] (4)本實(shí)用新型中使用的器件主要包括MOS晶體管、電阻和電容，整體電路不含電 感，從而節(jié)省芯片面積，降低了成本。
[0020] (5)本實(shí)用新型的實(shí)現(xiàn)采用主流CMOS工藝，可以與普遍采用CMOS工藝的數(shù)字基帶 電路集成在同一塊芯片上，容易實(shí)現(xiàn)片上系統(tǒng)集成。

【專利附圖】

【附圖說(shuō)明】
[0021] 圖1是本實(shí)用新型低噪聲放大器的電路結(jié)構(gòu)框圖；
[0022] 圖2是本實(shí)用新型中噪聲抵消技術(shù)原理圖；
[0023] 圖3是本實(shí)用新型中失真抵消技術(shù)原理圖；
[0024] 圖4是本實(shí)用新型低噪聲放大器的完整電路實(shí)現(xiàn)圖；
[0025] 圖5是本實(shí)用新型中M2和M3的偏置電路實(shí)現(xiàn)圖；
[0026] 圖6是本實(shí)用新型低噪聲放大器的S參數(shù)的仿真結(jié)果圖；
[0027] 圖7是本實(shí)用新型低噪聲放大器的功率增益和噪聲系數(shù)仿真結(jié)果圖；
[0028] 圖8是本實(shí)用新型低噪聲放大器的IPldB和IIP3仿真結(jié)果圖；

【具體實(shí)施方式】
[0029] 下面結(jié)合【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)地描述。
[0030] 如圖1所示，本實(shí)用新型提出的一種基于失真和噪聲抵消的高線性度CMOS寬帶低 噪聲放大器，該放大器分為兩級(jí)，依次為第一級(jí)的失真抵消輸入級(jí)和第二級(jí)的噪聲抵消輸 出級(jí)。
[0031] 第一級(jí)的失真抵消輸入級(jí)由電阻Rl、NM0S管Mla、PM0S管Mlb、電阻R2和耦合電 容C1和耦合電容C2組成。其中，NM0S管Mia和PM0S管Mlb構(gòu)成了兩個(gè)互補(bǔ)共柵級(jí)結(jié)構(gòu)， 兩者源極點(diǎn)相連。采用共柵結(jié)構(gòu)的優(yōu)點(diǎn)在于可以滿足寬帶輸入阻抗匹配，如下：

【權(quán)利要求】
1. 一種基于失真和噪聲抵消的高線性度CMOS寬帶低噪聲放大器，其特征在于，該放大 器分為兩級(jí)，包括第一級(jí)的失真抵消輸入級(jí)和第二級(jí)的噪聲抵消輸出級(jí)，其中： 所述失真抵消輸入級(jí)由電阻Rl、NM〇S管Mla、PM0S管Mlb、電阻R2和耦合電容C1和耦 合電容C2組成，其中NM0S管Mia和PM0S管Mlb構(gòu)成了互補(bǔ)共柵結(jié)構(gòu)； 所述噪聲抵消輸出級(jí)由電阻R3、電容C3和NM0S晶體管M2、NM0S晶體管M3和NM0S晶 體管M4組成，所述NM0S晶體管M2和NM0S晶體管M3用于實(shí)現(xiàn)噪聲抵消，所述NM0S晶體管 M4用于該放大器的輸出至輸入隔離，電阻R3用于實(shí)現(xiàn)該放大器的輸出阻抗匹配； 上述各元器件之間的連接關(guān)系為： 信號(hào)進(jìn)入該放大器后分為兩路： 一路由NM0S管Mia和PM0S管Mlb的源極接入，上述NM0S管Mia和PM0S管Mlb的源 極相連；NM0S管Mia的柵極連至直流電壓VB1、PM0S管Mlb的柵極連至直流電壓VB2 ;NM0S 管Mia的漏極連接至電阻R1的一端，電阻R1的另一端連至電源VDD，PM0S管Mlb的漏極接 電阻R2,電阻R2的另一端連至地端GND ;NM0S管Mia的漏極連至電容Cl，PM0S管Mlb的漏 極連至電容C2,電容C1和電容C2的另一端相連并一同連至第二級(jí)中NM0S管M2的柵極； 另一路由NM0S管Mia和PM0S管Mlb的源極接入后連接至電容C3,電容C3的另一端連 至NM0S管M3的柵極，NM0S管M2和NM0S管M3的源極連至地端，NM0S管M2和NM0S管M3 的漏端連至NM0S管M4的源極，NM0S管M4的柵極連至直流電壓VB3, NM0S管M4的漏端連 至電阻R3,電阻R3的另一端連至電源VDD ;NM0S管M2和NM0S管M3的柵極偏置電壓由兩 個(gè)偏置電路實(shí)現(xiàn)； 所述兩個(gè)偏置電路的組成為： NM0S管M5的柵極與漏極相連并連至電阻R4和電阻R6，電阻R4的另一端連至電源VDD， 電阻R6的另一端連至NM0S管M2的柵極；NM0S管M6的柵極與漏極相連并連至電阻R5和 電阻R7,電阻R5的另一端連至電源VDD，電阻R7的另一端連至NM0S管M3的柵極。
【文檔編號(hào)】H03F1/32GK204258732SQ201420829978
【公開(kāi)日】2015年4月8日 申請(qǐng)日期:2014年12月23日 優(yōu)先權(quán)日:2014年12月23日
【發(fā)明者】秦國(guó)軒, 屠國(guó)平, 楊來(lái)春, 閆月星 申請(qǐng)人:天津大學(xué)