電壓發(fā)生器、開關(guān)和數(shù)據(jù)轉(zhuǎn)換器電路的制作方法
【專利摘要】一種數(shù)據(jù)轉(zhuǎn)換器可以包括電阻器網(wǎng)絡(luò)、連接至所述電阻器網(wǎng)絡(luò)并且具有多個開關(guān)電路(每個具有NMOS和PMOS開關(guān)晶體管)的開關(guān)網(wǎng)絡(luò)、以及產(chǎn)生用于驅(qū)動所述開關(guān)電路中的至少一個的所述NMOS或PMOS開關(guān)晶體管中的至少一個的柵極的驅(qū)動電壓的電壓發(fā)生器。所述電壓發(fā)生器可以包括第一對晶體管和第二對晶體管，每對晶體管具有連接的控制端子并且被連接至第二NMOS或PMOS晶體管、第一或第二電阻器、以及另一對晶體管。所述第一和第二電阻器可以具有基本上相等的電阻值。所述第二NMOS晶體管的寬-長比與所述第二PMOS晶體管的寬-長比的比率可以基本上等于所述開關(guān)電路NMOS晶體管與所述開關(guān)電路PMOS晶體管的此類比率。
【專利說明】電壓發(fā)生器、開關(guān)和數(shù)據(jù)轉(zhuǎn)換器電路
[0001]發(fā)明背景
[0002]開關(guān)網(wǎng)絡(luò)經(jīng)常用于諸如數(shù)字模擬轉(zhuǎn)換器和模擬數(shù)字轉(zhuǎn)換器的數(shù)據(jù)轉(zhuǎn)換器以基于數(shù)字字的單個位值選擇性地連接轉(zhuǎn)換器內(nèi)的電阻器、電流和電壓。在通常情況下，單極雙擲開關(guān)基于給定的位值將電阻器的一個端子連接至兩個不同的電壓中的任一個，諸如參考電壓和接地端。單極雙擲開關(guān)通常使用一對互補(bǔ)的MOS晶體管(其包括NMOS和PMOS晶體管)而實(shí)施，其中源極和漏極連接至電阻器端子和電壓，并且柵極連接至來源于對應(yīng)的數(shù)字位的一對互補(bǔ)的控制信號。
[0003]這些結(jié)構(gòu)的一個問題是，為了保持轉(zhuǎn)換器的線性和其它性能度量標(biāo)準(zhǔn)，互補(bǔ)MOS開關(guān)晶體管的每個當(dāng)被激活以將電阻器連接至相應(yīng)的電壓時通常應(yīng)呈現(xiàn)從源極至漏極的相同的“導(dǎo)通”電阻。然而，在對稱地類似條件下，NMOS和PMOS晶體管在驅(qū)動時經(jīng)常固有地呈現(xiàn)不同的導(dǎo)通電阻。
[0004]迫使NMOS和PMOS開關(guān)晶體管呈現(xiàn)相同的導(dǎo)通電阻的現(xiàn)有的努力已導(dǎo)致了相對占地面積大且低效的電路。因此，存在對占地面積小且高效的電路的需要，以使這些開關(guān)晶體管間的導(dǎo)通電阻基本相等或替代地置入相對于彼此的預(yù)定的關(guān)系的方式在數(shù)據(jù)轉(zhuǎn)換器和其它電路中驅(qū)動互補(bǔ)的MOS開關(guān)晶體管。
【專利附圖】

【附圖說明】
[0005]圖1為描繪數(shù)字模擬轉(zhuǎn)換器的電阻器和開關(guān)網(wǎng)絡(luò)的實(shí)施方案的電路示意圖。
[0006]圖2為描繪開關(guān)網(wǎng)絡(luò)的開關(guān)電路的實(shí)施方案的電路示意圖。
[0007]圖3為描繪開關(guān)電路的控制和驅(qū)動信號的實(shí)施方案的信號圖。
[0008]圖4為描繪產(chǎn)生用于開關(guān)電路的驅(qū)動電壓的電壓發(fā)生器的實(shí)施方案的電路示意圖。
[0009]圖5A和圖5B為描繪電壓發(fā)生器的分支電路的基極連接的雙極型晶體管對的實(shí)施方案的電路不意圖。
[0010]圖6為描繪電壓發(fā)生器的另一實(shí)施方案的電路示意圖。
[0011]圖7為描繪電壓發(fā)生器的又一實(shí)施方案的電路示意圖。
[0012]圖8為描繪電阻器網(wǎng)絡(luò)的另一實(shí)施方案的電路示意圖。
[0013]圖9為描繪驅(qū)動器電路的實(shí)施方案的電路示意圖。
【具體實(shí)施方式】
[0014]數(shù)據(jù)轉(zhuǎn)換器的實(shí)施方案包括電阻器網(wǎng)絡(luò)、連接至電阻器網(wǎng)絡(luò)的開關(guān)網(wǎng)絡(luò)以及在輸出端子產(chǎn)生用于驅(qū)動開關(guān)網(wǎng)絡(luò)的開關(guān)電路的開關(guān)晶體管的驅(qū)動電壓的電壓發(fā)生器。每個開關(guān)電路可以包括=NMOS和PMOS開關(guān)晶體管，其連接至電阻器網(wǎng)絡(luò)的對應(yīng)的電阻器；和驅(qū)動器電路以接收和將NMOS或PMOS開關(guān)晶體管中的至少一個驅(qū)動至所產(chǎn)生的驅(qū)動電壓。電壓發(fā)生器可以包括第一和第二分支電路，其中每個包括在其控制端子連接并且連接至電阻器和第二 NMOS或PMOS晶體管的一對晶體管。電壓發(fā)生器可以在第二 NMOS或PMOS晶體管中的至少一個的柵極產(chǎn)生輸出電壓，其具有在由開關(guān)電路NMOS和PMOS晶體管面臨的基本上相同的操作條件下在第二 NMOS和PMOS晶體管中產(chǎn)生基本上相等的導(dǎo)通電阻的值，由此當(dāng)使用所產(chǎn)生的驅(qū)動電壓驅(qū)動時在開關(guān)電路NMOS和PMOS晶體管中產(chǎn)生基本上相等的導(dǎo)通電阻。
[0015]圖1描繪數(shù)字模擬轉(zhuǎn)換器(DAC) 20的電阻器和開關(guān)網(wǎng)絡(luò)22、24的實(shí)施方案。DAC20接收具有多個位DO…DN的數(shù)字輸入，并且產(chǎn)生對應(yīng)于數(shù)字輸入的按比率調(diào)整至所選擇的參考電壓VREF的模擬表示的模擬輸出V0UT。
[0016]所描繪的電阻器網(wǎng)絡(luò)22包括R-2R梯形電阻器，其具有有第一電阻值的多個第一電阻器26與有第二電阻值的多個第二電阻器28互連。第二電阻值的幅度基本上等于第一電阻值的兩倍。電阻器網(wǎng)絡(luò)22具有連接至參考電壓VREF的第一節(jié)點(diǎn)、作為輸出端子連接以傳送模擬輸出電壓VOUT的第二節(jié)點(diǎn)以及連接至開關(guān)網(wǎng)絡(luò)24的開關(guān)SO…SN的多個節(jié)點(diǎn)。
[0017]所描繪的開關(guān)網(wǎng)絡(luò)24包括多個開關(guān)電路36-0…36-N，其中每個包括在公共端子處的電阻器網(wǎng)絡(luò)22的電阻器28與第二端子對處的參考電壓VREF和接地端GND之間連接的單極雙擲開關(guān)SO…SN。每個開關(guān)SO…SN基于對應(yīng)的數(shù)字位D0...DN的值將對應(yīng)的電阻器端子電連接至參考電壓VREF或接地端GND。
[0018]圖2描繪可以用于實(shí)施開關(guān)網(wǎng)絡(luò)24的開關(guān)電路36-1…36-N的開關(guān)電路36的實(shí)施方案。開關(guān)電路36包括一對MOS晶體管N1、Pl以及一對驅(qū)動器電路38-1、38-2。該對MOS晶體管包括NMOS晶體管NI和PMOS晶體管Pl，該NMOS晶體管具有連接至對應(yīng)的電阻器28和接地端GND的漏極和源極，以及連接至第一驅(qū)動器電路38-1并且從第一驅(qū)動器電路38-1接收第一驅(qū)動信號VDRN的柵極；PM0S晶體管Pl具有連接至電阻器28和參考電壓VREFl的漏極和源極，以及連接至第二驅(qū)動器電路38-2并且從第二驅(qū)動器電路38-2接收第二驅(qū)動信號VDRP的柵極。
[0019]驅(qū)動器電路38-1、38-2的每個可以包括逆變器，該逆變器具有連接至并且接收表示對應(yīng)的數(shù)字位D0...DN的控制信號VDi的輸入端，以及連接至并且驅(qū)動NMOS晶體管NI或PMOS晶體管Pl的柵極的輸出端。更具體地，第一驅(qū)動器電路38-1可以經(jīng)由第一驅(qū)動信號VDRN將NMOS晶體管NI的柵極選擇性地驅(qū)動至所產(chǎn)生的驅(qū)動電壓VGN或接地端GND。第二驅(qū)動器電路38-2可以經(jīng)由第二驅(qū)動信號VDRP將PMOS晶體管Pl的柵極選擇性地驅(qū)動至較高電源電壓VDD或接地端GND。
[0020]在操作中，第一驅(qū)動器電路38-1和第二驅(qū)動器電路38-2每個產(chǎn)生對應(yīng)的驅(qū)動信號VDRN、驅(qū)動信號VDRP以作為對應(yīng)的數(shù)字位D0...DN的函數(shù)來選擇性地啟用和禁用NMOS晶體管NI和PMOS晶體管Pl。圖3描繪所接收的數(shù)字控制信號VDi以及對應(yīng)的所產(chǎn)生的驅(qū)動信號VDRN、VDRP的實(shí)施方案。在所描繪的圖中，對于所接收的數(shù)字控制信號VDi的邏輯高值，第一驅(qū)動器電路38-1產(chǎn)生基本上等于或驅(qū)動NMOS晶體管的柵極朝向接地端GND的第一驅(qū)動信號值以禁用NMOS晶體管NI并且由此將電阻器28與接地端GND電斷開。對于數(shù)字控制信號VDi的邏輯低值，第一驅(qū)動器電路38-1產(chǎn)生基本上等于或驅(qū)動NMOS晶體管NI的柵極朝向所產(chǎn)生的驅(qū)動電壓VGN的第一驅(qū)動信號值以啟用NMOS晶體管并且由此將電阻器28電連接至接地端GND。類似地，第二驅(qū)動器電路38-2產(chǎn)生基本上等于或驅(qū)動PMOS晶體管Pl的柵極朝向接地端GND或較高電源電壓VDD的第二驅(qū)動信號值分別用于數(shù)字控制信號VDi的邏輯高值和低值以啟用和禁用PMOS晶體管Pl并且由此電連接和電斷開電阻器28與參考電壓VREF。由此，對于數(shù)字控制信號VDi的任何給定的值，一個或另一個NMOS晶體管NI和PMOS晶體管Pl可以被啟用，而另一個被禁用。
[0021]當(dāng)啟用NMOS晶體管NI時，在其漏極與源極之間呈現(xiàn)導(dǎo)通電阻RN，并且由此呈現(xiàn)在電阻器28與接地端GND之間，導(dǎo)通電阻具有作為在該狀態(tài)下驅(qū)動NMOS晶體管NI的柵極-源極電壓VGSN的函數(shù)或RN = f (VGSN)的值。該柵極-源極電壓可以基本上等于在所產(chǎn)生的驅(qū)動電壓VGN和接地端GND之間的差或VGSN = VGN。類似地，當(dāng)啟用PMOS晶體管Pl時，在其源極與漏極之間呈現(xiàn)導(dǎo)通電阻RP，并且由此呈現(xiàn)在電阻器28與參考電壓VREF之間，導(dǎo)通電阻具有作為在該狀態(tài)下驅(qū)動PMOS晶體管Pl的柵極-源極電壓VGSP的函數(shù)或RP = f (VGSP)的值。該柵極-源極電壓可以基本上等于在接地端GND與參考電壓VREF之間的差或VGSP= - VREF0
[0022]為了使NMOS導(dǎo)通電阻RN基本上等于PMOS導(dǎo)通電阻RP，可以選擇VGN和VREF中的一個或多個以得到RN=RP或RN = f (VGN) = RP = f ( - VREF)。然而，在一些實(shí)施方案中，參考電壓VREF可受數(shù)據(jù)轉(zhuǎn)換器的其它性能規(guī)格限制，并且由此調(diào)整所產(chǎn)生的驅(qū)動電壓VGN可為唯一的或最具吸引力的選擇。
[0023]電壓發(fā)生器產(chǎn)生一個或多個驅(qū)動電壓，其具有被選擇以使NMOS導(dǎo)通電阻RN和PMOS導(dǎo)通電阻RP在由所產(chǎn)生的驅(qū)動電壓驅(qū)動時的值相等或替代地置入相對于彼此的預(yù)定的關(guān)系的值。在一些實(shí)施方案中，電壓發(fā)生器僅產(chǎn)生單個驅(qū)動電壓，諸如NMOS驅(qū)動電壓VGN或PMOS驅(qū)動電壓VGP (參見圖6)，以及另一電壓，諸如接地端GND或者較高電源電壓VDD或較低電源電壓VSS，可以用于產(chǎn)生另一 NMOS或PMOS驅(qū)動信號值。在此類實(shí)施方案中，所產(chǎn)生的驅(qū)動電壓被產(chǎn)生具有與其它電壓一起工作以基本上等于或替代地置入相對于彼此的預(yù)定的關(guān)系的NMOS導(dǎo)通電阻RN和PMOS導(dǎo)通電阻RP的值。在其它實(shí)施方案中，電壓發(fā)生器產(chǎn)生用于提供給第一驅(qū)動器電路38-1和第二驅(qū)動器電路38-2的NMOS驅(qū)動電壓VGN和PMOS驅(qū)動電壓VGP，所產(chǎn)生的驅(qū)動電壓VGN、驅(qū)動電壓VGP具有一起工作以基本上等于或替代地置入相對于彼此的預(yù)定的關(guān)系的NMOS導(dǎo)通電阻RN和PMOS導(dǎo)通電阻RP的值。
[0024]圖4描繪被配置成產(chǎn)生具有被選擇以當(dāng)對應(yīng)的PMOS驅(qū)動信號值基本上等于接地端GND時使NMOS導(dǎo)通電阻RN和PMOS導(dǎo)通電阻RP相等的值的NMOS驅(qū)動電壓VGN的電壓發(fā)生器40的實(shí)施方案，如在圖2的實(shí)施方案。電壓發(fā)生器40的所描繪的實(shí)施方案包括第一分支電路44、第二分支電路48和偏壓支路52。
[0025]第一分支電路44和第二分支電路48的每個包括一對晶體管，其在其控制端子連接在一起、在另一端子連接至電阻器和MOS晶體管并且在第三端子連接至其它分支電路44、48。晶體管對可以為雙極型或MOS晶體管對。在圖4的實(shí)施方案中，晶體管對為雙極型晶體管，并且由此第一分支電路44和第二分支電路48的每個包括一對雙極型晶體管，其在其基極連接在一起、在其發(fā)射極連接至電阻器和MOS晶體管并且在其集電極連接至其它分支電路44、48。更詳細(xì)地，第一分支電路44包括一對NPN雙極型晶體管NPN1、NPN2，其在其基極連接在一起，第一 NPN晶體管NPNl在其發(fā)射極連接至第一電阻器Rl并且在其集電極連接至第二分支電路48的第一 PNP晶體管PNPl，以及第二 NPN晶體管NPN2在其發(fā)射極連接至NMOS晶體管N2的漏極并且在其集電極連接至第二分支電路48的第二 PNP晶體管PNP2。第二分支電路48包括基極連接在一起的一對PNP雙極型晶體管PNP1、PNP2，第一 PNP晶體管PNPl在其發(fā)射極連接第二電阻器R2并且在其集電極連接第一分支電路44的第一NPN晶體管NPNl，以及第二 PNP晶體管PNP2在其發(fā)射極連接PMOS晶體管P2的漏極并且在其集電極連接第一分支電路44的第二 NPN晶體管NPN2。連接第二 NPN晶體管NPN2和第二 PNP晶體管PNP2的節(jié)點(diǎn)也形成電壓發(fā)生器40的輸出端子，其提供產(chǎn)生的NMOS驅(qū)動電壓VGN。
[0026]第一分支電路44的NMOS晶體管N2可以將其柵極在反饋配置中連接至輸出節(jié)點(diǎn)，并且其源極連接至接地端，而第二分支電路48的PMOS晶體管P2可以將其柵極連接至接地端并且其源極連接至參考電壓VREF。這些柵極和源極連接可以復(fù)制開關(guān)電路36的NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的那些。第二分支電路48也可以包括形成關(guān)于第一PNP晶體管PNPl的的基極和集電極的反饋連接的第三PNP晶體管PNP3。
[0027]所描繪的偏壓支路52包括饋送二極管連接的NPN晶體管NPN3和第三電阻器R3的電流源II。二極管連接的NPN晶體管NPN3在其發(fā)射極連接至第三電阻器R3并且將偏置電壓提供給第一分支電路44的NPN晶體管NPN1、NPN2的基極。
[0028]在操作中，電壓發(fā)生器NMOS晶體管N2和PMOS晶體管P2可以復(fù)制開關(guān)電路NMOS晶體管NI和PMOS晶體管Pl的連接和操作，并且第一分支電路44和第二分支電路48可以內(nèi)部操作并彼此合作以在電壓發(fā)生器NMOS晶體管N2的柵極產(chǎn)生NMOS驅(qū)動電壓VGN，并且由此產(chǎn)生在電壓發(fā)生器輸出端，NMOS驅(qū)動電壓VGN具有驅(qū)動電壓發(fā)生器NMOS晶體管N2的值，并且由此也由于開關(guān)電路NMOS晶體管NI的復(fù)制，在一狀態(tài)下其導(dǎo)通電阻基本上等于電壓發(fā)生器PMOS晶體管P2和開關(guān)電路PMOS晶體管Pl在其柵極驅(qū)動至接地端時的導(dǎo)通電阻。下文將更詳細(xì)地解釋該功能。
[0029]圖5A和圖5B描繪單獨(dú)示出的第一分支電路44和第二分支電路48的基極連接的雙極型晶體管的實(shí)施方案。從連接對中的雙極型晶體管的一個的發(fā)射極端子如沿著路徑64,68行進(jìn)通過所述對中的另一晶體管的發(fā)射極端子的所經(jīng)歷的電壓改變可以如下表示:
[0030]Δ VBE=VEl - VE2=ln (IC1/IC2)，(I)
[0031]其中AVBE為在發(fā)射極端子之間的電壓差，VEl為在第一晶體管對的發(fā)射極端子的電壓，VE2為在第二晶體管對的發(fā)射極端子的電壓，ICl為第一晶體管對的集電極電流，IC2為第二晶體管對的集電極電流，并且In指示自然對數(shù)運(yùn)算。由此，對于在圖5A中所描繪的NPN對:
[0032]ΔVBEN=VEN1- VEN2=ln(ICN1/ICN2)，(2)
[0033]其中是AVBEN為在NPN對的發(fā)射極端子之間的電壓差，VENl為在第一 NPN晶體管NPNl的發(fā)射極端子的電壓，VEN2為在第二 NPN晶體管NPN2的發(fā)射極端子的電壓，ICNl為第一 NPN晶體管NPNl的集電極電流，并且ICN2為第二 NPN晶體管NPN2的集電極電流。對于在圖5B中所描繪的PNP對:
[0034]ΔVBEP=VEP1- VEP2=ln (ICP1/ICP2)，(3)
[0035]其中Λ VBEP為在PNP對的發(fā)射極端子之間的電壓差，VEPl為在第一 PNP晶體管PNPl的發(fā)射極端子的電壓，VEP2為在第二 PNP晶體管ΡΝΡ2的發(fā)射極端子的電壓，ICPl為第一 PNP晶體管PNPl的集電極電流，并且ICP2為第二 PNP晶體管ΡΝΡ2的集電極電流。
[0036]返回至圖4，寫出關(guān)于第一分支電路44的路徑56的Kirchhoff的電壓定律(KVL)方程式，得到:
[0037]VBEN1+IE1R1=VBEN2+IE2RN2, (4)[0038]其中VBENl為從第一 NPN晶體管NPNl的基極至發(fā)射極的電壓差，VBEN2為從第二NPN晶體管NPN2的基極至發(fā)射極的電壓差，IEl為在第一NPN晶體管NPNl中的發(fā)射極電流，IE2為在第二 NPN晶體管NPN2中的發(fā)射極電流，并且RN2為電壓發(fā)生器NMOS晶體管N2的導(dǎo)通電阻。對于足夠大的雙極型晶體管β，第一 NPN晶體管NPNl和第二 NPN晶體管ΝΡΝ2的發(fā)射極電流ΙΕ1、發(fā)射極電流ΙΕ2可以基本上等于這些晶體管的集電極電流IC1、IC2，或IEl=ICl且IE2=IC2。由此，可以改寫方程式(4)得到:
[0039]VBEN1+IC1R1=VBEN2+IC2RN2, (5)
[0040]也可以假設(shè)例如對于足夠大的雙極型晶體管β，第三PNP晶體管ΡΝΡ3的基極電流和NMOS晶體管Ν2的柵極電流以及在輸出節(jié)點(diǎn)的任何輸出電流可以基本上被忽略，并且由此第一 NPN晶體管NPNl和第一 PNP晶體管PNPl的集電極電流以及第二 NPN晶體管ΝΡΝ2和第二 PNP晶體管ΡΝΡ2的集電極電流分別基本上相等。然后，方程式(5)可以被重新排列，并且根據(jù)方程式(2)而替換量(VBEN1 -VBEN2)，得到:
[0041]IClRl+ln(IC1/IC2) =IC2RN20 (6)
[0042]可以導(dǎo)出用于第二分支電路48的類似的方程式，得到:
[0043]IClR2+In(ICl/IC2) = IC2RP2, (7)
[0044]其中RP2為電壓發(fā)生器PMOS晶體管P2的導(dǎo)通電阻。組合方程式(6)和方程式
(7)得到:
[0045]ICl (Rl - R2) =IC2 (RN2 - RP2)。(8)
[0046]從方程式⑶可以看出，為了使電壓發(fā)生器NMOS晶體管N2的導(dǎo)通電阻RN2和電壓發(fā)生器PMOS晶體管P2的導(dǎo)通電阻RP2基本上相等，可以選擇使第一電阻器Rl和第二電阻器R2的電阻值基本相等。在其它實(shí)施方案中，在電壓發(fā)生器NMOS晶體管N2的導(dǎo)通電阻RN2和電壓發(fā)生器PMOS晶體管P2的導(dǎo)通電阻RP2之間的其它關(guān)系可以通過選擇第一電阻Rl和第二電阻R2以及第一集電極電流ICl和第二集電極電流IC2的值而被選擇以實(shí)施根據(jù)方程式(8)的所期望的關(guān)系。
[0047]總之，第一分支電路44和第二分支電路48的類似的結(jié)構(gòu)導(dǎo)致這些分支電路44、48的類似的KVL方程式，這些方程式通過如結(jié)合圖5A和圖5B所論述的在基極連接的雙極型晶體管中的基極-發(fā)射極電壓與集電極電流之間的關(guān)系的本質(zhì)而進(jìn)一步被簡化，并且然后第一分支電路44和第二分支電路48的耦合導(dǎo)致由這些電路共享的基本上相等的第一集電極電流ICl和第二集電極電流IC2，從而得到方程式(8)，這可以用各種方式操控以通過選擇使第一電阻Rl和第二電阻R2基本上相等或替代地彼此具有其它關(guān)系來得到基本上相等或替代地具有彼此預(yù)定的關(guān)系的電壓發(fā)生器NMOS導(dǎo)通電阻RN2和電壓發(fā)生器PMOS導(dǎo)通電阻 RP2。
[0048]由電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的操作導(dǎo)致當(dāng)圖2中的所產(chǎn)生的驅(qū)動電壓VGN用于啟用NMOS開關(guān)晶體管NI時，在電壓發(fā)生器40中實(shí)施的導(dǎo)通電阻RN2、RP2之間的關(guān)系也在NMOS開關(guān)晶體管導(dǎo)通電阻RN與PMOS開關(guān)晶體管導(dǎo)通電阻RP之間而實(shí)施。為了復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的操作，電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2的連接和相對尺寸可以復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的連接和相對尺寸。[0049]在圖4的實(shí)施方案中，當(dāng)啟用NMOS開關(guān)晶體管NI使其柵極被驅(qū)動至所產(chǎn)生的驅(qū)動電壓VGN并且用接地端GND供應(yīng)其源極以及啟用PMOS開關(guān)晶體管Pl使其柵極被驅(qū)動至接地端GND并且用參考電壓VREF供應(yīng)其源極時，電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2的連接已經(jīng)被配置成復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的那些。在其它實(shí)施方案中，即使不同于圖2中所描繪的，電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2的連接也可以被配置成復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的那些。
[0050]電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2也可以通過復(fù)制其相對的尺寸來復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的操作。一般而言，晶體管具有由寬度W和長度L表征的尺寸，并且晶體管的許多操作特性可以被表征為寬度W與長度L的比率或W/L的函數(shù)。為了復(fù)制NMOS開關(guān)晶體管NI和PMOS開關(guān)晶體管Pl的操作，在電壓發(fā)生器NMOS晶體管N2與電壓發(fā)生器PMOS晶體管P2的寬-長比(W/L)之間的關(guān)系可以復(fù)制在NMOS開關(guān)晶體管NI與PMOS開關(guān)晶體管Pl的寬-長比之間的關(guān)系。
[0051]如果NMOS開關(guān)晶體管NI的寬-長比為J并且PMOS開關(guān)晶體管Pl的寬-長比為K，其中J和K為任何數(shù)，這導(dǎo)致開關(guān)電路NMOS與開關(guān)電路PMOS的寬-長比的比率為J/K，也可以選擇使電壓發(fā)生器NMOS晶體管N2和電壓發(fā)生器PMOS晶體管P2具有NMOS與PMOS寬-長比的比率J/K。例如，電壓發(fā)生器NMOS晶體管N2可以具有寬-長比J并且電壓發(fā)生器PMOS晶體管P2可以具有寬-長比K。在另一實(shí)例中，電壓發(fā)生器NMOS晶體管N2可以具有寬-長比X J并且電壓發(fā)生器PMOS晶體管P2可以具有寬-長比X K，其中X為任何數(shù)。各種具體的晶體管尺寸可以用于實(shí)現(xiàn)這些不同的比率。
[0052]電壓發(fā)生器也可以替代地產(chǎn)生PMOS驅(qū)動電壓VGP以當(dāng)NMOS開關(guān)晶體管NI由另一電壓(此類較高電源電壓VDD)驅(qū)動時驅(qū)動PMOS開關(guān)晶體管P1。圖6描繪基本上類似于圖4中所描繪的實(shí)施方案的電壓發(fā)生器40B的實(shí)施方案,但是其中第一分支電路44B和第二分支電路48B的連接被改變以產(chǎn)生當(dāng)使用較高電源電壓VDD驅(qū)動NMOS開關(guān)晶體管NI時基本上使電壓發(fā)生器NMOS導(dǎo)通電阻和電壓發(fā)生器PMOS導(dǎo)通電阻相等的PMOS驅(qū)動電壓VGP。在圖6中，現(xiàn)在PMOS晶體管P2具有反饋配置，其中其柵極連接至輸出端子，并且NMOS晶體管N2具有供應(yīng)至其柵極的固定電壓(較高電源電壓VDD)。
[0053]電壓發(fā)生器的其它實(shí)施方案可通過在圖4的第一分支電路44和圖6的第二分支電路48B之中組合和插入諸如二極管連接的晶體管的電路元件來產(chǎn)生NMOS驅(qū)動VGN和PMOS驅(qū)動電壓VGP。
[0054]電壓發(fā)生器也可以在第一分支電路和第二分支電路中使用CMOS晶體管代替雙極型晶體管而實(shí)施。圖7描繪具有第一分支電路44C和第二分支電路48C的電壓發(fā)生器40C的實(shí)施方案，其中圖4的第一分支電路44和第二分支電路48的基極連接的NPN晶體管NPNl、NPN2和基極連接的PNP晶體管PNP1、PNP2由柵極連接的NMOS晶體管N3、N4和柵極連接的PMOS晶體管P3、P4替換。在圖7中，偏壓支路52C也使用NMOS晶體管N5而實(shí)施。以類似的方式，圖6的電壓發(fā)生器40B的實(shí)施方案也可以使用CMOS晶體管代替雙極型晶體管而實(shí)施。在其它實(shí)施方案中，可以使用CMOS和雙極型晶體管的各種組合。
[0055]在多種不同類型的電路(諸如各種不同類型的數(shù)字模擬轉(zhuǎn)換器、模擬數(shù)字轉(zhuǎn)換器和一般的切換電路)中可以包括電壓發(fā)生器和開關(guān)網(wǎng)絡(luò)。電壓發(fā)生器本身也可以獨(dú)立于開關(guān)網(wǎng)絡(luò)而被包括在各種不同類型的電路中。
[0056]包括電壓發(fā)生器的實(shí)施方案的數(shù)據(jù)轉(zhuǎn)換器可以包括各種類型和配置的電阻器和開關(guān)網(wǎng)絡(luò)。例如，混合數(shù)據(jù)轉(zhuǎn)換器可以包括具有多個不同的電阻器網(wǎng)絡(luò)部分的電阻器網(wǎng)絡(luò)。圖8描繪混合轉(zhuǎn)換器的電阻器網(wǎng)絡(luò)的實(shí)施方案。所描繪的電阻器網(wǎng)絡(luò)具有有在第一節(jié)點(diǎn)74連接在一起的多個基本上等值的電阻器78的第一電阻器網(wǎng)絡(luò)部分72，以及基本上類似于圖1的R-2R梯形的第二電阻器網(wǎng)絡(luò)部分76。
[0057]圖9描繪可以用于實(shí)施第一驅(qū)動器電路38-1和第二驅(qū)動器電路38-2的驅(qū)動器電路38的實(shí)施方案。所描繪的驅(qū)動器電路38包括NMOS晶體管N6和PMOS晶體管P6，其在柵極連接在一起以接收輸入VI并在漏極連接在一起以提供輸出V0，以及在源極接收第一驅(qū)動電壓VNS和第二驅(qū)動電壓VPS。
[0058]雖然圖2描繪第一驅(qū)動器電路38-1在驅(qū)動電壓端子接收所產(chǎn)生的NMOS驅(qū)動電壓VGN和接地端GND以在這些電壓之間驅(qū)動并且由此啟用和禁用NMOS開關(guān)晶體管NI，并且第二驅(qū)動器電路38-2在驅(qū)動電壓端子接收較高電源電壓VDD和接地端GND以在這些電壓之間驅(qū)動并且由此啟用和禁用PMOS開關(guān)晶體管P1，可以將其它驅(qū)動電壓供應(yīng)至第一驅(qū)動電路38-1和第二驅(qū)動電路38-2。例如，在產(chǎn)生PMOS驅(qū)動電壓VGP的電壓發(fā)生器40B的實(shí)施方案中，第一驅(qū)動器電路38-1可以在驅(qū)動端子接收并且在較高電源電壓VDD與接地端GND之間驅(qū)動NMOS開關(guān)晶體管NI，以及第二驅(qū)動器電路38-2可以在驅(qū)動端子接收并且在較高電源電壓VDD與所產(chǎn)生的PMOS驅(qū)動電壓VGP之間驅(qū)動PMOS開關(guān)晶體管Pl。在其中電壓發(fā)生器產(chǎn)生NMOS驅(qū)動電壓VGN和PMOS驅(qū)動電壓VGP的實(shí)施方案中，第一驅(qū)動器電路38_1可以在驅(qū)動端子接收并且在NMOS驅(qū)動電壓VGN與接地端GND之間驅(qū)動NMOS開關(guān)晶體管NI，以及第二驅(qū)動器電路38-2可以在驅(qū)動端子接收并且在較高電源電壓VDD與所產(chǎn)生的PMOS驅(qū)動電壓VGP之間驅(qū)動PMOS開關(guān)晶體管Pl。
[0059]偏壓支路的其它配置是可能的，諸如其中偏壓支路偏置第二分支電路而不是第一分支電路的晶體管對的配置。例如，替代的偏壓支路實(shí)施方案可包括PNP或PMOS晶體管來代替圖4、圖6和圖7中示出的NPN晶體管NPN3或NMOS晶體管N5。此類PNP或PMOS偏壓晶體管可以在其集電極或漏極連接至對應(yīng)的電流源并且連接至第二分支電路48、48B的實(shí)施方案的第一 PNP晶體管PNPl和第二 PNP晶體管PNP2的連接的基極或PMOS晶體管P3、P4的連接的柵極。在此類情況下，可以省略第三PNP晶體管PNP3和PMOS晶體管P3的柵極-漏極連接，并且可以增加關(guān)于第一 NPN晶體管NPNl或NMOS晶體管N3的類似地連接的NPN晶體管或柵極-漏極連接。
[0060]具有電壓發(fā)生器的數(shù)據(jù)轉(zhuǎn)換器的實(shí)施方案可以包括基本上如圖1中配置的電阻器和開關(guān)網(wǎng)絡(luò)，但是代替在參考電壓VREF與接地端GND之間的開關(guān)網(wǎng)絡(luò)切換電阻器端子，開關(guān)網(wǎng)絡(luò)可以切換在第一參考電壓VREF與第二參考電壓VREF2之間的電阻器端子。在此類實(shí)施方案中，第二參考電壓VREF2也可在電阻器或開關(guān)網(wǎng)絡(luò)或電壓發(fā)生器的其它節(jié)點(diǎn)替換接地端GND。
[0061]開關(guān)網(wǎng)絡(luò)也可以包括代替單極雙擲開關(guān)的其它類型的開關(guān)，這包括由電壓發(fā)生器產(chǎn)生的一個或多個NMOS驅(qū)動電壓VGN或PMOS驅(qū)動電壓VGP驅(qū)動的NMOS開關(guān)晶體管和PMOS開關(guān)晶體管。
[0062]在各種實(shí)施方案中，可以代替接地端GND而使用較低電源電壓VSS。[0063]本文論述的數(shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的附加實(shí)施方案是可能的。例如，本文論述的數(shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的任何實(shí)施方案的任何特征可以任選地用于數(shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的任何其它特征或?qū)嵤┓桨富蚺c數(shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的任何其它特征或?qū)嵤┓桨敢黄鹗褂?。?shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的實(shí)施方案也可以任選地包括本文所述的數(shù)據(jù)轉(zhuǎn)換器、切換和電壓發(fā)生器電路的任何實(shí)施方案的部件或特征的任何子集。
【權(quán)利要求】
1.一種數(shù)字模擬轉(zhuǎn)換器電路，其包括: 電阻器網(wǎng)絡(luò)，其包括多個互連的電阻器； 連接至所述電阻器網(wǎng)絡(luò)的開關(guān)網(wǎng)絡(luò)，所述開關(guān)網(wǎng)絡(luò)包括多個開關(guān)電路，其中每個具有NMOS和PMOS開關(guān)晶體管；以及 電壓發(fā)生器，其在輸出端子產(chǎn)生用于驅(qū)動所述開關(guān)電路中的至少一個的所述NMOS或PMOS開關(guān)晶體管中的至少一個的柵極的驅(qū)動電壓，所述電壓發(fā)生器包括: 第一對晶體管，其具有連接的控制端子并且被連接至第二 NMOS晶體管和第一電阻器；以及 第二對晶體管，其具有連接的控制端子并且被連接至第二 PMOS晶體管、第二電阻器和所述第一對晶體管。
2.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第一對晶體管為具有連接的基極的NPN雙極型晶體管并且所述第二對晶體管為具有連接的基極的PNP雙極型晶體管。
3.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第一對晶體管為具有連接的柵極的NMOS晶體管并且所述第二對晶體管為具有連接的柵極的PMOS晶體管。
4.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述產(chǎn)生的驅(qū)動電壓驅(qū)動所述NMOS或PMOS開關(guān)晶體管中的所述至少一個的所述柵極，使得當(dāng)所述NMOS和PMOS開關(guān)晶體管的另一個具有由電源電壓、參考電壓或另一產(chǎn)生的驅(qū)動電壓中的至少一個驅(qū)動的柵極時，所述NMOS或PMOS開關(guān)晶體管中的所述至少一個具有基本上等于所述NMOS和PMOS開關(guān)晶體管的另一個的導(dǎo)通電阻的導(dǎo)通電阻。
5.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第二NMOS晶體管或第二PMOS晶體管中的一個的柵極連接至所述電壓發(fā)生器的所述輸出端子，并且所述產(chǎn)生的驅(qū)動電壓為所述第二 NMOS晶體管或第二 PMOS晶體管中的一個的柵極-源極電壓。
6.根據(jù)權(quán)利要求5所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述開關(guān)電路中的至少一個包括一對驅(qū)動器電路以將所述NMOS和PMOS開關(guān)晶體管驅(qū)動至所述產(chǎn)生的驅(qū)動電壓和預(yù)定的第二驅(qū)動電壓，所述第二 NMOS或PMOS晶體管的另一個的柵極連接至所述預(yù)定的第二驅(qū)動電壓。
7.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第一和第二電阻器具有基本上相等的電阻值。
8.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第二NMOS晶體管的寬-長比與所述第二 PMOS晶體管的寬-長比的比率基本上等于所述開關(guān)電路NMOS晶體管的寬-長比與所述開關(guān)電路PMOS晶體管的寬-長比的比率。
9.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述第二NMOS晶體管的寬-長比與所述第二 PMOS晶體管的寬-長比的比率具有和所述開關(guān)電路NMOS晶體管的寬-長比與所述開關(guān)電路PMOS晶體管的寬-長比的比率的預(yù)定的關(guān)系。
10.根據(jù)權(quán)利要求1所述的數(shù)字模擬轉(zhuǎn)換器電路，其中所述電阻器網(wǎng)絡(luò)包括第一部分或第二部分中的至少一個，所述第一部分包括R-2R梯形電阻器并且所述第二部分包括多個連接至公共節(jié)點(diǎn)的基本上等值的電阻器。
11.一種電壓發(fā)生器電路，其包括: 第一對晶體管，其具有連接的控制端子并且被連接至第二 NMOS晶體管和第一電阻器；以及 第二對晶體管，其具有連接的控制端子并且被連接至第二 PMOS晶體管、第二電阻器和所述第一對晶體管。
12.根據(jù)權(quán)利要求11所述的電壓發(fā)生器電路，其中所述第一對晶體管為具有連接的基極的NPN雙極型晶體管并且所述第二對晶體管為具有連接的基極的PNP雙極型晶體管。
13.根據(jù)權(quán)利要求11所述的電壓發(fā)生器電路，其中所述第一對晶體管為具有連接的柵極的NMOS晶體管并且所述第二對晶體管為具有連接的柵極的PMOS晶體管。
14.根據(jù)權(quán)利要求11所述的電壓發(fā)生器電路，其中所述第二NMOS晶體管或第二 PMOS晶體管中的一個的柵極連接至所述電壓發(fā)生器的所述輸出端子，并且所述產(chǎn)生的驅(qū)動電壓為所述第二 NMOS晶體管或第二 PMOS晶體管中的一個的柵極-源極電壓。
15.根據(jù)權(quán)利要求11所述的電壓發(fā)生器電路，其中所述第一和第二電阻器具有基本上相等的電阻值。
16.—種切換電路,其包括: 連接至電阻器網(wǎng)絡(luò)的開關(guān)網(wǎng)絡(luò)，所述開關(guān)網(wǎng)絡(luò)包括多個開關(guān)電路，其中每個具有NMOS和PMOS開關(guān)晶體管；以及 電壓發(fā)生器，其在輸出端子產(chǎn)生用于驅(qū)動所述開關(guān)電路中的至少一個的所述NMOS或PMOS開關(guān)晶體管中的至少一個的柵極的驅(qū)動電壓，所述電壓發(fā)生器包括: 第一對晶體管，其具有連接的控制端子并且被連接至第二 NMOS晶體管和第一電阻器；以及 第二對晶體管，其具有連接的控制端子并且被連接至第二 PMOS晶體管、第二電阻器和所述第一對晶體管。
17.根據(jù)權(quán)利要求16所述的切換電路，其中所述第一對晶體管為具有連接的基極的NPN雙極型晶體管并且所述第二對晶體管為具有連接的基極的PNP雙極型晶體管。
18.根據(jù)權(quán)利要求16所述的切換電路，其中所述第一對晶體管為具有連接的柵極的NMOS晶體管并且所述第二對晶體管為具有連接的柵極的PMOS晶體管。
19.根據(jù)權(quán)利要求16所述的切換電路，其中所述第二NMOS晶體管或第二 PMOS晶體管中的一個的柵極連接至所述電壓發(fā)生器的所述輸出端子，并且所述產(chǎn)生的驅(qū)動電壓為所述第二 NMOS晶體管或第二 PMOS晶體管中的一個的柵極-源極電壓。
20.根據(jù)權(quán)利要求19所述的切換電路，其中所述開關(guān)電路中的至少一個包括一對驅(qū)動器電路以將所述NMOS和PMOS開關(guān)晶體管驅(qū)動至所述產(chǎn)生的驅(qū)動電壓和預(yù)定的第二驅(qū)動電壓，其中所述第二 NMOS晶體管和第二 PMOS晶體管的另一個的柵極連接至所述預(yù)定的第二驅(qū)動電壓。
21.根據(jù)權(quán)利要求16所述的切換電路，其中所述第一和第二電阻器具有基本上相等的電阻值。
22.根據(jù)權(quán)利要求16所述的切換電路，其中所述第二NMOS晶體管的寬-長比與所述第二 PMOS晶體管的寬-長比的比率基本上等于所述開關(guān)電路NMOS晶體管的寬-長比與所述開關(guān)電路PMOS晶體管的寬-長比的比率。
23.根據(jù)權(quán)利要求16所述的切換電路，其中所述第二NMOS晶體管的寬-長比與所述第二 PMOS晶體管的寬-長比的比率具有與所述開關(guān)電路NMOS晶體管的寬-長比與所述開關(guān)電路PM OS晶體管的寬-長比的比率的預(yù)定的關(guān)系。
【文檔編號】H03K17/687GK103997344SQ201410055198
【公開日】2014年8月20日 申請日期:2014年2月19日 優(yōu)先權(quán)日:2013年2月19日
【發(fā)明者】A·古塔, A·吉爾勒斯皮, R·邁克拉克蘭 申請人:亞德諾半導(dǎo)體技術(shù)公司