一種應(yīng)用于地磁測(cè)量的高精度adc及其模擬前端電路的制作方法
【專利摘要】本發(fā)明公開了一種應(yīng)用于地磁測(cè)量的高精度ADC及其模擬前端電路。所述的模擬前端電路由CMOS磁傳感器、紋波抑制環(huán)路的低噪聲放大器、積分累加型模數(shù)轉(zhuǎn)換器、時(shí)鐘相位控制與校正單元和溫度補(bǔ)償電路組成。相位控制與校正單元主要用來(lái)消除CMOS磁傳感器器件的失調(diào)，同時(shí)能夠抑制低噪聲放大器電路產(chǎn)生的紋波干擾，能夠有效的放大地磁傳感器微弱的輸出電壓信號(hào)，然后通過高精度積分累加型模數(shù)轉(zhuǎn)換器，產(chǎn)生數(shù)字信號(hào)，傳送給MCU(微控制單元)或者DSP(數(shù)字信號(hào)處理單元)處理。另外，相位控制與校正單元由數(shù)字寄存器控制，可以簡(jiǎn)單地通過一次性熔絲設(shè)置，實(shí)現(xiàn)不同精度級(jí)別的應(yīng)用。本發(fā)明的時(shí)鐘相位和時(shí)鐘頻率都與隨機(jī)白噪聲線性相關(guān)，并且成本大大降低。
【專利說明】一種應(yīng)用于地磁測(cè)量的高精度ADC及其模擬前端電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電路結(jié)構(gòu)，特別涉及CMOS磁場(chǎng)傳感器及其它低噪聲傳感器讀出電路領(lǐng)域，屬于微電子領(lǐng)域。
【背景技術(shù)】
[0002]現(xiàn)有的地磁傳感器器件絕大部分使用非標(biāo)準(zhǔn)CMOS器件，比如GMR(巨磁電阻)器件和基于MEMS (微機(jī)械加工技術(shù))的器件，因此這些傳感器的成本受到集成電路非標(biāo)準(zhǔn)工藝制造和封裝質(zhì)量的影響，而且傳感器與后處理集成電路制造不兼容，也影響了整個(gè)地磁傳感器的性能，這樣為了實(shí)現(xiàn)高性能的地磁傳感器，導(dǎo)致系統(tǒng)成本非常高。
[0003]基于標(biāo)準(zhǔn)CMOS工藝的地磁傳感器是克服非標(biāo)地磁器件缺點(diǎn)和降低系統(tǒng)成本的一種非常有效的解決辦法，基于CMOS工藝的霍爾磁阻器件的地磁傳感器，是本發(fā)明中的基礎(chǔ)器件。但是霍爾磁阻器件在標(biāo)準(zhǔn)CMOS工藝制造中，受到不同硅基晶相應(yīng)力和溫度變化的影響，產(chǎn)生很大的隨機(jī)失調(diào)電壓，降低了磁場(chǎng)向電壓轉(zhuǎn)換的精度，并且CMOS工藝中場(chǎng)效應(yīng)晶體管在生產(chǎn)中由于離子機(jī)注入濃度的偏差，器件的本征失調(diào)電壓也很大，因此直接把磁阻器件與普通的CMOS讀出電路連接，是不能有效實(shí)現(xiàn)地磁傳感器系統(tǒng)的功能。目前很多研究工作在解決這方面的問題，提出了很多校正電路，比如電流平均法，器件平均法等。這些辦法可以有效地抑制磁傳感器的失調(diào)電壓，可是傳感器讀出電路由于場(chǎng)效應(yīng)晶體管的失調(diào)電壓等因素的影響，也決定了整個(gè)地磁傳感器系統(tǒng)的精度，因此也需要校正電路去抑制讀出電路的失調(diào)電壓，目前普遍采用的辦法都是斬波或者相關(guān)雙采樣技術(shù)去消除電路的失調(diào)電壓和電路本征噪聲。由于磁傳感器和讀出電路的校正方法互不關(guān)聯(lián)，而且解決問題的思路不一樣，因此實(shí)現(xiàn)這些誤差和校正的代碼之間沒有一致性，導(dǎo)致實(shí)現(xiàn)的系統(tǒng)非常復(fù)雜。通常為了實(shí)現(xiàn)不同的精度需求只能分別流片制造。本發(fā)明開發(fā)的一種能夠用相同的校正代碼同時(shí)實(shí)現(xiàn)傳感器和讀出電路的校正的模擬前端電路，可以有效地降低制造成本和簡(jiǎn)化系統(tǒng)設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是設(shè)計(jì)一種CMOS磁場(chǎng)傳感器可配置精度的模擬前端電路，其中的CMOS地磁傳感器和讀出電路共享同一個(gè)校正電路。本發(fā)明可以降低產(chǎn)品的系統(tǒng)設(shè)計(jì)和成本。本發(fā)明的集成電路基于標(biāo)準(zhǔn)CMOS制造工藝的器件，因此它的成本和可靠性是非常有競(jìng)爭(zhēng)力的。
[0005]圖1是本發(fā)明提出的整個(gè)模擬前端電路結(jié)構(gòu)。101是標(biāo)準(zhǔn)CMOS工藝的地磁傳感器，102是紋波抑制的低噪聲放大器，103是增量累加型ADC，104是時(shí)鐘相位控制與校正單元，105是溫度補(bǔ)償單元。101根據(jù)器件所處的位置，把當(dāng)?shù)氐拇艌?chǎng)信號(hào)轉(zhuǎn)換成微弱的電壓信號(hào)，然后通過102把信號(hào)放大到103能夠辨識(shí)的幅度，然后103轉(zhuǎn)換成數(shù)字信號(hào)。與此同時(shí)，105把器件當(dāng)時(shí)的溫度信息傳送給104，104產(chǎn)生了溫度補(bǔ)償過的時(shí)鐘校正頻率和相位去抑制101和102的失調(diào)電壓。本發(fā)明提出的電路結(jié)構(gòu)通過主頻時(shí)鐘內(nèi)插入不同個(gè)相位來(lái)調(diào)整磁傳感器的精度。
[0006]磁阻傳感器的輸出電壓可以通過傅立葉級(jí)數(shù)展開:
[0007]V = ao+a^os Φ +a2cos2 Φ +a3cos3 Φ +t^sin Φ +b2sin2 Φ +b3sin3 Φ +...[0008]為了得到ak和bk，可以通過主頻時(shí)鐘內(nèi)插η個(gè)相位，而η個(gè)相位取決于磁傳感器的精度需求，另外時(shí)鐘的相位精度受到相位發(fā)生電路的精度限制，包括了電路的工作溫度，時(shí)鐘抖動(dòng)和電路的相位噪聲。圖2是整個(gè)時(shí)鐘發(fā)生器與時(shí)鐘相位控制單元電路，包括了 106是低相位噪聲時(shí)鐘發(fā)生器，105是溫度補(bǔ)償電路單元，107是任意整數(shù)分頻器，108是時(shí)鐘內(nèi)插相位電路，109是時(shí)鐘占空比調(diào)節(jié)電路。
[0009]發(fā)明中還使用了斬波放大器和片內(nèi)紋波抑制環(huán)路，以消除放大器本身的噪聲和器件失調(diào)。斬波放大器是通過頻率調(diào)制把噪聲和失調(diào)電壓搬移到斬波頻率上的，雖然整個(gè)電路的噪聲大大降低了，但是殘存的失調(diào)電壓紋波依然對(duì)整個(gè)放大器電路有很大的影響。特別當(dāng)放大器的增益很大的時(shí)候，也會(huì)把殘存的失調(diào)電壓放大輸出至103，因此降低了整個(gè)傳感器讀出電路的精度。一般的方法是片外增加濾波電容，但是這樣會(huì)增加芯片的輸出管腳和芯片的外圍元器件。如圖3所示，109是片內(nèi)紋波抑制電路。本發(fā)明在低噪聲放大器中使用了 109，這可以更有效地降低芯片成本。109在整個(gè)放大器中處于負(fù)反饋回路，而該反饋回路可以有效地調(diào)節(jié)紋波的幅度大小，同時(shí)受到104輸出頻率控制109的帶寬，從而使斬波放大器電路與磁傳感器使用相同的104。
[0010]可以看到，本發(fā)明提出的整個(gè)模擬前端電路只要調(diào)節(jié)時(shí)鐘的頻率和相位，可以非常方便的控制磁傳感器的輸出精度和低噪聲放大器的輸出精度，并且可以選擇不同的精度去配置性能合適的積分累加型模數(shù)轉(zhuǎn)換器的輸入動(dòng)態(tài)范圍和采樣速度，達(dá)到最佳的解決方案。
【專利附圖】

【附圖說明】
[0011]圖1，地磁傳感器的模擬前端電路
[0012]圖2，磁阻校正的電路組成
[0013]圖3，片上紋波抑制電路
【具體實(shí)施方式】
[0014]下面將參照附圖對(duì)本發(fā)明的一個(gè)示例性實(shí)施方式作詳細(xì)說明。如圖1所示，104產(chǎn)生了整個(gè)模擬前端的主時(shí)鐘，圖2是104的功能實(shí)現(xiàn)框圖，任意整數(shù)分頻器107的分頻值通過寄存器設(shè)置，得到系統(tǒng)所需的的斬波時(shí)鐘頻率和磁傳感器校正頻率及相位，然后輸出到108產(chǎn)生16個(gè)甚至更多的相位，再經(jīng)過109，送到101和102去抑制磁器件和放大電路的失調(diào)電壓及噪聲。本發(fā)明中使用了片內(nèi)斬波抑制環(huán)路，見圖3所示，抑制環(huán)路是由開關(guān)電容濾波器組成，因此整個(gè)濾波器 的帶寬受到104產(chǎn)生的時(shí)鐘頻率控制，使得放大器的輸出紋波幅度也是與時(shí)鐘頻率成線性關(guān)系。當(dāng)我們根據(jù)配置好的時(shí)鐘頻率得到校正精度與頻率相對(duì)應(yīng)的的磁電位信號(hào)，然后經(jīng)過同樣校正精度與頻率相對(duì)應(yīng)的102放大信號(hào)，再經(jīng)過103轉(zhuǎn)換成數(shù)字信號(hào)，最后送給系統(tǒng)進(jìn)行數(shù)字信號(hào)處理，計(jì)算出對(duì)應(yīng)的地磁信息。整個(gè)系統(tǒng)的讀出精度完全受到寄存器設(shè)定的時(shí)鐘頻率和相位的控制。
[0015]如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實(shí)例。
【權(quán)利要求】
1.一種時(shí)鐘頻率和相位可配置的模擬前端電路結(jié)構(gòu)，其特征在于，該電路結(jié)構(gòu)包括一個(gè)CMOS磁傳感器、一個(gè)紋波抑制環(huán)路的低噪聲放大器、一個(gè)積分累加型模數(shù)轉(zhuǎn)換器、一個(gè)時(shí)鐘相位控制與校正單元和一個(gè)溫度補(bǔ)償電路；所述的CMOS磁傳感器輸出連接到低噪聲放大器的輸入，然后低噪聲放大器的輸出連接到積分累加型ADC的輸入。時(shí)鐘相位控制與校正單元的輸出分別連接到CMOS磁傳感器，低噪聲放大器和積分累加型ADC。溫度傳感器的輸出連接到時(shí)鐘相位控制與校正單元。
2.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)利用時(shí)鐘頻率和相位去控制CMOS磁傳感器和低噪聲放大器的失調(diào)和噪聲大小。
3.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，磁傳感器校正電路的時(shí)鐘頻率與紋波抑制電路的時(shí)鐘頻率是整數(shù)倍關(guān)系。
4.一種用于CMOS磁傳感器的可配置精度的模擬前端電路，其特征在于包括下列功能電路和工藝方法: 磁傳感器是基于標(biāo)準(zhǔn)CMOS工藝； 紋波抑制電路是片上電路實(shí)現(xiàn)，不依賴芯片外部無(wú)源器件； 紋波抑制電路基于時(shí)鐘電路的開關(guān)電容技術(shù)； 整個(gè)時(shí)鐘相位控制與校正電路的實(shí)現(xiàn)包括了時(shí)鐘電路，溫度補(bǔ)償電路，分頻電路，相位內(nèi)插電路和占空比校正電路； 增量累加型ADC的分辨率與時(shí)鐘相位數(shù)相關(guān)聯(lián)，是可編程配置。
【文檔編號(hào)】H03M1/10GK103997341SQ201310051364
【公開日】2014年8月20日 申請(qǐng)日期:2013年2月16日 優(yōu)先權(quán)日:2013年2月16日
【發(fā)明者】張劍云 申請(qǐng)人:張劍云