專利名稱：基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器的制作方法
基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器技術(shù)領(lǐng)域
本發(fā)明提出了一種對(duì)數(shù)字時(shí)鐘信號(hào)進(jìn)行100進(jìn)制以內(nèi)的任意整數(shù)分頻的分頻器。它以單片機(jī)為基礎(chǔ)，配合觸發(fā)器及相應(yīng)門電路，可以根據(jù)不同的輸入數(shù)據(jù)對(duì)輸入時(shí)鐘產(chǎn)生不同的等占空比分頻，可廣泛應(yīng)用于需要特定時(shí)鐘頻率的等占空比時(shí)鐘信號(hào)的元器件或者數(shù)字電子系統(tǒng)中。
背景技術(shù)：
分頻器在數(shù)字電路系統(tǒng)中應(yīng)用廣泛，主要用來(lái)對(duì)輸入時(shí)鐘信號(hào)按照某一分頻數(shù)分頻，得到我們想要的某一時(shí)鐘頻率的時(shí)鐘信號(hào)。這里，分頻數(shù)定義為輸入信號(hào)頻率與輸出信號(hào)頻率之間的比值。
現(xiàn)在很多器件或者電路系統(tǒng)只能在一定范圍的頻率信號(hào)下才能正常工作，這時(shí)就需要用分頻技術(shù)對(duì)時(shí)鐘頻率進(jìn)行多樣化分頻了，因此分頻電路要有良好的可修改性和可移植性，這樣才能夠方便滿足分頻多樣化的需求。傳統(tǒng)的方法設(shè)計(jì)的分頻器往往需要設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路，而且是符合某一需求的，一旦需求改變，則需要重新設(shè)計(jì)電路，因此它的可修改性和可移植性比較差。目前，也有很多方法都是基于VHDL的分頻器設(shè)計(jì)，通過(guò)EDA平臺(tái)將設(shè)計(jì)方案下載到FPGA等編程器件中。比如郭海青在《基于VHDL的數(shù)控分頻器設(shè)計(jì)及應(yīng)用》一文中實(shí)現(xiàn)了對(duì)輸入信號(hào)的分頻，但并沒(méi)有實(shí)現(xiàn)分頻系數(shù)可控，因此使用起來(lái)仍然很不方便；汪虹、李宏所寫的《基于FPGA的等占空比任意整數(shù)分頻器的設(shè)計(jì)》，提出了分頻系數(shù)可控的等占空比的 任意整數(shù)分頻，但是分頻數(shù)的改變需要修改程序，這便給分頻系數(shù)的修改帶來(lái)了困難。因此，雖然這種方法簡(jiǎn)化了硬件電路，提高了可修改性和可移植性，但分頻系數(shù)的修改仍然不是很方便，而且使用FPGA無(wú)疑會(huì)增加成本。
如果僅用單片機(jī)本身對(duì)待分頻信號(hào)進(jìn)行分頻，由于單片機(jī)的主頻或引腳的翻轉(zhuǎn)頻率是有限的，而待分頻信號(hào)的頻率是不確定的，那么對(duì)高于單片機(jī)主頻或者高于單片機(jī)引腳反轉(zhuǎn)頻率的待分頻信號(hào)，必然會(huì)導(dǎo)致單片機(jī)分頻錯(cuò)誤。因此怎樣解決因單片機(jī)主頻或者單片機(jī)引腳反轉(zhuǎn)頻率低于待分頻信號(hào)頻率而導(dǎo)致分頻錯(cuò)誤的問(wèn)題，便成為本發(fā)明首先要解決的關(guān)鍵問(wèn)題之一；其次，奇數(shù)分頻和偶數(shù)分頻是存在差異的，奇數(shù)分頻是存在半整數(shù)分頻的，而偶數(shù)分頻則不存在這個(gè)問(wèn)題。因此怎樣區(qū)分奇數(shù)分頻和偶數(shù)分頻便是本發(fā)明要解決的關(guān)鍵問(wèn)題之二；第三，假如系統(tǒng)已經(jīng)正確區(qū)分奇數(shù)分頻和偶數(shù)分頻，但如何對(duì)系統(tǒng)進(jìn)行分頻數(shù)預(yù)置，尤其是對(duì)奇數(shù)分頻進(jìn)行預(yù)置數(shù)，實(shí)現(xiàn)僅通過(guò)外部鍵盤輸入預(yù)置分頻數(shù)，系統(tǒng)便能夠準(zhǔn)確的對(duì)待分頻信號(hào)進(jìn)行奇數(shù)分頻或偶數(shù)分頻，這便成為本發(fā)明要解決的關(guān)鍵問(wèn)題之_- O發(fā)明內(nèi)容
本發(fā)明提供一種基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，以解決單片機(jī)對(duì)高于其主頻或引腳翻轉(zhuǎn)頻率的待分頻信號(hào)不能進(jìn)行準(zhǔn)確分頻的問(wèn)題。
本發(fā)明采取的技術(shù)方案是:單片機(jī)與奇偶分頻電路轉(zhuǎn)換繼電器、分頻數(shù)顯示單元電連接，奇偶分頻電路轉(zhuǎn)換繼電器與奇數(shù)分頻電路、偶數(shù)分頻電路電連接，單片機(jī)用于給奇數(shù)分頻電路、偶數(shù)分頻電路預(yù)置分頻數(shù)。
本發(fā)明奇數(shù)分頻電路的結(jié)構(gòu)是，半整數(shù)產(chǎn)生電路與第一分頻電路和第二分頻電路連接。
本發(fā)明奇數(shù)分頻電路的第一分頻電路的結(jié)構(gòu)是，第一計(jì)數(shù)單元和第一預(yù)置分頻數(shù)單元分別與第一比較邏輯單元連接，該第一比較邏輯單元與第一數(shù)據(jù)鎖存單元連接。
本發(fā)明奇數(shù)分頻電路的第二分頻電路的結(jié)構(gòu)是，第二計(jì)數(shù)單元和第二預(yù)置分頻數(shù)單元分別與第二比較邏輯單元連接，該第二比較邏輯單元分別與第二數(shù)據(jù)鎖存單元、第一計(jì)數(shù)單元復(fù)位單元和第二計(jì)數(shù)單元復(fù)位單元連接。
本發(fā)明分頻器的偶數(shù)分頻電路的結(jié)構(gòu)是，第三計(jì)數(shù)單元和第三預(yù)置分頻數(shù)單元分別與第三比較邏輯單元連接，該第三比較邏輯單元與第三數(shù)據(jù)鎖存單元和第三計(jì)數(shù)單元復(fù)位單元連接。
本發(fā)明為了能讓單片機(jī)對(duì)高于其主頻或引腳翻轉(zhuǎn)頻率的待分頻信號(hào)進(jìn)行準(zhǔn)確分頻，并不讓單片機(jī)承擔(dān)分頻任務(wù)。只讓單片機(jī)承擔(dān)置數(shù)的任務(wù)。將單片機(jī)所控制的數(shù)據(jù)輸出端直接與NPN型的三極管的基極相連，作為預(yù)設(shè)分頻值端，發(fā)射極和集電極分別連接到10進(jìn)制計(jì)數(shù)器的輸出端和與門的輸入端。通過(guò)單片機(jī)及控制的數(shù)據(jù)輸出端控制三極管的通斷。當(dāng)單片機(jī)及控制的數(shù)據(jù)輸出端為邏輯低電平O的時(shí)候，此時(shí)三極管處于截止?fàn)顟B(tài)，無(wú)論計(jì)數(shù)器的輸出端為何值，對(duì)應(yīng)的加在與門輸入端上的電平都為高電平、即邏輯電平1，表示不對(duì)此端口置數(shù)；當(dāng)數(shù)據(jù)輸出端為邏輯高電平I的時(shí)候，計(jì)數(shù)器的輸出端和與門輸入端的電平是一致的，表示對(duì)此端口進(jìn)行置數(shù)操作。這樣，只有當(dāng)滿足所有條件時(shí)，即計(jì)數(shù)值到達(dá)預(yù)設(shè)分頻值，實(shí)際輸出才會(huì)變化。這樣便實(shí)現(xiàn)了用單片機(jī)對(duì)高于其主頻或引腳翻轉(zhuǎn)頻率的待分頻信號(hào)進(jìn)行準(zhǔn)確分頻的任務(wù)。同時(shí)可以實(shí)現(xiàn)了分頻數(shù)預(yù)置的功能。
由于奇數(shù)分頻和偶數(shù)分頻是存在差異的。奇數(shù)分頻是需要半整數(shù)分頻的，因此為了實(shí)現(xiàn)單片機(jī)對(duì)任意奇數(shù)和偶數(shù)的分頻，設(shè)計(jì)了奇數(shù)分頻和偶數(shù)分頻兩種電路。通過(guò)軟件編程來(lái)判斷所輸入數(shù)據(jù)的奇偶性，然后通過(guò)奇偶分頻電路轉(zhuǎn)換控制器在兩個(gè)分頻電路之間進(jìn)行切換。在預(yù)置分頻數(shù)的設(shè)置上，為了解決奇數(shù)分頻中存在的半整數(shù)分頻問(wèn)題，在奇數(shù)分頻電路的設(shè)計(jì)上采用了第一分頻電路和第二分頻電路，第一分頻電路的功能是將其輸出信號(hào)反饋并與外部輸入的待分頻信號(hào)經(jīng)半整數(shù)產(chǎn)生電路獲得奇數(shù)分頻電路的時(shí)鐘信號(hào)，而最終的分頻之后的信號(hào)輸出則是靠第二分頻電路。
本發(fā)明的有益效果是，實(shí)現(xiàn)了 100進(jìn)制以內(nèi)的任意整數(shù)分頻。將奇數(shù)分頻和偶數(shù)分頻融為一體。其中偶數(shù)分頻對(duì)任意占空比輸入信號(hào)實(shí)現(xiàn)了等占空比分頻輸出的效果；奇數(shù)分頻對(duì)任意等占空比輸入信號(hào)實(shí)現(xiàn)了等占空比分頻輸出效果。并且此分頻器操作簡(jiǎn)單，采用鍵盤輸入分頻數(shù)，液晶顯示分頻數(shù)的方式，極大的方便了用戶。一次電路設(shè)計(jì)便可以解決了傳統(tǒng)分頻器設(shè)計(jì)中因分頻數(shù)改變而需要改變電路的困擾和因此而帶來(lái)的繁重勞動(dòng)，可謂是“一勞永逸”。同時(shí)由于此次設(shè)計(jì)是基于單片機(jī)的任意整數(shù)分頻器設(shè)計(jì)，因此，相對(duì)于采用FPGA設(shè)計(jì)的分頻器來(lái)說(shuō)極大的降低了成本，可廣泛應(yīng)用于需要特定時(shí)鐘頻率的等占空比時(shí)鐘信號(hào)的元器件或者數(shù)字電子系統(tǒng)中。


圖1是本發(fā)明的系統(tǒng)組成框圖2是本發(fā)明的奇數(shù)分頻電路的結(jié)構(gòu)框圖3是本發(fā)明奇數(shù)分頻電路的第一分頻電路的電路結(jié)構(gòu)框圖4是本發(fā)明奇數(shù)分頻電路的第二分頻電路的電路結(jié)構(gòu)框圖5是本發(fā)明的偶數(shù)分頻電路的結(jié)構(gòu)框圖6是本發(fā)明奇數(shù)分頻電路的電路原理圖7是本發(fā)明偶數(shù)分頻電路的電路原理圖8是本發(fā)明半整數(shù)產(chǎn)生電路原理圖9是本發(fā)明計(jì)數(shù)單元復(fù)位單元原理圖10是本發(fā)明八分頻電路原理圖11是本發(fā)明八分頻后的信號(hào)波形圖12是本發(fā)明五分頻電路原理圖13是本發(fā)明五分頻后的信號(hào)波形圖。
具體實(shí)施方式
如圖1所示，整個(gè)分頻系統(tǒng)包括單片機(jī)1、奇偶分頻電路轉(zhuǎn)換繼電器2、奇數(shù)分頻電路3、偶數(shù)分頻電路4、分頻數(shù)顯示單元5。單片機(jī)I與奇偶分頻電路轉(zhuǎn)換繼電器2、分頻數(shù)顯示單元5電連接，奇偶分頻電路轉(zhuǎn)換繼電器與奇數(shù)分頻電路3、偶數(shù)分頻電路4電連接，單片機(jī)I用于給奇數(shù)分頻電路3、偶數(shù)分頻電路4預(yù)置分頻數(shù)。
系統(tǒng)的工作過(guò)程為:首先，在外部數(shù)字鍵盤上輸入相應(yīng)的預(yù)置分頻數(shù)數(shù)值，通過(guò)單片機(jī)對(duì)分頻電路進(jìn)行預(yù)置分頻數(shù)，同時(shí)將此分頻數(shù)在液晶屏上顯示。單片機(jī)根據(jù)輸入分頻數(shù)的奇偶性控制奇偶分頻電路轉(zhuǎn)換繼電器在奇數(shù)分頻電路和偶數(shù)分頻電路之間進(jìn)行切換，然后由相應(yīng)的奇數(shù)分頻電路或偶數(shù)分頻電路對(duì)輸入時(shí)鐘信號(hào)分頻，并將分頻后的信號(hào)輸出。
如圖2所示，本發(fā)明的奇數(shù)分頻電路的結(jié)構(gòu)框圖，它由第一分頻電路301、第二分頻電路302和半整數(shù)分頻電路303組成，CLK為外部待分頻時(shí)鐘信號(hào)。半整數(shù)產(chǎn)生電路用來(lái)為第一分頻電路和第二分頻電路提供計(jì)數(shù)時(shí)鐘信號(hào)。此計(jì)數(shù)時(shí)鐘信號(hào)由第一分頻電路的輸出與外部待分頻時(shí)鐘信號(hào)經(jīng)半整數(shù)分頻電路產(chǎn)生。
如圖3所示，本發(fā)明奇數(shù)分頻電路的第一分頻電路的結(jié)構(gòu)框圖，它由第一計(jì)數(shù)單元30101、第一預(yù)置分頻數(shù)單元30102、第一比較邏輯單元30103、第一數(shù)據(jù)鎖存單元30104組成。CLKl為半整數(shù)產(chǎn)生電路產(chǎn)生的計(jì)數(shù)時(shí)鐘脈沖。首先由單片機(jī)對(duì)第一預(yù)置數(shù)單元預(yù)置分頻數(shù)；當(dāng)?shù)谝挥?jì)數(shù)單元的計(jì)數(shù)值與第一預(yù)置分頻數(shù)單元的預(yù)置相同時(shí)，N為奇數(shù)分頻數(shù)，第一比較邏輯單元就會(huì)輸出一個(gè)邏輯高電平1，否則就會(huì)輸出邏輯低電平0，因此，當(dāng)?shù)谝槐容^邏輯單元輸出一個(gè)I時(shí)，就會(huì)產(chǎn)生一個(gè)上升沿，此上升沿信號(hào)直接觸發(fā)由第一 D觸發(fā)器構(gòu)成的第一數(shù)據(jù)鎖存單元；鎖存單元將此時(shí)的輸出電平反饋到半整數(shù)產(chǎn)生電路，與輸入待分頻時(shí)鐘信號(hào)CLK經(jīng)半整數(shù)產(chǎn)生電路產(chǎn)生奇數(shù)分頻電路的計(jì)數(shù)時(shí)鐘脈沖CLKl。
如圖4所示，本發(fā)明奇數(shù)分頻電路的第二分頻電路的結(jié)構(gòu)框圖。它由第二計(jì)數(shù)單元30201、第二預(yù)置分頻數(shù)單元30202、第二比較邏輯單元30203、第二數(shù)據(jù)鎖存單元30204、第一計(jì)數(shù)單元復(fù)位單元30205、第二計(jì)數(shù)單元復(fù)位單元30206組成，CLKl為半整數(shù)產(chǎn)生電路產(chǎn)生的計(jì)數(shù)時(shí)鐘脈沖。將第二分頻電路的第二預(yù)置分頻數(shù)單元的預(yù)置值設(shè)定為￥ +1，當(dāng)?shù)诙?jì)數(shù)單元的計(jì)數(shù)值達(dá)到此設(shè)定值時(shí)，第二比較邏輯單元輸出高電平產(chǎn)生上升沿，并由此上升沿觸發(fā)由第二 D觸發(fā)器構(gòu)成的第二數(shù)據(jù)鎖存單元，將第二數(shù)據(jù)鎖存單元的輸出值輸出，便能夠得到最終的分頻信號(hào)；同時(shí)將第二比較邏輯單元輸出的高電平送至第一計(jì)數(shù)單元復(fù)位單元和第二計(jì)數(shù)單元復(fù)位單元，使所有計(jì)數(shù)器的復(fù)位清零端，將計(jì)數(shù)器復(fù)位，重新計(jì)數(shù)進(jìn)行循環(huán)分頻。
如圖5所示，本發(fā)明分頻器的偶數(shù)分頻電路的結(jié)構(gòu)框圖。它由第三計(jì)數(shù)單元401、第三預(yù)置分頻數(shù)單元402、第三比較邏輯單元403、第三數(shù)據(jù)鎖存單元404、第三計(jì)數(shù)單元復(fù)位單元405組成，CLK為外部待分頻時(shí)鐘信號(hào)。當(dāng)?shù)谌?jì)數(shù)單元的計(jì)數(shù)值達(dá)到第三預(yù)置分頻數(shù)單元的預(yù)設(shè)值#的時(shí)候，N偶數(shù)分頻數(shù)，第三比較邏輯單元會(huì)置I產(chǎn)生上升沿，繼而觸發(fā) 2由第三D觸發(fā)器構(gòu)成的第三數(shù)據(jù)鎖存單元，將第三數(shù)據(jù)鎖存單元的輸出值輸出。并將第三比較邏輯單元的輸出值送至第三計(jì) 數(shù)單元復(fù)位單元，復(fù)位計(jì)數(shù)器，重新計(jì)數(shù)進(jìn)行循環(huán)分頻。
圖6是本發(fā)明實(shí)施例的分頻器的奇數(shù)分頻電路的電路連接實(shí)施例。圖中所有芯片共地，共電源。第一分頻電路301中，10進(jìn)制計(jì)數(shù)器U2、10進(jìn)制計(jì)數(shù)器U3的7、9、10引腳接VCC,計(jì)數(shù)器U2的引腳2接異或門Ul的端口 2，計(jì)數(shù)器U2的引腳I和計(jì)數(shù)器U3的引腳I接第二分頻電路302中非門U22的端口 1，確保達(dá)到計(jì)數(shù)值時(shí)，計(jì)數(shù)器復(fù)位，計(jì)數(shù)器重新計(jì)數(shù)。計(jì)數(shù)器U2的引腳15與計(jì)數(shù)器U3的2引腳相連。計(jì)數(shù)器U2的14、13、12、11引腳和計(jì)數(shù)器U3的14、13、12、11引腳分別于三極管Ql、Q2、Q3、Q4、Q5、Q6、Q7、Q8的發(fā)射極相連；三極管QU Q2、Q3、Q4、Q5、Q6、Q7、Q8的集電極分別與與門U6的管腳O、與門U6的管腳1、與門U8的管腳O、與門U8的管腳1、與門U9的管腳O、與門U9的管腳1、與門UlO的管腳O、與門UlO的管腳 I 相連。三極管 Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8 的基極 Al、A2、A3、A4、A5、A6、A7、A8分別于單片機(jī)控制的預(yù)置數(shù)的8個(gè)引腳相連(此處的預(yù)置數(shù)應(yīng)為，為分頻數(shù))。與門U6的管腳2和與門U8的管腳2分別連接至與門U7的管腳O和與門U7的管腳I。與門U9的管腳2和與門UlO的管腳2分別連接至Ull的與門管腳O和與門Ull的管腳1，與門U7的管腳2和與門Ull的管腳2分別連接至與門U12的管腳O和與門U12的管腳1，與門U12的管腳2連接至D觸發(fā)器U13的引腳3。D觸發(fā)器U13的端口 6與端口 2相接，D觸發(fā)器U13的端口 4和端口 5直接接VCC。D觸發(fā)器U13的端口 5與異或門Ul的端口 O相接，跟和Ul端口I相接的外部待分頻時(shí)鐘信號(hào)CLK組成半整數(shù)產(chǎn)生電路303。第二分頻電路302中，十進(jìn)制計(jì)數(shù)器U4、十進(jìn)制計(jì)數(shù)器U5的7、9、10引腳接VCC，十進(jìn)制計(jì)數(shù)器U4的引腳2接異或門Ul的2端口，十進(jìn)制計(jì)數(shù)器U4的引腳I和十進(jìn)制計(jì)數(shù)器U5的引腳I和非門U22的端口 I相連，確保達(dá)到計(jì)數(shù)值時(shí)，計(jì)數(shù)器復(fù)位，計(jì)數(shù)器重新計(jì)數(shù)。十進(jìn)制計(jì)數(shù)器U4的引腳15與十進(jìn)制計(jì)數(shù)器U5的2引腳相連。十進(jìn)制計(jì)數(shù)器U4的14、13、12、11引腳和十進(jìn)制計(jì)數(shù)器U5的14、13、12、11引腳分別于三極管Q9、Q10、Qll、Q12、Q13、Q14、Q15、Q16的發(fā)射極相連；三極管Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16的集電極分別于與門U14的管腳O、與門U14的管腳1、與門U16的管腳O、與門U16的管腳1、與門U17的管腳O、與門U17的管腳1、與門U18的管腳O、與門U18的管腳I相連。三極管Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16的基極B1、B2、B3、B4、B5、B6、B7、B8分別于單片機(jī)控制的預(yù)置數(shù)的8個(gè)引腳相連；此處的預(yù)置數(shù)應(yīng)為N-1/2+1,為奇數(shù)分頻數(shù)。與門U14的管腳2和與門U16的管腳2分別連接至與門U15的
管腳O和與門U15的管腳I。與門U17的管腳2和與門U18的管腳2分別連接至與門U19的管腳O和與門U19的管腳1，與門U15的管腳2和與門U19的管腳2分別連接至與門U20的管腳O和與門U20的管腳1，與門U20的管腳2連接至D觸發(fā)器U21的引腳3和U22的端口 O。D觸發(fā)器U21的端口 6與D觸發(fā)器U21的端口 2相接，D觸發(fā)器U21的端口 4和端口5直接接VCC。D觸發(fā)器U21的端口 5作為為奇數(shù)分頻后信號(hào)的輸出端口輸出。
由圖可以看出第一分頻電路由兩個(gè)十進(jìn)制計(jì)數(shù)器U2、U3，D觸發(fā)器，與門，NPN型三極管構(gòu)成。兩個(gè)計(jì)數(shù)器串聯(lián)構(gòu)成100進(jìn)制計(jì)數(shù)器。將外部輸入時(shí)鐘脈沖與D觸發(fā)器的數(shù)據(jù)輸出端經(jīng)半整數(shù)產(chǎn)生電路303運(yùn)算后的時(shí)鐘作為計(jì)數(shù)器的時(shí)鐘，這樣當(dāng)上升沿脈沖計(jì)數(shù)達(dá)到的時(shí)候，此時(shí)，外部時(shí)鐘為高電平，D觸發(fā)器的數(shù)據(jù)輸出端也輸出邏輯高電平1，與外部輸入脈沖時(shí)鐘的高電平相異或得到一個(gè)邏輯低電平0，當(dāng)時(shí)鐘下降沿到來(lái)時(shí)，與Q相與便得到一個(gè)邏輯高電平1，這樣當(dāng)外部輸入脈沖時(shí)鐘下降沿到來(lái)變?yōu)榈碗娖綍r(shí)，便又產(chǎn)生了一個(gè)上升沿，計(jì)數(shù)器便再一次計(jì)數(shù)，這樣便在第的時(shí)候產(chǎn)生了兩次奇數(shù)，便得到了半整數(shù)分頻。
但是，如何確保在到外部時(shí)鐘脈沖達(dá)下降沿的時(shí)候分頻輸出電平翻轉(zhuǎn)一次呢？這里，設(shè)計(jì)了第二分頻電路。此部分電路由主要由兩個(gè)十進(jìn)制計(jì)數(shù)器U4、U5，非門，與門，，NPN型三極管，D觸發(fā)器構(gòu)成。兩個(gè)計(jì)數(shù)器串聯(lián)構(gòu)成100進(jìn)制計(jì)數(shù)器。該計(jì)數(shù)器與第一分頻電路公用一個(gè)計(jì)數(shù)時(shí)鐘。由于在上升沿脈沖計(jì)數(shù)達(dá)到N-1/2+1的時(shí)候?qū)嶋H產(chǎn)生了兩次計(jì)數(shù)，即實(shí)際的計(jì)數(shù)值為N-1/2+1計(jì)數(shù)值為時(shí)，輸出電平翻轉(zhuǎn)一次，只需要將此電 路的預(yù)設(shè)值設(shè)定為
權(quán)利要求
1.一種基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，其特征在于:單片機(jī)與奇偶分頻電路轉(zhuǎn)換繼電器、分頻數(shù)顯示單元電連接，奇偶分頻電路轉(zhuǎn)換繼電器與奇數(shù)分頻電路、偶數(shù)分頻電路電連接，單片機(jī)用于給奇數(shù)分頻電路、偶數(shù)分頻電路預(yù)置分頻數(shù)。
2.根據(jù)權(quán)利要求1所述的基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，其特征在于:奇數(shù)分頻電路的結(jié)構(gòu)是，半整數(shù)產(chǎn)生電路與第一分頻電路和第二分頻電路連接。
3.根據(jù)權(quán)利要求2所述的基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，其特征在于:第一分頻電路的結(jié)構(gòu)是，第一計(jì)數(shù)單元和第一預(yù)置分頻數(shù)單元分別與第一比較邏輯單元連接，該第一比較邏輯單元與第一數(shù)據(jù)鎖存單元連接。
4.根據(jù)權(quán)利要求2所述的基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，其特征在于:第二分頻電路的結(jié)構(gòu)是，第二計(jì)數(shù)單元和第二預(yù)置分頻數(shù)單元分別與第二比較邏輯單元連接，該第二比較邏輯單元分別與第二數(shù)據(jù)鎖存單元、第一計(jì)數(shù)單元復(fù)位單元和第二計(jì)數(shù)單元復(fù)位單元連接。
5.根據(jù)權(quán)利要求1所述的基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，其特征在于:偶數(shù)分頻電路的結(jié)構(gòu)是，第三計(jì)數(shù)單元和第三預(yù)置分頻數(shù)單元分別與第三比較邏輯單元連接，該第三比較邏輯單元與第三數(shù)據(jù)鎖存單元和第三計(jì)數(shù)單元復(fù)位單元連接。
全文摘要
本發(fā)明涉及一種基于單片機(jī)的可預(yù)置分頻數(shù)的任意整數(shù)分頻器，屬于100進(jìn)制以內(nèi)的任意整數(shù)分頻的分頻器。單片機(jī)與奇偶分頻電路轉(zhuǎn)換繼電器、分頻數(shù)顯示單元電連接，奇偶分頻電路轉(zhuǎn)換繼電器與奇數(shù)分頻電路、偶數(shù)分頻電路電連接，單片機(jī)用于給奇數(shù)分頻電路、偶數(shù)分頻電路預(yù)置分頻數(shù)。此分頻器操作簡(jiǎn)單，采用鍵盤輸入分頻數(shù)，液晶顯示分頻數(shù)的方式，極大的方便了用戶。
文檔編號(hào)H03K23/64GK103138747SQ20131003044
公開(kāi)日2013年6月5日 申請(qǐng)日期2013年1月27日 優(yōu)先權(quán)日2013年1月27日
發(fā)明者王春陽(yáng), 林俊杰, 祝小蜜, 呂緒浩, 劉藝多 申請(qǐng)人:長(zhǎng)春理工大學(xué)