專(zhuān)利名稱(chēng)：延遲鎖定回路系統(tǒng)以及自動(dòng)重置延遲鎖定回路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及于延遲鎖定回路(delay locked loop, DLL),更具體地說(shuō),指一種具有自動(dòng)重置功能的延遲鎖定回路系統(tǒng)與相關(guān)自動(dòng)重置方法。
背景技術(shù)：
延遲鎖定回路為在一階反饋電路中包含有一可變延遲線(variable delay line)的裝置，而該一階反饋電路系用以基于一輸入?yún)⒖夹盘?hào)來(lái)鎖定一輸出相位。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器為延遲鎖定回路的一種典型應(yīng)用，延遲鎖定回路用來(lái)于其中將具有外部時(shí)鐘輸入VCLK的數(shù)據(jù)(DQ)與動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的數(shù)據(jù)輸出頻閃(DQS)進(jìn)行同步。當(dāng)延遲鎖定回 路處于一鎖定狀態(tài)時(shí)，該數(shù)據(jù)頻閃信號(hào)的前沿(rising edge)將會(huì)對(duì)齊該外部時(shí)鐘的前沿，而此一特性應(yīng)當(dāng)在系統(tǒng)所定義的一時(shí)鐘頻率中維持穩(wěn)定。當(dāng)外部時(shí)鐘頻率在延遲鎖定回路被鎖定之后產(chǎn)生改變時(shí)，延遲鎖定回路必須追蹤并且重新鎖定至新的相位，雖然根據(jù)JEDEC標(biāo)準(zhǔn)的規(guī)范，每當(dāng)時(shí)鐘頻率一發(fā)生改變時(shí)，大多數(shù)的系統(tǒng)會(huì)進(jìn)行延遲鎖定回路的重置，但這并非一定會(huì)發(fā)生于每一個(gè)系統(tǒng)，且延遲鎖定回路將會(huì)因此必須要從原本同步的位置重新同步至正確的信號(hào)沿。若是相位偏移很小，延遲鎖定回路將可相對(duì)快速地執(zhí)行此操作，但若是相位偏移很大，則延遲鎖定回路將會(huì)需要一段很長(zhǎng)的時(shí)間來(lái)進(jìn)行重新同步。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一在于提出一種于時(shí)鐘頻率具有大的相位偏移的改變之后會(huì)自動(dòng)重置的延遲鎖定回路系統(tǒng)與相關(guān)自動(dòng)重置方法，以解決上述的問(wèn)題。依據(jù)本發(fā)明的第一層面，其揭示一種延遲鎖定回路系統(tǒng)。該延遲鎖定回路系統(tǒng)包含有一時(shí)鐘接收器、一延遲線、一控制回路以及一 N。相位傳感器。該時(shí)鐘接收器用來(lái)接收該外部時(shí)鐘且產(chǎn)生一時(shí)鐘信號(hào)。該延遲線耦接于該時(shí)鐘接收器，用來(lái)產(chǎn)生一延遲時(shí)鐘信號(hào)。該控制回路用來(lái)追蹤該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的一相位差且于該相位差為零時(shí)鎖定該延遲線。該N。相位傳感器耦接于該控制回路，用來(lái)檢測(cè)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的該相位差且于所檢測(cè)到的相位差大于N。時(shí)輸出一正信號(hào)，其中該正信號(hào)產(chǎn)生一重置信號(hào)至該延遲鎖定回路系統(tǒng)。依據(jù)本發(fā)明的第二層面，其揭不一種于一外部時(shí)鐘的一頻率改變之后自動(dòng)重置一延遲鎖定回路系統(tǒng)的方法。該自動(dòng)重置方法包含有接收該外部時(shí)鐘作為一時(shí)鐘信號(hào)；產(chǎn)生一延遲時(shí)鐘信號(hào)；檢測(cè)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的一相位差；當(dāng)所檢測(cè)到的相位差大于N。時(shí)輸出一正信號(hào)；以及根據(jù)該正信號(hào)來(lái)產(chǎn)生一重置信號(hào)至該延遲鎖定回路系統(tǒng)。本發(fā)明提供一延遲鎖定回路系統(tǒng)，其可于外部時(shí)鐘與內(nèi)部時(shí)鐘之間發(fā)生一大幅度的相位差時(shí)自動(dòng)重置。N。相位傳感器的設(shè)計(jì)用來(lái)于一相位差大到使得延遲鎖定回路的快速重新追蹤無(wú)法進(jìn)行時(shí)強(qiáng)制執(zhí)行一重置操作。因此，本發(fā)明提供了一種可于時(shí)鐘頻率改變后快速鎖定的延遲鎖定回路。


圖I為本發(fā)明延遲鎖定回路系統(tǒng)的一實(shí)施例的示意圖。
圖2A為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的一第一種狀況的時(shí)序示意圖。圖2B為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的一第二種狀況的時(shí)序示意圖。圖2C為本發(fā)明延遲鎖定回路系統(tǒng)在操作時(shí)可能發(fā)生的又一第三種狀況的時(shí)序示意圖。其中，附圖標(biāo)記說(shuō)明如下100延遲鎖定回路系統(tǒng)124延遲鎖定回路/責(zé)任周期修正延遲線112時(shí)鐘接收器118輸入邏輯電路126復(fù)用器155反饋延遲單元140控制器143移位暫存器145濾波器147、150相位傳感器160延遲鎖定回路邏輯單元162控制邏輯電路164重置邏輯電路
具體實(shí)施例方式本發(fā)明著重在提供一種于一外部時(shí)鐘信號(hào)的相位有大幅變化時(shí)可以自動(dòng)重置的延遲鎖定回路。如背景技術(shù)的段落所述，當(dāng)延遲鎖定回路的外部時(shí)鐘改變時(shí)，內(nèi)部時(shí)鐘將會(huì)有所偏移，若是不加以重置，則延遲鎖定回路必須追蹤并且重新同步至偏移后的時(shí)鐘的正確信號(hào)沿。根據(jù)相位差，重置延遲鎖定回路的操作將會(huì)比讓延遲鎖定回路重新追蹤來(lái)得快，因此，本發(fā)明便提供一種根據(jù)所檢測(cè)到的一相位差來(lái)產(chǎn)生一內(nèi)部重置信號(hào)的技術(shù)手段。在下列的說(shuō)明中，180°作為范例說(shuō)明之用的臨界值，因此，若是有一相位偏移低于180°，將不會(huì)產(chǎn)生自動(dòng)重置信號(hào)，但是，若是該相位偏移大于180°，則延遲鎖定回路系統(tǒng)將會(huì)產(chǎn)生一重置信號(hào)。然而，請(qǐng)注意，任何數(shù)值皆可選作為臨界值以控制自動(dòng)重置，且本領(lǐng)域的技術(shù)人員當(dāng)可于閱讀本發(fā)明說(shuō)明之后做出所需的變化以便施行一個(gè)不同的臨界值。請(qǐng)參考圖1，圖I為本發(fā)明延遲鎖定回路系統(tǒng)(DLL system) 100的一實(shí)施例的示意圖。此示意圖顯示應(yīng)用于一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的一延遲鎖定回路/責(zé)任周期修正(dutycycle correction,DCC)延遲線(DLL/DCC delay line) 124,然而,此僅作為范例說(shuō)明之用。此處所述具有自動(dòng)重置的延遲鎖定回路系統(tǒng)100實(shí)際上可應(yīng)用于各式各樣的裝置。延遲鎖定回路系統(tǒng)100包含有時(shí)鐘接收器112，其用以接收一差分時(shí)鐘信號(hào)VCLK與\VCLK,而此差分時(shí)鐘信號(hào)輸入至一輸入邏輯電路118,且輸入邏輯電路118會(huì)產(chǎn)生一輸入時(shí)鐘信號(hào)REFCLK，然后將輸入時(shí)鐘信號(hào)REFCLK輸入至延遲鎖定回路/責(zé)任周期修正延遲線124。延遲鎖定回路/責(zé)任周期修正延遲線124將會(huì)通過(guò)一輸出復(fù)用器126來(lái)追蹤輸入信號(hào)并且提供一延遲時(shí)鐘信號(hào)DLLCLK。輸出復(fù)用器126亦會(huì)自輸入邏輯電路118接收輸入時(shí)鐘信號(hào)REFCLK，并根據(jù)一延遲鎖定回路/責(zé)任周期修正的旁路輸入(DLL/DCC bypassinput)而在輸入時(shí)鐘信號(hào)REFCLK與延遲信號(hào)DLLCLK之間作選取，其中該旁路輸入可由系統(tǒng)或者終端使用者來(lái)加以編程。延遲時(shí)鐘信號(hào)DLLCLK與輸入時(shí)鐘信號(hào)REFCLK被輸入至一控制/重置回路，其包含有一控制器140、一計(jì)數(shù)器/移位暫存器(counter/shift register) 143、一濾波器145、一反饋(feedback)延遲單元155以及多個(gè)相位傳感器147與150。此控制/重置回路耦接于延遲鎖定回路/責(zé)任周期修正延遲線124，且耦接于一延遲鎖定回路邏輯單元(DLL logic unit) 160，而延遲鎖定回路邏輯單元160包含有一控制邏輯電路162與一重置邏輯電路164。在公知技術(shù)中，延遲鎖定回路系統(tǒng)僅包含有0°相位傳感器147，其用于鎖定與追蹤，此外，在公知技術(shù)中，上述回路僅為一控制回路，用來(lái)提供反饋信號(hào)至延遲線124。然而，本發(fā)明另提供一 180°相位傳感器150，其耦接于0°相位傳感器147、反饋延遲單元155與輸入邏輯電路118的輸出。180°相位傳感器150用來(lái)為延遲鎖定回路系統(tǒng)100提供一自動(dòng)重置功能。自動(dòng)重置方法將詳述如下。如上所述，當(dāng)外部差分時(shí)鐘VCLK、\VCLK的相位偏移大于180°時(shí)，對(duì)延遲鎖定回路系統(tǒng)100而言，進(jìn)行自動(dòng)重置的操作將會(huì)快于嘗試重新追蹤偏移的時(shí)鐘信號(hào)，因此180°相位傳感器150根據(jù)由輸入邏輯電路118所輸出的輸入時(shí)鐘信號(hào)REFCLK來(lái)比較延遲時(shí)鐘信號(hào)DLLCLK與外部差分時(shí)鐘信號(hào)VCLK、\VCLK的相位，以提供一自動(dòng)重置功能。當(dāng)180°相位傳感器150在外部時(shí)鐘信號(hào)與延遲時(shí)鐘信號(hào)之間檢測(cè)到有一個(gè)大于180°的相位差時(shí)，則180°相位傳感器150將會(huì)輸出一信號(hào)(一正信號(hào)(positive signal))至延遲鎖定回路邏輯單元160中的重置邏輯電路164。延遲鎖定回路邏輯單元160亦可通過(guò)控制邏輯電路162來(lái)接收外部控制信號(hào)，而控制邏輯電路162便指示延遲鎖定回路系統(tǒng)100進(jìn)行重置。例如，于啟動(dòng)(power-up)期間，控制邏輯電路162可依據(jù)外部控制信號(hào)來(lái)指示延遲鎖定回路系統(tǒng)100進(jìn)行重置；或者當(dāng)180°相位傳感器150檢測(cè)到一個(gè)大于180°的相位差時(shí)(即當(dāng)180°相位傳感器150輸出一正信號(hào)時(shí))，延遲鎖定回路邏輯單元160可重置延遲鎖定回路系統(tǒng)100。如此一來(lái)，當(dāng)有一顯著的相位差發(fā)生時(shí)，將會(huì)致能自動(dòng)重置的操作，同時(shí)仍然允許延遲鎖定回路系統(tǒng)100可執(zhí)行外部重置功能。當(dāng)有一個(gè)小于180°的相位差發(fā)生時(shí)，180°相位傳感器150將不會(huì)影響延遲鎖定回路系統(tǒng)100的正常動(dòng)作，且重置的操作僅會(huì)依據(jù)外部控制信號(hào)來(lái)執(zhí)行。請(qǐng)一并參考圖2A、圖2B與圖2C，其分別表達(dá)延遲鎖定回路系統(tǒng)100在操作過(guò)程中可能發(fā)生的三個(gè)狀況的時(shí)序示意圖。在圖2A中，延遲鎖定回路系統(tǒng)100被鎖定且追蹤外部信號(hào)。信號(hào)REFCLK與FBCLK為同相位，因此180°相位傳感器150沒(méi)有輸出。在圖2B中，延遲鎖定回路系統(tǒng)100被鎖定至原信號(hào)但外部時(shí)鐘已有改變，使得信號(hào)REFCLK與FBCLK之間有相位差，由于信號(hào)REFCLK與FBCLK之間的相位差小于180°，因此180°相位傳感器150沒(méi)有輸出，故延遲鎖定回路系統(tǒng)100將會(huì)重新追蹤信號(hào)REFCLK并且重新同步至正確的信號(hào)沿，由于小幅度的相位差代表重新同步會(huì)快速發(fā)生，因此沒(méi)有需要對(duì)延遲鎖定回路系統(tǒng)100進(jìn)行重置。在圖2C中，外部信號(hào)經(jīng)歷再一次的發(fā)生偏移且信號(hào)REFCLK與FBCLK之間的相位差現(xiàn)在大于180° , 180°相位傳感器150將會(huì)暫存該相位偏移,且因此輸出一信號(hào)至重置邏輯電路，以指示延遲鎖定回路系統(tǒng)100進(jìn)行重置，此操作允許延遲鎖定回路系統(tǒng)100以快于通過(guò)重新追蹤與重新同步的方式來(lái)鎖定至信號(hào)REFCLK?？偨Y(jié)來(lái)說(shuō)，本發(fā)明提供一延遲鎖定回路系統(tǒng)100，其可于外部時(shí)鐘與內(nèi)部時(shí)鐘之間發(fā)生一大幅度的相位差時(shí)自動(dòng)重置。180°相位傳感器的設(shè)計(jì)用來(lái)于一相位差大到使得延遲鎖定回路的快速重新追蹤無(wú)法進(jìn)行時(shí)強(qiáng)制執(zhí)行一重置操作。邏輯單元160中的重置邏輯電路164的設(shè)計(jì)用來(lái)表示重置可依據(jù)所檢測(cè)到的相位差及/或外部輸入(此表示系統(tǒng)現(xiàn)有的重置功能并不會(huì)受到影響)來(lái)執(zhí)行。因此，本發(fā)明提供了一種可于時(shí)鐘頻率改變后快速鎖定的延遲鎖定回路。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種于一外部時(shí)鐘的一頻率改變之后根據(jù)一相位差來(lái)自動(dòng)重置的延遲鎖定回路系統(tǒng)，其特征是，包含有 一時(shí)鐘接收器，用來(lái)接收該外部時(shí)鐘且產(chǎn)生一時(shí)鐘信號(hào)； 一延遲線，耦接于該時(shí)鐘接收器，用來(lái)產(chǎn)生一延遲時(shí)鐘信號(hào)； 一控制回路，用來(lái)追蹤該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的一相位差，以及于該相位差為零時(shí)鎖定該延遲線；以及 一 N。相位傳感器，耦接于該控制回路，用來(lái)檢測(cè)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的該相位差，并于所檢測(cè)到的該相位差大于N。時(shí)輸出一正信號(hào)，其中該正信號(hào)產(chǎn)生一重置信號(hào)至該延遲鎖定回路系統(tǒng)。
2.如權(quán)利要求I所述的延遲鎖定回路系統(tǒng)，其特征是，另包含有 一邏輯單元，耦接于該N。相位傳感器與一外部信號(hào)，用來(lái)于該正信號(hào)與該外部信號(hào)中至少其一被接收到時(shí)提供該重置信號(hào)至該延遲鎖定回路系統(tǒng)。
3.如權(quán)利要求2所述的延遲鎖定回路系統(tǒng)，其特征是，該邏輯單元包含有 一控制邏輯電路，耦接于該外部信號(hào)，用以根據(jù)該外部信號(hào)來(lái)產(chǎn)生至少一控制信號(hào)；以及 一重置邏輯電路，耦接于該正信號(hào)與該控制信號(hào)，用以根據(jù)該正信號(hào)與該控制信號(hào)中至少其一來(lái)產(chǎn)生該重置信號(hào)。
4.如權(quán)利要求3所述的延遲鎖定回路系統(tǒng)，其特征是，當(dāng)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的該相位差小于N。時(shí)，該重置邏輯電路僅根據(jù)該控制信號(hào)來(lái)產(chǎn)生該重置信號(hào)至該延遲鎖定回路系統(tǒng)。
5.如權(quán)利要求I所述的延遲鎖定回路系統(tǒng)，其特征是，N= 180。
6.一種于一外部時(shí)鐘的一頻率改變之后自動(dòng)重置一延遲鎖定回路系統(tǒng)的方法，其特征是，包含有 接收該外部時(shí)鐘以作為一時(shí)鐘信號(hào)； 產(chǎn)生一延遲時(shí)鐘信號(hào)； 檢測(cè)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的一相位差； 當(dāng)所檢測(cè)到的該相位差大于N。時(shí)，輸出一正信號(hào)；以及 根據(jù)該正信號(hào)來(lái)產(chǎn)生一重置信號(hào)至該延遲鎖定回路系統(tǒng)。
7.如權(quán)利要求6所述的方法，其特征是，另包含有 當(dāng)該所檢測(cè)到的該相位差小于N。時(shí)，持續(xù)追蹤該相位差，并于該相位差為零時(shí)鎖定該延遲線。
8.如權(quán)利要求6所述的方法，其特征是，根據(jù)該正信號(hào)來(lái)產(chǎn)生該重置信號(hào)至該延遲鎖定回路系統(tǒng)的步驟另包含有 接收一外部信號(hào)，并根據(jù)該正信號(hào)與該外部信號(hào)中至少其一來(lái)產(chǎn)生該重置信號(hào)。
9.如權(quán)利要求8所述的方法，其特征是，當(dāng)所檢測(cè)到的該相位差小于N。時(shí)，該重置信號(hào)僅根據(jù)該外部信號(hào)來(lái)產(chǎn)生。
10.如權(quán)利要求6所述的方法，其特征是，N= 180。
全文摘要
本發(fā)明公開(kāi)了一種于一外部時(shí)鐘的一頻率改變后根據(jù)一相位差來(lái)自動(dòng)重置的延遲鎖定回路系統(tǒng)，包含有一時(shí)鐘接收器、一延遲線、一控制回路以及一N°相位傳感器。該時(shí)鐘接收器用來(lái)接收該外部時(shí)鐘且產(chǎn)生一時(shí)鐘信號(hào)。該延遲線耦接于該時(shí)鐘接收器，用來(lái)產(chǎn)生一延遲時(shí)鐘信號(hào)。該控制回路用來(lái)追蹤該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的一相位差，并于該相位差為零時(shí)鎖定該延遲線。該N°相位傳感器耦接于該控制回路，用來(lái)檢測(cè)該時(shí)鐘信號(hào)與該延遲時(shí)鐘信號(hào)之間的該相位差，并于所檢測(cè)到的該相位差大于N°時(shí)輸出一正信號(hào)，其中該正信號(hào)產(chǎn)生一重置信號(hào)至該延遲鎖定回路系統(tǒng)。
文檔編號(hào)H03L7/08GK102882516SQ20121006157
公開(kāi)日2013年1月16日 申請(qǐng)日期2012年3月9日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者約翰·T·藩 申請(qǐng)人:南亞科技股份有限公司