專利名稱：一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光纖測溫技術(shù)領(lǐng)域，特別涉及光纖測溫技術(shù)領(lǐng)域中的激光光源的多個 超窄脈沖的產(chǎn)生技術(shù)。
背景技術(shù)：
分布式光纖測溫系統(tǒng)(以下稱DTS系統(tǒng))是一種基于OTDR和拉曼散射原理研制 而成的溫度測量系統(tǒng)，其溫度傳感器是光纖。DTS系統(tǒng)組成一般包括大功率脈沖激光光源、 光纖波分復(fù)用耦合器、傳感光纜、光電探測器、信號放大模塊、數(shù)據(jù)采集模塊及系統(tǒng)主機(PC 機或工控機)。DTS系統(tǒng)經(jīng)過多年的研究和發(fā)展，目前中短距離(指的是可測量距離的長 度)的系統(tǒng)已很成熟而且已經(jīng)大量上市。但是長距離的系統(tǒng)，例如可測量12km到25km的 系統(tǒng)尚處于研發(fā)階段，目前，市面上也有一些可測量長距離的DTS系統(tǒng)，但其成本高昂，限 制了該系統(tǒng)的普及。
實驗表明，大功率激光在光纖中傳輸時，當功率高于某個閾值時，在大約十幾公里 處容易產(chǎn)生自發(fā)輻射；而對于DTS，自發(fā)輻射達到一定程度時，系統(tǒng)產(chǎn)生非線性，這時系統(tǒng) 就無法解調(diào)出溫度信息。而如果降低光源功率，可以消除非線性，但根據(jù)ODTR原理，由于光 在光纜中的傳輸損耗，距離增加了，光纜末端處的拉曼散射光功率將變得更低，同時從尾端 處傳輸回來的光路程更長，損耗也更大，這導(dǎo)致了散射光回到光電探測器時光功率變得非 常弱，不易探測。所以這就產(chǎn)生了光源功率增加——測量距離增加，但產(chǎn)生非線性，系統(tǒng)無 法解調(diào)出溫度信息與光源功率降低——消除非線性，但測量距離變短的矛盾。因此，目前中 短距離的DTS系統(tǒng)，不能簡單地增加其光源的功率達到測量距離的增加。
目前在DTS系統(tǒng)中，作為核心部件的大功率脈沖激光光源一般是窄脈沖激光光 源。傳統(tǒng)的窄脈沖激光光源是單脈沖激光光源，其脈沖驅(qū)動電路相對簡單，只能產(chǎn)生周期性 的單脈沖驅(qū)動信號，因而這種窄脈沖激光光源只能產(chǎn)生具有一定重復(fù)頻率的一定脈沖寬度 的脈沖激光。但是，基于這種單脈沖激光光源的DTS系統(tǒng)，只能滿足中短距離的測量要求， 無法滿足長距離的測量應(yīng)用。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種可產(chǎn)生多個超窄脈沖的信號發(fā) 生器，所述信號發(fā)生器可以作為一種多窄脈沖激光光源的驅(qū)動，基于這種多窄脈沖激光光 源的DTS系統(tǒng)，可以解決測溫時功率增加與非線性的矛盾，達到長距離測量的目的。
為了達到上述目的，本發(fā)明采用一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，包括 FPGA、至少一個延時線器件、多個PWM發(fā)生器、多路高速或邏輯塊及線驅(qū)動器件，其特征在 于FPGA的第一個輸出端連接第一個PWM發(fā)生器的輸入端，F(xiàn)PGA的其他輸出端分別連接延 時線器件的輸入端，延時線器件的輸出端分別連接除第一個PWM發(fā)生器之外的其他PWM發(fā) 生器的輸入端，每個PWM發(fā)生器的輸出端分別一一對應(yīng)連接多路高速或邏輯塊的輸入端， 多路高速或邏輯塊的輸出端連接線驅(qū)動器件。
所述FPGA經(jīng)通信接口與上位機連接，其功能是產(chǎn)生多路具有相同重復(fù)頻率的觸 發(fā)信號，觸發(fā)信號的重復(fù)頻率可由上位機軟件通過FPGA的通信接口設(shè)置。
所述通信接口采用RS232接口。
所述延時線器件，其功能是對輸入的觸發(fā)信號進行延時，即輸入到延時線器件的 觸發(fā)信號經(jīng)延時線器件輸出后，輸出信號比輸入信號延時了一定的時間。
所述延時線器件對輸出信號的延時時間可由上位機軟件通過FPGA的通信接口設(shè)置。
進一步地，各路觸發(fā)信號經(jīng)過延時線器件后的延時時間設(shè)置不同，延時時間的單 位一般以最終系統(tǒng)輸出的窄脈沖寬度為單位。
進一步地，所述延時線器件為DS1021S。
所述PWM發(fā)生器，其功能是當有觸發(fā)信號(一般是上升沿信號，脈寬不限)輸入 時，該器件產(chǎn)生一個窄脈沖信號，該窄脈沖信號的頻率與觸發(fā)信號的頻率相同，且脈沖寬度 可由上位機軟件通過FPGA的通信接口設(shè)置，因此脈沖寬度是可調(diào)的。
進一步地，所述PWM發(fā)生器為DS1023S，該器件能產(chǎn)生的窄脈沖信號的脈寬最小可 達5ns，屬于超窄脈沖類型；而該器件最小可調(diào)的步進是O. 25ns。
所述多路高速或邏輯塊，其功能是對輸入的多路信號做或運算(一種邏輯運算)， 其輸出就是多路輸入信號的或運算輸出。
進一步地，所述多路高速或邏輯塊，采用基本2輸入高速或門通過級聯(lián)方式實現(xiàn)。
所述的線驅(qū)動器件5，其功能是對輸入驅(qū)動能力比較弱的脈沖信號，增強其驅(qū)動能 力后輸出，同時改善信號的上升沿，從而獲得更完美的脈沖信號。
本發(fā)明公開了一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器的實現(xiàn)方法，包括如下步 驟
第一步FPGA產(chǎn)生多路具有相同頻率的觸發(fā)信號，第一路觸發(fā)信號直接由FPGA輸 入PWM發(fā)生器并輸出第一路沒有延時的窄脈沖信號，其余各路觸發(fā)信號分別輸入與之對應(yīng) 的延時線器件，由延時線器件分別延時不同的時間后輸出；
第二步延時時間各不相同的各路觸發(fā)信號分別輸入PWM發(fā)生器，經(jīng)PWM發(fā)生器輸 出后變?yōu)檠訒r時間各不相同的窄脈沖信號；
第三步所述第一路沒有延時的窄脈沖信號與第二路延時的窄脈沖信號分別輸入 多路高速或邏輯塊的兩個輸入端進行或運算；第三路延時的窄脈沖信號與第四路延時的窄 脈沖信號分別輸入多路高速或邏輯塊的兩個輸入端進行或運算；以此類推，將每兩路或運 算的結(jié)果再按上述方法繼續(xù)進行或運算，直至最終只有一路信號輸出，即輸出一路具有多 個窄脈沖的多窄脈沖信號；
第四步上述多窄脈沖信號輸入線驅(qū)動器件，然后輸出一個驅(qū)動能力增強、上升沿 改善的更完美的多窄脈沖信號。
本發(fā)明的有益效果在于采用延時線器件、PWM發(fā)生器與多路高速或邏輯塊，可實 現(xiàn)具有一定重復(fù)頻率的每個周期可連續(xù)產(chǎn)生多個超窄脈沖的信號發(fā)生器，多個脈沖的占空 比格式可靈活改變，從而方便實現(xiàn)各種碼型的信號；這種信號發(fā)生器可用來驅(qū)動一種多窄 脈沖激光光源，該多窄脈沖激光光源作為DTS系統(tǒng)的激光光源，可以解決DTS系統(tǒng)測溫時功 率增加與非線性的矛盾，達到長距離測量的目的。


圖1為本發(fā)明結(jié)構(gòu)示意圖2為本發(fā)明實例I的結(jié)構(gòu)示意圖3本發(fā)明實施例1的窄脈沖時序圖。
具體實施式
下面結(jié)合附圖進一步說明本發(fā)明的具體實施方式
。
如圖1所示一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，包括FPGA1、延時線器件2、 PWM發(fā)生器3、多路高速或邏輯塊4及線驅(qū)動器件5，F(xiàn)PGA1的第一個輸出端連接第一個PWM 發(fā)生器3的輸入端，F(xiàn)PGAl的其他輸出端分別連接延時線器件2的輸入端，延時線器件2的輸出端分別連接除第一個PWM發(fā)生器3之外的其他PWM發(fā)生器3的輸入端，每個PWM發(fā)生器3的輸出端分別一一對應(yīng)連接多路高速或邏輯塊4的輸入端，多路高速或邏輯塊4的輸出端連接線驅(qū)動器件5。
所述FPGAl經(jīng)通信接口與上位機連接，同時產(chǎn)生N路(N彡2)具有相同重復(fù)頻率的觸發(fā)信號，觸發(fā)信號的重復(fù)頻率可由上位機軟件通過FPGA的通信接口設(shè)置；
所述通信接口采用RS232接口。
所述延時線器件2，其功能是對輸入的觸發(fā)信號進行延時，延時時間由上位機軟件通過FPGA的通信接口設(shè)置；
進一步地，各路觸發(fā)信號經(jīng)過延時線器件2后的延時時間設(shè)置不同，延時時間的單位一般以最終系統(tǒng)輸出的窄脈沖寬度為單位；例如系統(tǒng)輸出窄脈沖寬度是5ns，那么延時時間可設(shè)置為5ns的倍數(shù),如5ns, 10ns, 15ns等。
進一步地，所述延時線器件2為DS1021S。
所述PWM發(fā)生器3，其功能是當有觸發(fā)信號(一般是上升沿信號，脈寬不限)輸入時，該器件產(chǎn)生一個窄脈沖信號，該窄脈沖信號的頻率與觸發(fā)信號的頻率相同，且脈沖寬度可由上位機軟件通過FPGAl的通信接口設(shè)置，因此脈沖寬度是可調(diào)的。
進一步地，所述PWM發(fā)生器3為DS1023S，該器件能產(chǎn)生的窄脈沖信號的脈寬最小可達5ns，屬于超窄脈沖類型；該器件最小可調(diào)的步進是O. 25ns。
所述多路高速或邏輯塊4，其功能是對輸入的多路信號做或運算(一種邏輯運算)，其輸出就是多路輸入信號的或運算輸出。
進一步地，所述多路高速或邏輯塊4，采用基本2輸入高速或門6通過級聯(lián)方式實現(xiàn)。
所述的線驅(qū)動器件5，其功能是對輸入驅(qū)動能力比較弱的脈沖信號，增強其驅(qū)動能力后輸出，同時改善信號的上升沿，從而獲得更完美的脈沖信號。
一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器的實現(xiàn)方法，具體如下
第一步FPGA1產(chǎn)生N路(N≥2)具有相同頻率的觸發(fā)信號，第一路觸發(fā)信號Sll 直接由FPGAl輸入PWM發(fā)生器3并輸出第一路沒有延時的窄脈沖信號S13，其余各路觸發(fā)信號S21、S31......SNl分別輸入各延時線器件2，由延時線器件2分別延時不同的時間后輸出延時信號S22、S32......SN2 ；
第二步延時時間各不相同的各路延時信號S22、S32......SN2分別輸入PWM發(fā)生器3，經(jīng)PWM發(fā)生器3輸出后變?yōu)檠訒r時間各不相同的窄脈沖信號S23、S33......SN3 ；
第三步所述第一路沒有延時的窄脈沖信號S13與第二路延時的窄脈沖信號分 S23別輸入多路高速或邏輯塊4的兩個輸入端進行或運算；第三路延時的窄脈沖信號S33 與第四路延時的窄脈沖信號分別輸入多路高速或邏輯塊4的兩個輸入端進行或運算；以此 類推，將每兩路或運算的結(jié)果再按上述方法繼續(xù)進行或運算，直至最終只有一路信號輸出， 即輸出一路具有多個窄脈沖的多窄脈沖信號So ；
第四步上述多窄脈沖信號So輸入線驅(qū)動器件5，然后輸出一路驅(qū)動能力增強、上 升沿改善的更完美的多窄脈沖信號。
實施例1 :如圖2所示取N = 4，F(xiàn)PGAl的第一個輸出端連接第一個PWM發(fā)生器3 的輸入端，F(xiàn)PGAl的其他輸出端分別連接三個延時線器件2的輸入端，三個延時線器件2的 輸出端分別連接第二、三、四個PWM發(fā)生器3的輸入端，四個PWM發(fā)生器3的輸出端分別 對應(yīng)連接多路高速或邏輯塊4的四個輸入端，多路高速或邏輯塊4的輸出端連接線驅(qū)動器 件5。
如圖2、圖3所示假設(shè)輸出的多窄脈沖信號So的一個窄脈沖的寬度為T，PWM發(fā)生 器3的型號為DS1023S，F(xiàn)PGAl輸出四路觸發(fā)信號分別為S11、S21、S31、S41，第一路觸發(fā)信 號Sll沒有延時，第二路觸發(fā)信號S21延時2T輸出后為S22，第三路觸發(fā)信號S31延時4T 輸出后為S32，第四路觸發(fā)信號延時6T輸出后為S42 ;S11、S22、S32、S42經(jīng)PWM發(fā)生器3后 分別輸出四路超窄脈沖信號S13、S23、S33、S43，其中S13與S23做或運算，S33與S43做或 運算，然后再將兩路或運算的結(jié)果再做或運算，最終輸出一路有四個超窄脈沖的信號So ；
有四個超窄脈沖的信號So輸入線驅(qū)動器件5，最后輸出一個驅(qū)動能力增強、上升 沿改善的更完美的有四個超窄脈沖的信號。
以上顯示和描述的是本發(fā)明的基本原理、主要特征及本發(fā)明的優(yōu)點，本行業(yè)的技 術(shù)人員應(yīng)該了解本發(fā)明不受上述方法的限制，上述方法和說明書中描述的只是說本發(fā)明的 原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會有各種變化和改進，這些變化和改 進都落入由本發(fā)明所附的權(quán)利要求書及其等效物界定的保護范圍內(nèi)。
權(quán)利要求
1.一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，包括FPGA、至少一個延時線器件、多個PWM發(fā)生器、多路高速或邏輯塊及線驅(qū)動器件，其特征在于=FPGA的第一個輸出端連接第一個PWM發(fā)生器的輸入端，F(xiàn)PGA的其他輸出端分別連接延時線器件的輸入端，延時線器件的輸出端分別連接除第一個PWM發(fā)生器之外的其他PWM發(fā)生器的輸入端，每個PWM發(fā)生器的輸出端分別一一對應(yīng)連接多路高速或邏輯塊的輸入端，多路高速或邏輯塊的輸出端連接線驅(qū)動器件。
2.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述FPGA產(chǎn)生多路具有相同頻率的觸發(fā)信號。
3.根據(jù)權(quán)利要求2所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述多路具有相同頻率的觸發(fā)信號設(shè)置不同的延時時間。
4.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述FPGA產(chǎn)生的多路觸發(fā)信號的重復(fù)頻率由上位機軟件通過FPGA的通信接口設(shè)置。
5.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述延時線器件的型號為DS1021S。
6.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述延時線器件的延時時間可由上位機軟件通過FPGA的通信接口設(shè)置。
7.根據(jù)權(quán)利要求4或6所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器,其特征在于所述通信接口采用RS232接口。
8.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述PWM發(fā)生器的型號為DS 1023S。
9.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述PWM發(fā)生器輸出的脈沖寬度可由上位機軟件通過FPGA的通信接口設(shè)置。
10.根據(jù)權(quán)利要求1所述的一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器，其特征在于所述多路高速或邏輯塊采用基本2輸入高速或門通過級聯(lián)方式實現(xiàn)。
11.一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器的實現(xiàn)方法，包括如下步驟 第一步FPGA產(chǎn)生多路具有相同頻率的觸發(fā)信號，第一路觸發(fā)信號直接由FPGA輸入PWM發(fā)生器并輸出第一路沒有延時的窄脈沖信號,其余各路觸發(fā)信號分別輸入與之對應(yīng)的延時線器件，由延時線器件分別延時不同的時間后輸出； 第二步延時時間各不相同的各路觸發(fā)信號分別輸入PWM發(fā)生器，經(jīng)PWM發(fā)生器輸出后變?yōu)檠訒r時間各不相同的窄脈沖信號； 第三步所述第一路沒有延時的窄脈沖信號與第二路延時的窄脈沖信號分別輸入多路高速或邏輯塊的兩個輸入端進行或運算；第三路延時的窄脈沖信號與第四路延時的窄脈沖信號分別輸入多路高速或邏輯塊的兩個輸入端進行或運算；以此類推，將每兩路或運算的結(jié)果再按上述方法繼續(xù)進行或運算，直至最終只有一路信號輸出，即輸出一路具有多個窄脈沖的多窄脈沖信號； 第四步上述多窄脈沖信號輸入線驅(qū)動器件，然后輸出一個驅(qū)動能力增強、上升沿改善的更完美的多窄脈沖信號。
全文摘要
本發(fā)明公開了一種可產(chǎn)生多個超窄脈沖的信號發(fā)生器及其實現(xiàn)方法，所述信號發(fā)生器包括FPGA、至少一個延時線器件、多個PWM發(fā)生器、多路高速或邏輯塊及線驅(qū)動器件，F(xiàn)PGA的第一個輸出端連接第一個PWM發(fā)生器的輸入端，F(xiàn)PGA的其他輸出端分別連接延時線器件的輸入端，延時線器件的輸出端分別連接除第一個PWM發(fā)生器之外的其他PWM發(fā)生器的輸入端，每個PWM發(fā)生器的輸出端分別一一對應(yīng)連接多路高速或邏輯塊的輸入端，多路高速或邏輯塊的輸出端連接線驅(qū)動器件。其優(yōu)點是本發(fā)明采用延時線器件、PWM發(fā)生器與多路高速或邏輯塊，可實現(xiàn)連續(xù)產(chǎn)生多個超窄脈沖，運用在DTS系統(tǒng)中驅(qū)動一種多窄脈沖激光光源，可以解決DTS系統(tǒng)測溫時功率增加與非線性的矛盾，達到長距離測量的目的。
文檔編號H03K7/08GK103036539SQ201110295199
公開日2013年4月10日 申請日期2011年9月30日 優(yōu)先權(quán)日2011年9月30日
發(fā)明者黃正 申請人:上海華魏光纖傳感技術(shù)有限公司