專利名稱：具有自動(dòng)反饋校準(zhǔn)的時(shí)間內(nèi)插快閃型模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
實(shí)施例通常涉及模數(shù)轉(zhuǎn)換電路，并且更具體地涉及快閃型模數(shù)轉(zhuǎn)換電路。
背景技術(shù)：
在基本形式中，N位快閃型模數(shù)(A/D)轉(zhuǎn)換器(以下稱作“ADC”)具有個(gè)比較器，按主要次序(cardinal order)設(shè)置用于將相同的輸入信號(hào)與個(gè)等間距基準(zhǔn)電壓的各個(gè)主要次序進(jìn)行比較。每個(gè)比較器和與其相鄰的高位和/或低位比較器之間的電壓間隔典型地是N位輸出的一個(gè)最低有效位(LSB)。在操作中，全部Qn-I)個(gè)比較器都接收相同的采樣時(shí)鐘(在采樣率下典型地周期性)，并且在每一個(gè)時(shí)鐘脈沖生成寬邊輸出(broadside output)，對(duì)于所述信號(hào)超過基準(zhǔn)電壓的所有比較器(如果有的話)該輸出為“1”，而對(duì)于所有具有高基準(zhǔn)電壓的比較器(如果有的話)該輸出為“0”。(2n-1)個(gè)比較器的寬邊輸出有時(shí)被稱作“溫度計(jì)代碼”，因?yàn)樗梢燥@現(xiàn)為類似于液柱溫度計(jì)，其中所述液體(例如水銀)上升到與所述溫度相對(duì)應(yīng)的點(diǎn)。解碼邏輯對(duì)二進(jìn)制輸出的寬邊進(jìn)行解碼，以便生成二進(jìn)制N位數(shù)據(jù)，按照Qn-I) 個(gè)比較器的主要次序，所述N位數(shù)據(jù)代表生成“ 1”的比較器哪一個(gè)具有最高的基準(zhǔn)電壓。 不同地表述，如果生成“ 1 ”的比較器被認(rèn)為是溫度計(jì)柱，那么所述解碼邏輯生成代表所述柱 “頂部”比較器的二進(jìn)制N位數(shù)據(jù)?？扉W型ADC的一個(gè)顯著特征是速度。ADC能夠?qū)崿F(xiàn)高速轉(zhuǎn)換，因?yàn)樵诨拘问街忻恳粋€(gè)采樣只需要一個(gè)時(shí)鐘。這不同于其他已知的ADC結(jié)構(gòu)，例如使用多個(gè)時(shí)鐘周期來轉(zhuǎn)換信號(hào)的連續(xù)近似(SAI0ADC。然而構(gòu)建現(xiàn)有技術(shù)快閃型ADC所需的比較器數(shù)量與位數(shù)指數(shù)相關(guān)。簡(jiǎn)而言之，N位的分辨率需要個(gè)比較器。作為例證，基本的4位快閃型ADC (假定輸出“位”是二進(jìn)制數(shù)值)將輸入轉(zhuǎn)換為 16個(gè)電平之一，并且因此需要15個(gè)比較器(0值不需要比較器)。8位快閃型ADC需要255 個(gè)電壓比較器。就當(dāng)前的A/D現(xiàn)有技術(shù)而言，已經(jīng)實(shí)現(xiàn)了 255個(gè)比較器和所有所需支持電路在可接受的尺寸和可接受的功率損耗封裝中的經(jīng)濟(jì)實(shí)施。10位的實(shí)際快閃型ADC，意味著在單個(gè)時(shí)鐘中有10位，需要1023個(gè)比較器。對(duì)(2n_1)個(gè)比較器的需求造成了許多問題。一個(gè)問題就是每一個(gè)比較器都需要芯片面積，并且因此作為粗略估計(jì)在分辨率中每增加一位可能需要大概兩倍的芯片面積。另一個(gè)問題是時(shí)鐘比較器電路具有各種電容，并且需要電流對(duì)這些電容進(jìn)行充電和放電。作為粗略估計(jì)，在分辨率中每增加一位可能大約加倍功率損耗。出于本領(lǐng)域普通技術(shù)人員公知的原因，這些功率問題在較高的采樣率下可能會(huì)明顯地顯現(xiàn)。由對(duì)(2n_1)個(gè)比較器的需求帶來的另一個(gè)問題是，對(duì)于理想的性能(意味著最大的采樣率與最小的噪聲和失真)，快閃型ADC的輸入放大器必須在快的轉(zhuǎn)換頻率下傳輸高電流。其原因是(2N_1)個(gè)比較器中的每一個(gè)的輸入都具有電容。緩沖器的多級(jí)、扇出結(jié)構(gòu)可能是不可接受的，因?yàn)檫@樣引入了各種失真和帶寬減小。出于這個(gè)原因，當(dāng)爭(zhēng)取最大速度和精度快閃型ADC時(shí)，將單個(gè)放大器輸出與所有信號(hào)電平比較器直接相連是優(yōu)選的。在這種情況下，輸入放大器必須有效地驅(qū)動(dòng)On-D個(gè)并聯(lián)電容器的負(fù)載。除了結(jié)構(gòu)性開銷(structural overhead)的上述示例問題(例如功率損耗以及輸入放大器需求)之外又加劇了上述示例問題的其他問題是對(duì)On-D個(gè)比較器的現(xiàn)有需求必然引入噪聲和線性度問題?；旧?，位數(shù)的每次加倍都會(huì)使連續(xù)比較器之間的電壓差減半。這樣進(jìn)而減小了對(duì)比較器不精確的容忍度，并且增加了比較器對(duì)噪聲誘發(fā)誤差的敏感性。此外，針對(duì)控制這種比較器精度和噪聲問題的電路技術(shù)和設(shè)計(jì)方法，除了直接成本外， 通常需要ADC成本的讓步。已經(jīng)確定了用于減輕或者改善這類問題一些的方法，并且在某些情況下，有一些可以被使用。然而，全部都有可觀的成本。這種方法的一個(gè)示例是分級(jí)ADC。在基本形式中，分級(jí)ADC使用多個(gè)步驟序列執(zhí)行 N位量化。通常，使用實(shí)質(zhì)上相同數(shù)量的信號(hào)電平比較器，每一個(gè)附加步驟提供分辨率的一位理論增加。然而，分級(jí)ADC具有成本。降低量化速度是最先的也是最重要的。每一個(gè)附加步驟把最大速度減少了一半。由內(nèi)部采樣保持電路延長(zhǎng)的“保持”時(shí)間帶來的失真和噪聲是另一個(gè)問題。應(yīng)當(dāng)理解，除非另有說明或從上下文中明確地表示出其他的意思，術(shù)語“X位快閃型ADC”意味著在單相時(shí)鐘的一個(gè)周期內(nèi)將輸入信號(hào)轉(zhuǎn)換為二進(jìn)制X位采樣數(shù)據(jù)的快閃型 ADC，其中“X”是任意字符。還應(yīng)當(dāng)理解，除非另有說明或從上下文中明確地表示出其他的意思，在此使用的術(shù)語“X位快閃型ADC”包含任何其他例如多于X位分辨率的ADC的任何X位A/D部分或者任何等同的X位分辨率量化部分。

發(fā)明內(nèi)容
除了其他特征和益處外，本發(fā)明提供了一種在新穎的結(jié)構(gòu)和設(shè)置中的快閃型ADC， 所述快閃型ADC只采用與(2n-1)個(gè)基準(zhǔn)電壓相連的(2n-1)個(gè)信號(hào)電平比較器來生成M位數(shù)據(jù)采樣流，其中M是大于N的整數(shù)，每一個(gè)M位采樣只需要與(2n-1)個(gè)信號(hào)電平比較器相比較一次。除了其他特征和益處外，各種典型實(shí)施例提供了一種快閃型ADC，對(duì)于任何給定數(shù)量的信號(hào)電平比較器和基準(zhǔn)電壓，所述快閃型ADC具有比現(xiàn)有技術(shù)快閃型ADC可達(dá)到的位數(shù)還高的分辨率位數(shù)。一個(gè)實(shí)施例提供了一種快閃型模數(shù)轉(zhuǎn)換器，包括快閃型比較器部分，用于將輸入信號(hào)與(2N_1)個(gè)基準(zhǔn)電壓進(jìn)行比較，并且生成On-I)個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)， 其中相鄰的比較信號(hào)代表給定的最低有效位量化電平；時(shí)間內(nèi)插編碼器，用于檢測(cè)二進(jìn)制數(shù)值比較信號(hào)中的第一比較信號(hào)與第二比較信號(hào)之間的到達(dá)時(shí)間差值，并且基于所述差值來生成電壓內(nèi)插信號(hào)，所述電壓內(nèi)插信號(hào)能夠?qū)o定的最低有效位量化電平內(nèi)的多個(gè)區(qū)段 (bins)進(jìn)行編碼，并且能夠識(shí)別哪一個(gè)區(qū)段與所述輸入信號(hào)相對(duì)應(yīng)，其中所述時(shí)間內(nèi)插編碼器包括至少一個(gè)可變延遲單元，用于在檢測(cè)所述差值之前基于控制信號(hào)對(duì)所述第一比較信號(hào)和所述第二比較信號(hào)中的至少一個(gè)進(jìn)行延遲；解碼器，用于基于所述二進(jìn)制數(shù)值比較信號(hào)和所述電壓內(nèi)插信號(hào)生成代表所述輸入信號(hào)的M位量化的M位輸出數(shù)據(jù)，M大于N ；以及反饋控制信號(hào)生成器，用于生成控制信號(hào)，所述生成器包括用于檢測(cè)M位輸出數(shù)據(jù)代碼密度不均勻性的代碼密度檢測(cè)器，其中所述生成器基于檢測(cè)生成所述控制信號(hào)。一個(gè)實(shí)施例提供了一種快閃型模數(shù)轉(zhuǎn)換方法，包括將輸入信號(hào)與On-I)個(gè)基準(zhǔn)電壓進(jìn)行比較，并且生成On-D個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)，其中相鄰的比較信號(hào)代表給定的最低有效位量化電平；檢測(cè)二進(jìn)制數(shù)值比較信號(hào)中的第一比較信號(hào)與第二比較信號(hào)之間的到達(dá)時(shí)間差值，并且基于所述差值生成第一到達(dá)信號(hào)，其中所述檢測(cè)包括在檢測(cè)所述差值之前對(duì)所述第一比較信號(hào)和所述第二比較信號(hào)中的至少一個(gè)進(jìn)行延遲；生成電壓內(nèi)插信號(hào)，所述電壓內(nèi)插信號(hào)能夠?qū)o定的最低有效位量化電平內(nèi)的多個(gè)區(qū)段進(jìn)行編碼，并且能夠識(shí)別哪一個(gè)區(qū)段與所述輸入信號(hào)相對(duì)應(yīng)，所述生成基于所述第一到達(dá)信號(hào)；基于所述二進(jìn)制數(shù)值比較信號(hào)和所述電壓內(nèi)插信號(hào)生成代表所述輸入信號(hào)的M位量化的M位輸出數(shù)據(jù)，M大于N ；檢測(cè)M位輸出數(shù)據(jù)的代碼密度不均勻性，并且生成對(duì)應(yīng)的均勻性誤差數(shù)據(jù)； 以及基于所述均勻性誤差數(shù)據(jù)生成反饋控制信號(hào)。根據(jù)這些和其他各種典型實(shí)施例的一個(gè)或者多個(gè)方面，所述代碼密度校準(zhǔn)控制器測(cè)量代碼密度的均勻性，并且生成所述控制信號(hào)用于按照增加均勻性量度的方向改變延遲持續(xù)時(shí)間。正如在下文中更詳細(xì)的描述，根據(jù)具有基于代碼密度檢測(cè)的可變延遲的各種典型實(shí)施例的一個(gè)或者多個(gè)方面，提供了自動(dòng)的、基于反饋的線性度校準(zhǔn)，所述校準(zhǔn)與常規(guī)快閃型ADC相比具有K個(gè)附加位的分辨率。無需附加的信號(hào)電平比較器實(shí)現(xiàn)K個(gè)附加位的分辨率消除了先前快閃型ADC所固有的顯著的性能限制。例如，除了其他益處和特征外，本發(fā)明能夠在沒有實(shí)質(zhì)上增加驅(qū)動(dòng) ADC的輸入放大器可見的電容負(fù)載增加的情況下實(shí)現(xiàn)了附加位的分辨率。本發(fā)明的上述優(yōu)勢(shì)和特征只是由各種典型實(shí)施例提供的一些示例，并非意欲排除性地或者限制可被認(rèn)識(shí)到的可能優(yōu)勢(shì)。從在此的描述中可以看出并且可以從包括各種典型實(shí)施例中的一個(gè)或者多個(gè)系統(tǒng)和方法的實(shí)踐中了解各種典型實(shí)施例的這些和其他優(yōu)勢(shì)。所述各種典型實(shí)施例既可以是已經(jīng)在此闡釋和具體描述的，也可以是由于本領(lǐng)域普通技術(shù)人員所理解的任何變化改變了的。


圖1示出了基于信號(hào)電平比較器進(jìn)行量化的示例快閃型ADC部分，所述快閃型ADC 具有帶有負(fù)反饋校準(zhǔn)的時(shí)間內(nèi)插子量化。圖2示出了對(duì)于正確延遲的示例量化電平和密度，利用具有帶有負(fù)反饋校準(zhǔn)的時(shí)間內(nèi)插子量化的快閃型ADC獲得，并且示出了延遲中的不期望變化的示例，以及圖3示出了根據(jù)一個(gè)實(shí)施例所述的示例負(fù)反饋校準(zhǔn)的功能框圖。
具體實(shí)施方式
描述了用于實(shí)踐本發(fā)明的某些實(shí)施例、特征、方面和闡釋性示例。所述描述是本發(fā)明的。為了避免混淆新穎的特征和方面，并且為了容易地使本領(lǐng)域普通技術(shù)人員對(duì)本發(fā)明徹底理解，所述描述可能省略了技術(shù)人員已知方法和技術(shù)的各種細(xì)節(jié)，當(dāng)閱讀本說明書時(shí)， 本領(lǐng)域普通技術(shù)人員將容易地把所述細(xì)節(jié)識(shí)別為適用于實(shí)踐所述申請(qǐng)保護(hù)的發(fā)明。應(yīng)當(dāng)理解，具體的示例只用于通過闡釋性示例的方式方便對(duì)本發(fā)明的理解，并且更進(jìn)一步地本發(fā)明不受限于通過附圖描述和描繪的具體示例。在閱讀本說明書時(shí)，本領(lǐng)域普通技術(shù)人員可以容易地認(rèn)識(shí)到和實(shí)現(xiàn)其他結(jié)構(gòu)和設(shè)置?？梢詥为?dú)地和/或作為具有某種差異地描述各種實(shí)施例和方面。然而，單獨(dú)的描述和/或某種差異的描述不一定意味著所述實(shí)施例或者方面互相排斥。例如，在關(guān)于一個(gè)實(shí)施例所描述的具體特征、功能或者特性可以包括在或者適用于其他實(shí)施例。所述說明書涉及附圖，所述附圖形成了本說明書的一部分。應(yīng)當(dāng)理解，出現(xiàn)在不同附圖中的類似數(shù)字提及了在相同或者不同實(shí)施例的不同附圖之間是，或者可能是，等同的或者實(shí)質(zhì)上等同的功能框或者項(xiàng)目。然而，還應(yīng)當(dāng)理解，除非另有說明或從具體的上下文中明確地表示，否則表現(xiàn)不同的不同數(shù)字不意味著各個(gè)功能或者項(xiàng)目不能是功能性或者結(jié)構(gòu)性等同的。根據(jù)各種典型實(shí)施例，ADC只使用與(2n_1)個(gè)基準(zhǔn)電壓的單個(gè)比較生成M位二進(jìn)制代碼，其中N是小于M的整數(shù)。將描述闡釋了一個(gè)通用實(shí)施例的示例。替代實(shí)施例及其變體的闡釋性示例將在下文中詳細(xì)描述。在一個(gè)示例中，設(shè)置了(2n_1)個(gè)信號(hào)電平比較器，每一個(gè)都與(2N_1)個(gè)基準(zhǔn)電壓其中之一相連。所述On-D個(gè)基準(zhǔn)電壓可以通過例如用在常規(guī)的N位快閃型ADC中的常規(guī)的分壓器電路生成。相鄰信號(hào)電平比較器之間的電壓差是給定的基準(zhǔn)電壓Vref除以2n。 應(yīng)當(dāng)理解，該電壓差與由常規(guī)N位快閃型ADC的一個(gè)最低有效位代表的電壓是相同的，所述快閃型ADC具有其所需的(2n-1)個(gè)基準(zhǔn)電壓和信號(hào)電平比較器。在本說明書中該電壓差被稱作NLSB。輸入信號(hào)通過例如常規(guī)的低噪聲緩沖放大器與Qn-I)個(gè)信號(hào)電平比較器中的每一個(gè)的“ + ”輸入相連。(2N_1)個(gè)信號(hào)電平比較器中的每一個(gè)還具有與比較器對(duì)應(yīng)的基準(zhǔn)電壓相連的“_”輸入。應(yīng)當(dāng)理解，提及信號(hào)電平比較器輸入的“ + ”和“_”標(biāo)記是任意的。當(dāng)閱讀本說明書時(shí)，本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，指定哪一個(gè)輸入為“-”，哪一個(gè)為“ + ”，以及信號(hào)電平比較器的哪一個(gè)信號(hào)電平代表哪一個(gè)與信號(hào)電平比較器的“ + ”和“_”輸入之一相連的輸入信號(hào)和與“ + ”和“_”輸入中的另一個(gè)相連的基準(zhǔn)信號(hào)的比較結(jié)果是設(shè)計(jì)選擇， 可以容易地由技術(shù)人員利用其所擁有的專有技術(shù)做出所述選擇，應(yīng)用于本公開的教義。在一個(gè)示例中，采樣時(shí)鐘與所有的信號(hào)電平比較器相連。所述采樣時(shí)鐘可以是周期性的，但不一定是周期性的，具有時(shí)鐘頻率和1/F = T的時(shí)鐘周期。響應(yīng)于確定的采樣事件，例如所述時(shí)鐘的前沿或者后沿，(2n_1)個(gè)信號(hào)電平比較器中的每一個(gè)都生成一個(gè)比較器信號(hào)，在本示例中所述比較器信號(hào)是具有兩個(gè)電平之一的二進(jìn)制信號(hào)，其中一個(gè)代表邏輯“0”而另一個(gè)代表邏輯“1”。在一個(gè)示例中，如果在相對(duì)于采樣事件的采樣時(shí)間，所述輸入信號(hào)小于與所述比較器相關(guān)的基準(zhǔn)電壓，那么生成邏輯 “0”，而如果在采樣時(shí)間所述輸入信號(hào)大于或者等于與所述比較器相關(guān)的基準(zhǔn)電壓，那么生
9成邏輯“1”。在下文中信號(hào)電平比較器中的每一個(gè)的各個(gè)輸出都被稱作“比較結(jié)果信號(hào)”。 出于把描述集中在能夠使本領(lǐng)域普通技術(shù)人員實(shí)踐本發(fā)明概念的目的，采樣時(shí)間將被看作與采樣事件同時(shí)發(fā)生。然而，本領(lǐng)域普通技術(shù)人員將常規(guī)的專有技術(shù)應(yīng)用于本公開可以容易地識(shí)別和調(diào)整采樣事件(例如采樣時(shí)鐘的上升沿或者下降沿)之間的延遲以及采樣時(shí)刻。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，當(dāng)用于描述在采樣事件中信號(hào)電平比較器的輸出關(guān)于輸入信號(hào)和基準(zhǔn)信號(hào)的規(guī)則或者運(yùn)算時(shí)，術(shù)語“小于”、“等于”和“大于”不一定受限于其嚴(yán)格的數(shù)學(xué)意義。本領(lǐng)域普通技術(shù)人員所能理解的原因是實(shí)際構(gòu)建的信號(hào)電平比較器不能在無限精確的時(shí)刻實(shí)現(xiàn)嚴(yán)格的數(shù)學(xué)比較。然而，當(dāng)閱讀本說明書時(shí)，技術(shù)人員可以將其所擁有的專有技術(shù)運(yùn)用到本說明書并且容易地指定信號(hào)電平比較器對(duì)于“等于”、“小于”和 “大于”的各個(gè)特性，足以實(shí)踐本發(fā)明。在下文中將更為詳細(xì)地描述，出于從信號(hào)電平比較器的各個(gè)比較結(jié)果信號(hào)中提取和編碼附加信息的目的，以便形成M位最終輸出的(M-N)個(gè)低位，對(duì)于每一個(gè)信號(hào)電平比較器的比較結(jié)果信號(hào)，必須生成一個(gè)“正”版本和一個(gè)“負(fù)”版本。應(yīng)當(dāng)理解，“正”和“負(fù)”表示邏輯上的含義，不一定是電壓極性上的含義。將更詳細(xì)地描述，“正”和“負(fù)”比較結(jié)果信號(hào)可以由信號(hào)電平比較器或者通過接收比較結(jié)果信號(hào)的具體電路生成。在該示例中，來自(2n_1)個(gè)信號(hào)電平比較器的“正”比較結(jié)果信號(hào)可以與最終的M 位解碼器相連，除了其他已經(jīng)描述的功能所述解碼器具有類似于常規(guī)快閃型ADC的溫度計(jì)解碼器的N位解碼器功能。所述N位解碼器輸出形成了 M位輸出的N個(gè)高位。如上提及示例所述，來自(2n_1)個(gè)信號(hào)電平比較器的(2N_1)個(gè)“正”比較結(jié)果信號(hào)可以與N位解碼器功能(例如常規(guī)快閃型ADC的溫度計(jì)解碼器電路)相連，以便根據(jù)各種典型實(shí)施例形成快閃型ADC的M位輸出的N個(gè)高位。每一個(gè)采樣事件都造成信號(hào)電平比較器的堆疊來生成比較結(jié)果信號(hào)的寬邊，在 “1”的溫度計(jì)柱上面形成了一柱“0”。在一個(gè)示例中，M位快閃型ADC包括時(shí)間內(nèi)插解碼器來提取和編碼由在“ 1 ”的溫度計(jì)柱頂部的信號(hào)電平比較器生成的“1”和由下一個(gè)更高的信號(hào)電平比較器生成的“0”之間的相對(duì)時(shí)間，然后對(duì)其進(jìn)行解碼來形成最終M位輸出的(M-N)個(gè)低位。應(yīng)當(dāng)理解，當(dāng)用于提及柱時(shí)，術(shù)語“溫度計(jì)柱”以及術(shù)語高的”和“低的”只用于描述一種類比于基于視覺儀器的圖像的功能，并且不意味著所述信號(hào)電平比較器的任何相對(duì)物理定位。在一個(gè)示例中，M位快閃型ADC包括至少個(gè)低電平時(shí)間內(nèi)插解碼器，每一對(duì)連續(xù)的信號(hào)電平比較器都有一個(gè)。所述數(shù)量可以是(2Ν1)個(gè)，因?yàn)楦鶕?jù)示例，對(duì)于小于一個(gè)NLSB的信號(hào)，低電平時(shí)間內(nèi)插解碼器可以但不一定被省略，即對(duì)于在相對(duì)地電位以上但是小于信號(hào)電平比較器接收的最小基準(zhǔn)電壓的信號(hào)。在一個(gè)示例中，可以構(gòu)建信號(hào)電平生成器中的每一個(gè)都生成一個(gè)“正”比較結(jié)果信號(hào)和一個(gè)“負(fù)”比較結(jié)果信號(hào)。響應(yīng)于小于基準(zhǔn)電壓的輸入信號(hào)，可以構(gòu)建所述信號(hào)電平比較器生成“正”比較結(jié)果信號(hào)為“0”并且負(fù)比較結(jié)果信號(hào)為“ 1”。響應(yīng)于采樣事件(例如采樣時(shí)鐘的上升沿或者下降沿)，可以構(gòu)建所述信號(hào)電平比較器生成“ 1”作為其“正”和“負(fù)”比較結(jié)果信號(hào)的其中之一。
10
可以構(gòu)建所述信號(hào)電平比較器生成“1”，是其“正”和“負(fù)”比較結(jié)果信號(hào)中的一個(gè)， 以便包括具有相對(duì)于采樣事件延遲的前沿。所述延遲在下文中被稱作“比較采樣延遲”?？梢詷?gòu)建所述信號(hào)電平比較器使得所述比較采樣延遲至少在給定的電壓范圍上與輸入信號(hào)電壓和與信號(hào)電平比較器相連的基準(zhǔn)電壓之間的電壓差成比例地變化。優(yōu)選地，構(gòu)建所述信號(hào)電平比較器以便在至少給定的電壓差數(shù)值范圍上提供電壓差和單調(diào)的比較采樣延遲之間的比例關(guān)系?？梢詷?gòu)建所述信號(hào)電平比較器具有比例關(guān)系，所述比例關(guān)系可以是但不一定是反比關(guān)系。圖1示出了基于示例信號(hào)電平比較器進(jìn)行量化的示例快閃型ADC部分10，包括利用示例負(fù)反饋校準(zhǔn)時(shí)間內(nèi)插子量化或解碼的示例。參考圖1，將根據(jù)特定的任意一對(duì)連續(xù)的分別標(biāo)記為1 和12n+1的信號(hào)電平比較器描述示例時(shí)間內(nèi)插編碼器10。所述連續(xù)的信號(hào)電平比較器1 和12n+1形成了(2n-1)個(gè)信號(hào)電平比較器堆疊的一部分，根據(jù)本發(fā)明產(chǎn)生M位快閃型ADC的N個(gè)MSB。應(yīng)當(dāng)理解，就標(biāo)記和參考而言，當(dāng)在關(guān)于圖1所示的時(shí)間內(nèi)插編碼器的某些示例操作中進(jìn)行描述時(shí)，信號(hào)電平比較器1 將被稱作“電平η”信號(hào)電平比較器。類似地，在關(guān)于某些示例操作進(jìn)行描述時(shí)信號(hào)電平比較器12η+1將被稱作“電平η+1，，信號(hào)電平比較器。 在電壓降電阻下方的線REFn處的電壓被稱作\。在電壓降電阻上方的線REFn+1處的電壓被稱作Vn+1。假定Vn+1比Vn高一個(gè)NLSB。繼續(xù)參考圖1，圖1的示例低電平時(shí)間內(nèi)插編碼器10包括信號(hào)電平比較器1 和 12n+1的“正”和“負(fù)”，或者互補(bǔ)的輸出設(shè)置PS和NS ；第一可控延遲(CD)單元14A和第二⑶ 單元14B ；以及第一、第二和第三到達(dá)時(shí)間檢測(cè)器，分別標(biāo)記為IemlUem2和ien,3，按描述設(shè)置。所述第一和第二可控延遲單元14A和14B可以是但不一定是電壓控制延遲單元。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，標(biāo)記為“FC”并將在下文中更為詳細(xì)地描述的信號(hào)控制延遲單元 14A和14B必須具有與所述延遲單元的特定實(shí)施兼容的格式。如在下文中更為詳細(xì)地描述的，所述第一和第二可控延遲單元14A和14B以及三個(gè)到達(dá)時(shí)間比較器IemlUem2和ien,3在采樣比較延遲中對(duì)信號(hào)電平比較器1 和i2n+1中的每一個(gè)都利用了與輸入信號(hào)電壓vs距比較器各個(gè)基準(zhǔn)電壓Vn和vn+1的距離成反比關(guān)系。 將在下文中更為詳細(xì)地描述，通過檢測(cè)來自電平η信號(hào)電平比較器1 和電平η+1比較器 12η+1的輸出的相對(duì)生成時(shí)間，所述可控延遲單元14Α和14Β以及三個(gè)到達(dá)時(shí)間比較器16η, ^iem2和16η,3將Vn和Vn+1之間的電壓間隔分解為4個(gè)優(yōu)選地相等的電壓區(qū)域，并且生成信號(hào)ATI、AT2和AT3，對(duì)VS所位于的區(qū)域進(jìn)行編碼。諸如圖1所示的18的解碼器利用編碼器10堆疊中的每一個(gè)的ATI、AT2和AT3來生成分辨率的兩個(gè)附加位。這是比現(xiàn)有技術(shù)快閃型ADC可獲得的多出的兩個(gè)位，沒有附加的時(shí)鐘周期和附加的比較器。應(yīng)當(dāng)理解，延遲單元(例如圖1的示例具有兩個(gè)，14A和14B)的數(shù)量和到達(dá)時(shí)間比較器(例如圖1的示例具有3個(gè)，16n,^iem2和的數(shù)量決定了分辨率附加位的數(shù)量。參考圖1的示例，該示例提供了分辨率的兩個(gè)附加位(即通過將Vn和Vn+1之間的電壓間隔(一個(gè)NSLB)分解為4個(gè)優(yōu)選地相等的電壓區(qū)域)，描述了利用第一和第二單元 14A和14B強(qiáng)加的延遲。出于描述示例操作的目的，所述4個(gè)優(yōu)選地相等的電壓區(qū)域可以被稱作“1/4NSLB區(qū)段(bin) ”或者“1/4區(qū)段”，并且最靠近Vn的區(qū)段可被稱作“第一” 1/4區(qū)段，而最靠近Vn+1的區(qū)段可被稱作“第四” 1/4區(qū)段。
繼續(xù)參考圖1，所述第一到達(dá)時(shí)間檢測(cè)器單元If^1配置用于在采樣事件之后如果其TA輸入先到達(dá)則輸出“0”，如果TB輸入先到達(dá)則輸出“1”。類似地配置第二和第三到達(dá)時(shí)間檢測(cè)單元16n,2和16n,3中的每一個(gè)。如前所述，對(duì)于圖1的示例10，假定所述比較采樣延遲與電壓差之間的關(guān)系為反比關(guān)系。因此，假定電平n+1信號(hào)電平比較器12n+1的時(shí)間延遲特性與電平η信號(hào)電平比較器12η的時(shí)間延遲特性相同，如果VS比Vn+1更靠近\，那么在給定的采樣事件之后，電平n+1 信號(hào)電平比較器12n+1的負(fù)輸出NS將比電平η信號(hào)電平比較器1 的正輸出PS先出現(xiàn)。因此，如果VS比Vn+1更靠近Vn (即VS在第一 1/4區(qū)段或者第二 1/4區(qū)段中)，沒有任何延遲地接收其TA和TB輸入的中間到達(dá)時(shí)間比較器1、,2在接收電平η信號(hào)電平比較器12η的 PS輸出之前接收電平n+1信號(hào)電平比較器12_的賂輸出。因此，可以看出(假定基于TA 和TB生成“0”和“ 1，，的16n,2配置如上所述)，只要VS比Vn+1更靠近Vn(即VS在第一 1/4 區(qū)段或者第二 1/4區(qū)段中)，中間的時(shí)間比較器16n,2輸出ATl為“0”。另一方面，當(dāng)VS位于Vn和Vn+1之間的中點(diǎn)或者更靠近Vn+1 (即VS在第三1/4區(qū)段或者第四1/4區(qū)段中)時(shí)， 中間的到達(dá)時(shí)間比較器16n,2將在其接收電平η信號(hào)電平比較器1 的PS輸出的同時(shí)或在其之后接收電平n+1信號(hào)電平比較器12n+1的NS輸出。因此，當(dāng)VS在第三1/4區(qū)段或者第四1/4區(qū)段中時(shí)，所述第二到達(dá)時(shí)間比較器16n,2輸出ATl為“1”。容易理解，所述第二到達(dá)時(shí)間比較器16n,2獨(dú)自地增加了一個(gè)分辨率附加位，表示 VS是否在以下區(qū)段中(a)由第一和第二 1/4區(qū)段組成的低位1/2區(qū)段；或者(b)由第三和第四1/4區(qū)段組成的高位1/2區(qū)段。如上所述，由于對(duì)于所述信號(hào)電平比較器1 和12_中的任一個(gè)，所述比較采樣延遲相對(duì)于VS距比較器的基準(zhǔn)電壓的距離成反比關(guān)系，隨著VS從Vn增加到Vn+1，12n的比較采樣延遲降低而12n+1的比較采樣延遲增加。同樣如上所述，所述變化不一定是線性的，但必須是單調(diào)的。所述延遲單元14A和14B以及第一和第三到達(dá)時(shí)間檢測(cè)器16n>1和16n,3還在信號(hào)電平比較器1 和12n+1的采樣比較延遲特性中利用這種反比關(guān)系，根據(jù)輸入信號(hào)電壓VS距 Vn和Vn+1的距離將VS分解到VS落入哪一個(gè)1/4區(qū)段中。參考圖1，延遲單元14A用于將低位1/2NSLB區(qū)段分解為第一 1/4區(qū)段和第二 1/4 區(qū)段。所述延遲單元14A通過延遲來自n+1電平信號(hào)電平比較器12n+1的NS來實(shí)現(xiàn)這一點(diǎn)， 使得已經(jīng)延遲的NS 首先到達(dá)第一單元到達(dá)時(shí)間檢測(cè)器16。，換言之在來自12n+1的PS 輸出之前，但是維持這種到達(dá)時(shí)間關(guān)系直至VS達(dá)到V1^n Vn+1之間間距的較低一半的平分點(diǎn)為止，換言之直至VS達(dá)到Vn+l/4 (Vn+1-Vn)或者Vn+1/4NSLB。繼續(xù)參考圖1，所述第一到達(dá)時(shí)間檢測(cè)器單元16ml配置用于輸出ATI，如果在其TB 輸入之前接收到其TA輸入則為“0”，并且如果其TB輸入在先則為“1”。因此，設(shè)定所提供的延遲單元14A來施加正確的延遲，當(dāng)VS在第一 1/4區(qū)段中的任何時(shí)候，所述第一到達(dá)時(shí)間檢測(cè)器單元If^1的輸入TA先接收來自12n+1的NS，并且到達(dá)時(shí)間檢測(cè)器單元If^1輸出 ATl為“0”，而當(dāng)VS在第二 1/4區(qū)段中(或者在第一和第二 1/4區(qū)段的邊界處)的任何時(shí)候，所述第一到達(dá)時(shí)間檢測(cè)器單元16ml的TB先接收來自1 的PS，并且到達(dá)時(shí)間檢測(cè)器單元16ml輸出ATl為“1”。仍然參考圖1，以相同的方式設(shè)定所述延遲單元14B，使得當(dāng)VS在第三1/4區(qū)段中的任何時(shí)候，所述第三到達(dá)時(shí)間檢測(cè)器單元的TA先接收來自12n的PS，并且到達(dá)時(shí)間檢測(cè)器單元16n,3輸出AT2為“0”，而當(dāng)VS在第四1/4區(qū)段中(或者在第三和第四1/4區(qū)段的邊界處)的任何時(shí)候，所述第三到達(dá)時(shí)間檢測(cè)器單元16n,3的輸入TB先接收來自12_的 NS，并且到達(dá)時(shí)間檢測(cè)器單元16n,3輸出AT2為“1”。參考圖1，如上所述的示例時(shí)間內(nèi)插編碼器10中的每一個(gè)都生成標(biāo)記為ATI、AT2 和AT3的三個(gè)附加代碼信號(hào)，所述代碼信號(hào)根據(jù)4個(gè)1/4區(qū)段區(qū)域?qū)斎胄盘?hào)VS相對(duì)于乂 +1和Vn之間的一個(gè)NLSB電壓間距的位置進(jìn)行編碼。除了對(duì)由信號(hào)電平比較器堆疊(包括比較器1 和12n+1)生成的1的溫度計(jì)柱進(jìn)行解碼以生成M位的N個(gè)最高有效位外，解碼器18還將由ATI、AT2和AT3代表的這4個(gè)位置解碼成M位的兩個(gè)最低有效位。如上所述，由第一延遲單元14A強(qiáng)加的延遲必須是，當(dāng)VS在第一 1/4區(qū)段中的任何時(shí)候，所述第一到達(dá)時(shí)間檢測(cè)器單元16ml的TA先接收來自電平n+1信號(hào)電平比較器12n+1 的NS，但是當(dāng)VS在第二 1/4區(qū)段中(或者在第一和第二 1/4區(qū)段的邊界處)的任何時(shí)候， 所述第一到達(dá)時(shí)間檢測(cè)器單元16。的TB先接收來自η電平信號(hào)電平比較器1 的PS。因此，只有當(dāng)14A的延遲是正確的時(shí)，所述到達(dá)時(shí)間檢測(cè)器單元16。才能精確地地輸出AT1， 也就是當(dāng)VS在第一 1/4區(qū)段中時(shí)為“0”，并且當(dāng)VS在第二 1/4區(qū)段中(或者在第一和第二 1/4區(qū)段的邊界處)時(shí)為“1”。同樣地，由第二延遲單元14B強(qiáng)加的延遲必須是，當(dāng)VS在第三1/4區(qū)段中的任何時(shí)候，所述第三到達(dá)時(shí)間檢測(cè)器單元的TA先接收來自12n的PS， 而當(dāng)VS在第四1/4區(qū)段中(或者在第三和第四1/4區(qū)段的邊界處)的任何時(shí)候，所述第三到達(dá)時(shí)間檢測(cè)器單元16n,3的TB先接收來自12_的賂。因此，只有當(dāng)14A的延遲是正確的時(shí)，所述第三到達(dá)時(shí)間檢測(cè)器單元1、,3才能當(dāng)VS在第三1/4區(qū)段中時(shí)精確地輸出AT3為 “0”，而當(dāng)VS在第四1/4區(qū)段中(或者在第三和第四1/4區(qū)段的邊界處)的任何時(shí)候輸出 AT3 為 “1”。參考圖1，容易理解所述控制信號(hào)FC的操作?；旧?，所述控制信號(hào)FC改變了所述第一到達(dá)時(shí)間比較器16ml將ATI從“0”改變至“1”的VS的位置以及所述第三到達(dá)時(shí)間比較器16n,3將AT3從“0”改變至“1”的VS的位置。換言之，F(xiàn)C改變了低位1/2區(qū)段(由 AT2定義)的實(shí)際“平分”點(diǎn)，所述點(diǎn)進(jìn)而定義了第一和第二 1/4區(qū)段，并且改變了高位1/2 區(qū)段(由AT2定義)的實(shí)際“平分”點(diǎn)，所述點(diǎn)進(jìn)而定義了第三和第四1/4區(qū)段。出于把描述集中在能夠使本領(lǐng)域普通技術(shù)人員實(shí)踐本發(fā)明的概念上的目的，可以假定所有信號(hào)電平比較器12具有相同的比較采樣延遲與VS和比較器的基準(zhǔn)電壓之間差值之間的關(guān)系。同樣地，出于相同的目的，可以假定所有可控延遲單元(例如N個(gè)編碼器10 中任何一個(gè)的14A和14B)對(duì)于FC具有相同的延遲特性。因此，可以假定所有可控延遲單元由一個(gè)FC信號(hào)供給。然而，本領(lǐng)域普通技術(shù)人員當(dāng)閱讀本公開時(shí)容易理解，本領(lǐng)域普通技術(shù)人員可以將其所擁有的專有技術(shù)運(yùn)用到本說明書并且容易地指定可控延遲單元均勻性和/或比較采樣延遲和VS之間關(guān)系的均勻性的可接受的統(tǒng)計(jì)，并且能夠識(shí)別以及能夠運(yùn)用手段來補(bǔ)償例如附加的單獨(dú)延遲單元(未示出)。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，具有⑶單元14A和14B，與第一和第三到達(dá)時(shí)間比較器If^1和16n,3相結(jié)合，將Vn和Vn+1之間的高位和低位1/2區(qū)段中的每一個(gè)都平分為兩個(gè)1/4區(qū)段的圖1的示例10只是一個(gè)示例?？梢栽黾痈郊拥腃D和到達(dá)時(shí)間比較器1 來進(jìn)一步將4個(gè)區(qū)域中的每一個(gè)再次劃分為兩個(gè)較小區(qū)域(每一個(gè)是前一個(gè)寬度的一半)，
13并且如果需要，再次將所述較小區(qū)域劃分為兩個(gè)更小的區(qū)域。每一次劃分都增加了分辨率的另一個(gè)位?？梢岳斫?，對(duì)于分辨率的K個(gè)附加位的通用的代表模式是給電平η比較器12n 輸出提供(2^-1)個(gè)名義上不同的延遲，并且給電平n+1比較器12_輸出提供(2^-1)個(gè)名義上不同的延遲。不同地表述，對(duì)于延遲的每一個(gè)不同長(zhǎng)度，必須提供兩個(gè)延遲單元，其中一個(gè)用于延遲電平η比較器1 輸出，另一個(gè)用于延遲電平n+1比較器輸出的負(fù)輸出(例如NS)。在圖1的示例10中，K等于2，并且因此只需要一個(gè)延遲長(zhǎng)度，因?yàn)棰?4A 和14B中的每一個(gè)都強(qiáng)加了 1/4位的相同延遲。不同的延遲不一定對(duì)于不同的元件需要不同的結(jié)構(gòu)種類，假如可以在整個(gè)范圍上控制一種結(jié)構(gòu)。然而必須理解，“FC”對(duì)于延遲長(zhǎng)度中的每一個(gè)都必須是不同的。作為闡釋性示例，如果K為3，那么將有一組兩個(gè)延遲元件(未示出)來移位內(nèi)插電平(例如電平η 比較器1 的PS輸出和電平n+1比較器12n+1的NS輸出之間相差1/8NLSB，一組兩個(gè)延遲單元用于執(zhí)行1/4NLSB移位，并且一組兩個(gè)延遲單元用于執(zhí)行3/8NLSB移位)。如上所述，每一組(總共為2^-1)這種延遲元件需要自己的反饋信號(hào)(與FC可比擬)和諸如DAC 40之類的相關(guān)模塊(block)。此外，監(jiān)測(cè)區(qū)段寬度(bin width)以便控制所述延遲單元來實(shí)現(xiàn)均勻的代碼密度可能需要圖3所示示例的替代品。另一個(gè)指導(dǎo)方針是總延遲時(shí)間不能大于采樣周期T。還有一個(gè)是在精確地生成用來維持均勻的位密度的不同控制電壓中由可能性開銷所引起的限制，將在下文中更為詳細(xì)地描述。如上參考諸如圖1的具體示例所述，諸如⑶14A和14B的所述延遲單元有效地確定了中點(diǎn)的位置以及因此確定了電壓域中的內(nèi)插ADC量化電平。如果由例如CD 14A和14B 提供的所述延遲太長(zhǎng)或者太短，所述量化中點(diǎn)則不在實(shí)際的電壓平分點(diǎn)。因此，所述電壓區(qū)段(voltage bin)將不具有均勻的寬度。各種典型實(shí)施例提供了新穎的反饋校準(zhǔn)，所述反饋校準(zhǔn)包括自動(dòng)地調(diào)節(jié)所述延遲，例如控制信號(hào)FC驅(qū)動(dòng)CD 14A和14B，以便驅(qū)動(dòng)量化中點(diǎn)來提供均勻的區(qū)段寬度。根據(jù)各種典型實(shí)施例，根據(jù)一個(gè)方面通過采用代碼密度的檢測(cè)，統(tǒng)計(jì)地分析了靜態(tài)ADC誤差，或者換言之所述量化電平從其理想位置的偏移。一個(gè)示例包括代碼密度的檢測(cè)，所述檢測(cè)包括為每一個(gè)可能的數(shù)字輸出代碼值創(chuàng)造一個(gè)區(qū)段并且收集在某段時(shí)間期內(nèi)出現(xiàn)該代碼落入對(duì)應(yīng)區(qū)段中的次數(shù)。本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，所述時(shí)間優(yōu)選地為足夠長(zhǎng)，以便在每一個(gè)區(qū)段中獲得統(tǒng)計(jì)上顯著的命中次數(shù)。就具體的時(shí)間長(zhǎng)度而言，本領(lǐng)域普通技術(shù)人員可以通過一種對(duì)于給定的應(yīng)用適合的并且足夠的方式，基于閱讀本公開并且將其所擁有的常規(guī)專有技術(shù)運(yùn)用到所公開的主題中來容易地確定它。根據(jù)各種典型實(shí)施例，執(zhí)行在相鄰區(qū)段中命中次數(shù)的比較，生成了表示對(duì)應(yīng)的量化電平之間間距的相對(duì)寬度的信息。理想地，所述量化電平均勻地間隔并且所述區(qū)段具有幾乎相等的命中次數(shù)。應(yīng)當(dāng)理解，由各種實(shí)現(xiàn)方式表現(xiàn)出的所述校準(zhǔn)可以提供可能帶有由輸入信號(hào)統(tǒng)計(jì)的不均勻性造成的限制的量化校準(zhǔn)。作為示例，即使ADC具有完美的校準(zhǔn)和線性度，只有 ADC的輸入信號(hào)具有均勻的電壓分布，在整個(gè)ADC輸出代碼范圍上的代碼密度就可以是平坦的。這不適用于大多數(shù)現(xiàn)實(shí)世界的信號(hào)。然而，大多數(shù)信號(hào)在只跨越幾個(gè)區(qū)段的小局部
14比例尺中產(chǎn)生相對(duì)均勻的代碼密度。諸如直流(DC)信號(hào)、與觀察期相比頻率相對(duì)較低的信號(hào)或者具有非常小振幅的信號(hào)之類的例外能夠被識(shí)別。然而，不認(rèn)為這些與本發(fā)明的實(shí)際應(yīng)用或者其概念的理解相關(guān)。因此，出于把描述集中在能夠使本領(lǐng)域普通技術(shù)人員實(shí)踐本發(fā)明的新穎概念上的目的， 假定所述代碼密度幾乎是局部平坦的來描述實(shí)施例。圖2示出了對(duì)于正確延遲的示例量化電平和密度，利用具有帶有負(fù)反饋校準(zhǔn)的時(shí)間內(nèi)插子量化的快閃型ADC獲得，并且示出了延遲中的示例不期望變化。參考圖2，202A示出了當(dāng)所述延遲是正確的時(shí)所獲得的量化電平。202A示出了可以由例如根據(jù)或者等同于圖 1的示例10所述的三個(gè)電路的堆疊實(shí)現(xiàn)的量化狀態(tài)。應(yīng)當(dāng)理解，本發(fā)明的典型實(shí)施例自動(dòng)地驅(qū)動(dòng)系統(tǒng)狀態(tài)至202A所表述的狀態(tài)。參考圖2，當(dāng)所述延遲是正確的時(shí)，標(biāo)記為204B的所述代碼密度是平坦的。為了闡釋由太長(zhǎng)或者太短的延遲造成的代碼密度，選擇了一個(gè)4個(gè)區(qū)段的范圍，開始自標(biāo)記為 ΒΙΝ_00的比較器區(qū)段并且結(jié)束于標(biāo)記為BIN_11的與電平3內(nèi)插器相關(guān)的區(qū)段，諸如圖1的 AT3。在202B可以看出，太短的延遲使得與所述比較器(例如圖1的信號(hào)電平比較器12n)和第三內(nèi)插器(例如圖1的AT3)相關(guān)聯(lián)的最外面的兩個(gè)區(qū)段(BINJ)O和BIN_11)較高，并且使得與第一和第二內(nèi)插器(例如ATl和AT2)相關(guān)聯(lián)的中間的兩個(gè)區(qū)段(BINJ)I和BIN_10) 較低。仍然參考圖2，在202C和204C，可以看出當(dāng)所述延遲太長(zhǎng)時(shí)，發(fā)生相反的情況。除了其他特征和益處外，各種典型實(shí)施例提供了諸如圖1的CD 14A和14B的可變延遲單元，并且將這些可變延遲單元包括在具有檢測(cè)的負(fù)反饋回路中，所述檢測(cè)生成表示不均勻性的誤差并且反饋所述誤差來按照減輕所述誤差的方向驅(qū)動(dòng)所述可變延遲單元。根據(jù)一個(gè)方面，著眼于局部代碼密度，所述局部代碼密度可以是兩個(gè)外側(cè)區(qū)段中的組合命中次數(shù)相對(duì)于兩個(gè)中間區(qū)段中的組合命中次數(shù)，調(diào)整所述延遲直至區(qū)段的高度都相同為止。根據(jù)一個(gè)方面，在ADC輸出代碼落入一組4個(gè)中的外側(cè)區(qū)段其中之一的每一個(gè)時(shí)刻，數(shù)字計(jì)數(shù)器遞增，而在所述采樣落入中間區(qū)段其中之一的每一個(gè)時(shí)刻，數(shù)字計(jì)數(shù)器遞減。除了其他特征和益處外，這個(gè)方面提供了單個(gè)計(jì)數(shù)器來監(jiān)測(cè)對(duì)于整個(gè)ADC內(nèi)側(cè)區(qū)段和外側(cè)區(qū)段之間的平衡。可以理解，這個(gè)方面提供了這一點(diǎn)是因?yàn)楫?dāng)所述延遲是正確的(區(qū)段高度相等)時(shí)計(jì)數(shù)器輸出平均而言是零。圖3示出了根據(jù)一個(gè)實(shí)施例所述的一個(gè)示例負(fù)反饋校準(zhǔn)30的功能框圖。圖3的示例30包括根據(jù)任何一個(gè)已公開的M位快閃型ADC實(shí)施例的快閃型ADC 32，諸如圖1的示例10結(jié)構(gòu)、模-4事件探測(cè)器34、計(jì)數(shù)器遞增/遞減單元36、計(jì)數(shù)器38、數(shù)字/模擬轉(zhuǎn)換器 (DAC) 40和除以L(divide-by-L)復(fù)位單元42的組合。參考圖3，根據(jù)一個(gè)方面，模-4事件檢測(cè)器34檢測(cè)ADC 32的二進(jìn)制輸出的操作， 并且在一個(gè)示例中，如果是如圖2中項(xiàng)目204A所示的二進(jìn)制1或者二進(jìn)制0采樣，所述采樣在諸如ΒΙΝ_00或者BIN_11的外側(cè)區(qū)段中并且計(jì)數(shù)器36遞增。如果是二進(jìn)制2或者二進(jìn)制3采樣，則在諸如BIN_01或者BIN_10的內(nèi)側(cè)區(qū)段中并且計(jì)數(shù)器36遞減。反饋所述計(jì)數(shù)器36的輸出來控制所述延遲，例如圖1的⑶14A和14B。所述時(shí)鐘分頻器(除以L)42確定了收集信號(hào)統(tǒng)計(jì)期間的時(shí)間間隔。在該時(shí)段末期，計(jì)數(shù)器輸出由DAC 40采樣，并且計(jì)數(shù)器38被復(fù)位，新的間隔開始。在延遲單元具有數(shù)字控制的實(shí)施中，所述DAC被寄存器級(jí)取代。如果諸如14A和14B的延遲具有數(shù)字控制，那么計(jì)數(shù)器36輸出可以直接用來(圖 3中未示出)控制這種延遲。在替代實(shí)施例中，諸如14A和14B的CD具有模擬控制電壓，諸如圖1的FC，利用諸如Δ - Σ結(jié)構(gòu)DAC的慢速D/A轉(zhuǎn)換器(DAC) 40可以生成所述模擬控制電壓。盡管已經(jīng)詳細(xì)地描述了各種典型實(shí)施例，尤其提及了其中的某些典型方面，但是應(yīng)當(dāng)理解，本發(fā)明能夠有其他實(shí)施例并且其細(xì)節(jié)能夠在各種明顯的方面有變化。例如，在某些應(yīng)用中，通過只著眼于ADC輸出代碼范圍中間的區(qū)段的子集，例如從范圍的1/4到范圍的3/4的區(qū)段，可以獲得更高質(zhì)量的代碼密度統(tǒng)計(jì)。由于在許多應(yīng)用中， 所述信號(hào)統(tǒng)計(jì)就概率密度而言通常集中在那個(gè)范圍，所述代碼密度更均勻，因而更均勻的每區(qū)段命中密度。另一個(gè)示例變體是，對(duì)于在非限定性輸入信號(hào)(相對(duì)于振幅密度)諸如DC的環(huán)境中性能的可控性，所述變體可以包括活動(dòng)檢測(cè)器(未示出)，所述檢測(cè)器暫停所述延遲數(shù)值更新(例如已更新的FC數(shù)值的生成)直至再次檢測(cè)到所述信號(hào)是活躍的為止。本領(lǐng)域普通技術(shù)人員容易理解，當(dāng)維持在本發(fā)明的精神和范圍內(nèi)的同時(shí)，可以使得各種變化和修改有效。因此，前述的公開、說明書和附圖只用于闡釋的目的，而不以任何形式限制本發(fā)明。本發(fā)明只受限于權(quán)利要求。
權(quán)利要求
1.一種快閃型模數(shù)轉(zhuǎn)換器，包括快閃型比較器部分，用于將輸入信號(hào)與(2N_1)個(gè)基準(zhǔn)電壓進(jìn)行比較，并且生成On-I) 個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)，其中相鄰的比較信號(hào)代表給定的最低有效位量化電平；時(shí)間內(nèi)插編碼器，用于檢測(cè)二進(jìn)制數(shù)值比較信號(hào)中的第一比較信號(hào)與第二比較信號(hào)之間的到達(dá)時(shí)間差值，并且基于所述差值生成電壓內(nèi)插信號(hào)，所述電壓內(nèi)插信號(hào)能夠?qū)o定的最低有效位量化電平內(nèi)的多個(gè)區(qū)段進(jìn)行編碼，并且能夠識(shí)別哪一個(gè)區(qū)段與所述輸入信號(hào)相對(duì)應(yīng)，其中所述時(shí)間內(nèi)插編碼器包括至少一個(gè)可變延遲單元，用于在檢測(cè)所述差值之前基于反饋控制信號(hào)對(duì)所述第一比較信號(hào)和所述第二比較信號(hào)中的至少一個(gè)進(jìn)行延遲；解碼器，用于基于所述二進(jìn)制數(shù)值比較信號(hào)和所述電壓內(nèi)插信號(hào)生成代表所述輸入信號(hào)的M位量化的M位輸出數(shù)據(jù)，其中M是大于N的整數(shù)；反饋控制信號(hào)生成器，用于生成反饋控制信號(hào)，所述生成器包括用于檢測(cè)M位輸出數(shù)據(jù)的代碼密度不均勻性的代碼密度檢測(cè)器，其中所述生成器基于檢測(cè)生成所述控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的快閃型模數(shù)轉(zhuǎn)換器，其中所述時(shí)間內(nèi)插編碼器基于可變延遲單元的延遲來改變所述區(qū)段的寬度。
3.根據(jù)權(quán)利要求1所述的快閃型模數(shù)轉(zhuǎn)換器，其中所述解碼器基于On-I)個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)生成M位輸出數(shù)據(jù)的N位，并且所述M位輸出數(shù)據(jù)的K位是基于所述電壓內(nèi)插信號(hào)，其中所述K位中的每一個(gè)都代表小于所述給定的最低有效位量化電平的子量化電平。
4.根據(jù)權(quán)利要求3所述的快閃型模數(shù)轉(zhuǎn)換器，其中在所述給定的最低有效位量化電平中有2K個(gè)所述區(qū)段，其中所述K位能夠編碼所述2Κ個(gè)區(qū)段的2Κ個(gè)狀態(tài)，其中所述反饋控制信號(hào)生成器的代碼密度檢測(cè)器包括計(jì)數(shù)器，用于在能夠由K位代表的所有狀態(tài)中出現(xiàn)的均勻性進(jìn)行計(jì)數(shù)，并且生成對(duì)應(yīng)的計(jì)數(shù)結(jié)果，以及其中所述生成器基于所述計(jì)數(shù)結(jié)果生成所述控制信號(hào)。
5.根據(jù)權(quán)利要求1所述的快閃型模數(shù)轉(zhuǎn)換器，其中所述快閃型比較器部分包括第一信號(hào)電平比較器，用于響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第一基準(zhǔn)電壓進(jìn)行比較，并且在第一延遲時(shí)間生成對(duì)應(yīng)的第一比較信號(hào)，所述第一延遲時(shí)間表示所述輸入信號(hào)與第一基準(zhǔn)電壓之間的差值；以及第二信號(hào)電平比較器， 用于響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第二基準(zhǔn)電壓進(jìn)行比較，并且在第二延遲時(shí)間生成對(duì)應(yīng)的第二比較信號(hào)，所述第二延遲時(shí)間表示所述輸入信號(hào)與第二基準(zhǔn)電壓之間的差值，其中所述時(shí)間內(nèi)插編碼器包括第一到達(dá)時(shí)間檢測(cè)器，用于檢測(cè)所述第一延遲時(shí)間和所述第二延遲時(shí)間之間的差值，并且基于檢測(cè)的差值生成所述電壓內(nèi)插信號(hào)的第一電壓內(nèi)插信號(hào)，所述第一電壓內(nèi)插信號(hào)具有二進(jìn)制狀態(tài)，所述二進(jìn)制狀態(tài)代表所述最低有效位量化電平一半的子量化電平。
6.根據(jù)權(quán)利要求5所述的快閃型模數(shù)轉(zhuǎn)換器，其中所述第二信號(hào)電平比較器能夠輸出實(shí)質(zhì)上與所述第二比較信號(hào)同時(shí)發(fā)生的負(fù)的第二比較信號(hào)，以及其中所述時(shí)間內(nèi)插編碼器還包括可控第一延遲單元，用于接收所述反饋控制信號(hào)和負(fù)的第二比較信號(hào)，并且生成已延遲的負(fù)的第二比較信號(hào)，所述已延遲的負(fù)的第二比較信號(hào)基于所述延遲控制信號(hào)相對(duì)于所述負(fù)的第二比較信號(hào)具有延遲，以及第二到達(dá)時(shí)間檢測(cè)器，用于檢測(cè)所述第一延遲時(shí)間與已延遲的負(fù)的第二比較信號(hào)的出現(xiàn)之間的差值，以便基于所述檢測(cè)到的差值生成所述電壓內(nèi)插信號(hào)的第二電壓內(nèi)插信號(hào)， 所述第二電壓內(nèi)插信號(hào)具有二進(jìn)制狀態(tài)，所述二進(jìn)制狀態(tài)代表在所述第二量化電平內(nèi)的多個(gè)子區(qū)段中的第一和第二子區(qū)段，所述子區(qū)段中的每一個(gè)都代表大約所述子量化電平的一半。
7.根據(jù)權(quán)利要求6所述的快閃型模數(shù)轉(zhuǎn)換器，其中所述時(shí)間內(nèi)插編碼器還包括可控第二延遲單元，用于接收所述反饋控制信號(hào)和所述第一比較信號(hào)，并且生成已延遲的第一比較信號(hào)，所述已延遲的第一比較信號(hào)基于所述延遲控制信號(hào)相對(duì)于所述第一比較信號(hào)具有延遲，以及第三到達(dá)時(shí)間檢測(cè)器，用于檢測(cè)所述第二延遲時(shí)間與已延遲的第一比較信號(hào)的出現(xiàn)之間的差值，以便基于檢測(cè)到的差值生成所述電壓內(nèi)插信號(hào)的第三電壓內(nèi)插信號(hào)，所述第三電壓內(nèi)插信號(hào)代表第三和第四所述子區(qū)段。
8.根據(jù)權(quán)利要求3所述的快閃型模數(shù)轉(zhuǎn)換器，還包括多電平反饋控制信號(hào)生成器，用于基于所述反饋控制信號(hào)生成Oih-D個(gè)低電平反饋控制信號(hào)，以及其中所述快閃型比較器部分包括第一信號(hào)電平比較器，用于響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第一基準(zhǔn)電壓進(jìn)行比較，并且在第一延遲時(shí)間生成對(duì)應(yīng)的第一比較信號(hào)，所述第一延遲時(shí)間表示所述輸入信號(hào)與第一基準(zhǔn)電壓之間的差值；以及第二信號(hào)電平比較器， 用于響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第二基準(zhǔn)電壓進(jìn)行比較，并且在第二延遲時(shí)間生成對(duì)應(yīng)的第二比較信號(hào)，所述第二延遲時(shí)間表示所述輸入信號(hào)與第二基準(zhǔn)電壓之間的差值， 其中所述時(shí)間內(nèi)插編碼器包括第一可控延遲，用于基于所述Oih-D個(gè)低電平反饋控制信號(hào)，同時(shí)生成所述第一比較信號(hào)的(2K_Ll)個(gè)不同延遲，第二可控延遲，用于基于所述Oih-D個(gè)低電平反饋控制信號(hào)，同時(shí)生成所述第二比較信號(hào)的(2K_Ll)個(gè)不同延遲，多電平延遲到達(dá)時(shí)間檢測(cè)器，用于檢測(cè)所述第一延遲時(shí)間和所述第二延遲時(shí)間之間的差值，用于檢測(cè)所述第一延遲時(shí)間和所述第二比較信號(hào)的所述QH-D個(gè)不同延遲的每一個(gè)的出現(xiàn)之間的差值，以及用于檢測(cè)所述第二延遲時(shí)間和所述第一比較信號(hào)的所述 (2^-1)個(gè)不同延遲的每一個(gè)的出現(xiàn)之間的差值，并且基于所述檢測(cè)生成21"個(gè)電壓內(nèi)插信號(hào)，其中所述第一比較信號(hào)、所述第二比較信號(hào)和所述21"個(gè)電壓內(nèi)插信號(hào)代表在所述最低有效位量化電平內(nèi)的2K個(gè)區(qū)段。
9.一種快閃型模數(shù)轉(zhuǎn)換方法，包括 將輸入信號(hào)與On-D個(gè)基準(zhǔn)電壓進(jìn)行比較；基于所述比較生成On-D個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)，其中相鄰的比較信號(hào)代表給定的最低有效位量化電平；檢測(cè)二進(jìn)制數(shù)值比較信號(hào)中的第一比較信號(hào)與第二比較信號(hào)之間的到達(dá)時(shí)間差值，并且基于所述差值生成第一到達(dá)信號(hào)，其中所述檢測(cè)包括在檢測(cè)所述差值之前對(duì)所述第一比較信號(hào)和所述第二比較信號(hào)中的至少一個(gè)進(jìn)行延遲；生成電壓內(nèi)插信號(hào)，所述電壓內(nèi)插信號(hào)能夠?qū)o定的最低有效位量化電平內(nèi)的多個(gè)區(qū)段進(jìn)行編碼，并且能夠識(shí)別哪一個(gè)區(qū)段與所述輸入信號(hào)相對(duì)應(yīng)，所述生成基于所述第一到達(dá)信號(hào)；基于所述二進(jìn)制數(shù)值比較信號(hào)和所述電壓內(nèi)插信號(hào)，生成代表所述輸入信號(hào)的M位量化的M位輸出數(shù)據(jù)；檢測(cè)M位輸出數(shù)據(jù)的代碼密度不均勻性，并且生成對(duì)應(yīng)的均勻性誤差數(shù)據(jù)； 基于所述均勻性誤差數(shù)據(jù)生成反饋控制信號(hào)；以及基于所述反饋控制信號(hào)改變所述延遲。
10.根據(jù)權(quán)利要求9所述的快閃型模數(shù)轉(zhuǎn)換方法，其中所述生成電壓內(nèi)插信號(hào)基于所述延遲生成了所述反饋控制信號(hào)，以改變所述區(qū)段的寬度。
11.根據(jù)權(quán)利要求9所述的快閃型模數(shù)轉(zhuǎn)換方法，其中所述生成M位輸出數(shù)據(jù)基于所述電壓內(nèi)插信號(hào)生成了所述M位輸出數(shù)據(jù)的K位。
12.根據(jù)權(quán)利要求11所述的快閃型模數(shù)轉(zhuǎn)換方法，其中在所述給定的最低有效位量化電平中有2K個(gè)所述區(qū)段， 其中所述K位能夠編碼所述2Κ個(gè)區(qū)段的2Κ個(gè)狀態(tài)，其中所述代碼密度檢測(cè)包括在能夠由K位代表的所有狀態(tài)中出現(xiàn)的均勻性進(jìn)行計(jì)數(shù)， 并且生成對(duì)應(yīng)的計(jì)數(shù)結(jié)果，以及其中所述生成控制信號(hào)是基于所述計(jì)數(shù)結(jié)果。
13.根據(jù)權(quán)利要求9所述的快閃型模數(shù)轉(zhuǎn)換方法，其中將所述輸入信號(hào)與On-D個(gè)基準(zhǔn)電壓進(jìn)行比較包括響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第一基準(zhǔn)電壓進(jìn)行比較，以及基于所述比較在第一延遲時(shí)間生成對(duì)應(yīng)的第一比較信號(hào)，所述第一延遲時(shí)間表示所述輸入信號(hào)與第一基準(zhǔn)電壓之間的差值，響應(yīng)于采樣時(shí)鐘將所述輸入信號(hào)與第二基準(zhǔn)電壓進(jìn)行比較，并且基于所述比較在第二延遲時(shí)間生成對(duì)應(yīng)的第二比較信號(hào)，所述第二延遲時(shí)間表示所述輸入信號(hào)與第二基準(zhǔn)電壓之間的差值，其中所述時(shí)間內(nèi)插編碼包括檢測(cè)所述第一延遲時(shí)間和第二延遲時(shí)間之間的差值，以及基于所述檢測(cè)的差值，生成所述電壓內(nèi)插信號(hào)的第一電壓內(nèi)插信號(hào)，所述第一電壓內(nèi)插信號(hào)具有二進(jìn)制狀態(tài)，所述二進(jìn)制狀態(tài)代表所述最低有效位量化電平一半的子量化電平。
14.根據(jù)權(quán)利要求13所述的快閃型模數(shù)轉(zhuǎn)換方法，其中所述時(shí)間內(nèi)插編碼還包括生成已延遲的第一比較信號(hào)，所述已延遲的第一比較信號(hào)基于所述反饋控制信號(hào)相對(duì)于所述第一比較信號(hào)具有延遲，檢測(cè)第二延遲時(shí)間與已延遲的第一比較信號(hào)的出現(xiàn)之間的差值，以及基于檢測(cè)到的差值，生成所述電壓內(nèi)插信號(hào)的第三電壓內(nèi)插信號(hào)，所述第三電壓內(nèi)插信號(hào)代表第三和第四所述子區(qū)段。
15.根據(jù)權(quán)利要求11所述的快閃型模數(shù)轉(zhuǎn)換方法，其中所述生成反饋控制信號(hào)包括生成(2^-1)個(gè)低電平反饋控制信號(hào)，并且所述方法還包括基于所述QH-D個(gè)低電平反饋控制信號(hào)，同時(shí)生成所述第一比較信號(hào)的(2K_Ll)個(gè)不同延遲；基于所述QH-D個(gè)低電平反饋控制信號(hào)，同時(shí)生成所述第二比較信號(hào)的(2K_Ll)個(gè)不同延遲；以及生成Ok-I)個(gè)電壓內(nèi)插信號(hào)，所述生成基于檢測(cè)所述第一延遲時(shí)間與第二延遲時(shí)間之間的差值，檢測(cè)所述第一延遲時(shí)間和所述第二比較信號(hào)的所述Oim-I)個(gè)不同延遲的每一個(gè)的出現(xiàn)之間的差值，并且檢測(cè)所述第二延遲時(shí)間和所述第一比較信號(hào)的所述Oih-D個(gè)不同延遲的每一個(gè)的出現(xiàn)之間的差值，其中所述第一比較信號(hào)、所述第二比較信號(hào)和所述21"個(gè)電壓內(nèi)插信號(hào)代表在所述最低有效位量化電平內(nèi)的2K個(gè)區(qū)段。
全文摘要
將輸入信號(hào)與(2N-1)個(gè)基準(zhǔn)電壓進(jìn)行比較，以便生成(2N-1)個(gè)對(duì)應(yīng)的二進(jìn)制數(shù)值比較信號(hào)，通過可變延遲來對(duì)比較信號(hào)的至少一個(gè)進(jìn)行延遲，并且檢測(cè)已延遲信號(hào)與另一個(gè)比較信號(hào)之間的到達(dá)時(shí)間差值?；跈z測(cè)到的到達(dá)時(shí)間差值，生成了時(shí)間內(nèi)插信號(hào)，所述時(shí)間內(nèi)插信號(hào)對(duì)最低有效位量化電平內(nèi)的多個(gè)區(qū)段進(jìn)行編碼。基于所述比較信號(hào)和時(shí)間內(nèi)插信號(hào)生成了M位輸出數(shù)據(jù)。檢測(cè)了M位輸出數(shù)據(jù)的代碼密度的不均勻性，并且基于所述檢測(cè)改變所述延遲。
文檔編號(hào)H03M1/20GK102210104SQ200980145038
公開日2011年10月5日 申請(qǐng)日期2009年11月13日 優(yōu)先權(quán)日2008年11月13日
發(fā)明者康斯坦帝諾·帕拉, 米科·沃爾塔力 申請(qǐng)人:Nxp股份有限公司