智能功率模塊和空調(diào)器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及智能功率模塊技術(shù)領(lǐng)域，具體而言，涉及一種智能功率模塊和一種空調(diào)器。
【背景技術(shù)】
[0002]智能功率模塊(Intelligent Power Module，簡稱IPM)是一種將電力電子分立器件和集成電路技術(shù)集成在一起的功率驅(qū)動器，智能功率模塊包含功率開關(guān)器件和高壓驅(qū)動電路，并帶有過電壓、過電流和過熱等故障檢測電路。智能功率模塊的邏輯輸入端接收主控制器的控制信號，輸出端驅(qū)動壓縮機(jī)或后續(xù)電路工作，同時將檢測到的系統(tǒng)狀態(tài)信號送回主控制器。相對于傳統(tǒng)分立方案，智能功率模塊具有高集成度、高可靠性、自檢和保護(hù)電路等優(yōu)勢，尤其適合于驅(qū)動電機(jī)的變頻器及各種逆變電源，是變頻調(diào)速、冶金機(jī)械、電力牽引、伺服驅(qū)動、變頻家電的理想電力電子器件。
[0003]現(xiàn)有的智能功率模塊電路的結(jié)構(gòu)示意圖如圖1所示，MTRIP端口作為電流檢測端，以根據(jù)檢測到的電流大小對智能功率模塊100進(jìn)行保護(hù)。具體地，如圖2所示為MCU(Microcontroller Unit，微控制單元)管200與智能功率模塊100的連接關(guān)系。其中，MTRIP端和MCU管200的Pin7連接;MCU管200的Pinl與智能功率模塊100的UHIN端相連;MCU管200的Pin2與智能功率模塊100的VHIN端相連;MCU管200的Pin3與智能功率模塊100的WHIN端相連;MCU管200的Pin4與智能功率模塊100的ULIN端相連;MCU管200的Pin5與智能功率模塊100的VLIN端相連;MCU管200的Pin6與智能功率模塊100的WLIN端相連；智能功率模塊100的UN(U相低電壓參考端)、VN(V相低電壓參考端)、WN(W相低電壓參考端)相連并接采樣電阻138的一端，采樣電阻138的另一端接地。當(dāng)MTRIP檢測采樣電阻138的電壓高于某一特定值Vl時，并且Vl持續(xù)的時間長于某一特定值Tl后，經(jīng)過時間為T2的延時，使HVIC(HighVoltage integrated circuit，高壓集成電路)管101停止工作一段時間T3，從而避免智能功率模塊100處于電流過大的工作狀態(tài)，避免智能功率模塊100異常發(fā)熱，對智能功率模塊100起到保護(hù)作用。而正因為如此，Tl一般被設(shè)計得非常短，為200ns?800ns的級別，使智能功率模塊100在工作過程中能得到及時的保護(hù);而為了降低采樣電阻138的功耗，采樣電阻138的阻值被設(shè)計得非常小，從而使Vl也非常小，為0.3V?0.6V的級別。
[0004]由于溫度越高，HVIC管101內(nèi)部的MOS管的開關(guān)速度越快，會造成Tl的值隨著溫度的升高而減小。在實際應(yīng)用中，由于外圍電路板布線等原因，特別是在地線共地點較多的場合，在系統(tǒng)啟動瞬間在MTRIP引腳會產(chǎn)生很大的電壓噪聲，并且噪聲的持續(xù)時間隨著溫度的升高而增加，而這些噪聲往往是Vl的數(shù)倍，隨著噪聲電壓大于Vl的持續(xù)時間的增加及Tl值的減小，這時，就會對MTRIP造成誤觸發(fā)，使系統(tǒng)無法正常啟動。其中，Tl一般稱為濾波時間。
[0005]因此，如何能夠在確保智能功率I旲塊具有尚可靠性和尚適應(yīng)性的如提下，有效降低智能功率模塊在高溫環(huán)境中被誤觸發(fā)的幾率成為亟待解決的技術(shù)問題。
【實用新型內(nèi)容】
[0006]本實用新型旨在至少解決現(xiàn)有技術(shù)或相關(guān)技術(shù)中存在的技術(shù)問題之一。
[0007]為此，本實用新型的一個目的在于提出了一種新的智能功率模塊，可以在確保智能功率模塊具有高可靠性和高適應(yīng)性的前提下，有效降低智能功率模塊在高溫環(huán)境中被誤觸發(fā)的幾率。
[0008]本實用新型的另一個目的在于提出了一種空調(diào)器。
[0009]為實現(xiàn)上述目的，根據(jù)本實用新型的第一方面的實施例，提出了一種智能功率模塊，包括:三相上橋臂信號輸入端、三相下橋臂信號輸入端、三相低電壓參考端和電流檢測端;HVIC管，所述HVIC管上設(shè)置有分別連接至所述三相上橋臂信號輸入端和所述三相下橋臂信號輸入端的接線端，以及對應(yīng)于所述電流檢測端的第一端口，所述第一端口通過連接線與所述電流檢測端相連;采樣電阻，所述三相低電壓參考端和所述電流檢測端均連接至所述采樣電阻的第一端，所述采樣電阻的第二端連接至所述智能功率模塊的低壓區(qū)供電電源負(fù)端；自調(diào)整電路，所述自調(diào)整電路的供電電源正極和負(fù)極分別連接至所述智能功率模塊的低壓區(qū)供電電源正端和負(fù)端，所述自調(diào)整電路的輸入端連接至所述第一端口，所述自調(diào)整電路的輸出端作為所述HVIC管的使能端；
[0010]其中，所述自調(diào)整電路在輸入信號的電壓值高于預(yù)定值且持續(xù)預(yù)定時長時，輸出第一電平的使能信號，以禁止所述HVIC管工作；否則，輸出第二電平的使能信號，以允許所述HVIC管工作。
[0011]根據(jù)本實用新型的實施例的智能功率模塊，通過設(shè)置自調(diào)整電路，以在輸入信號，即由智能功率模塊的電流檢測端輸入自調(diào)整電路的信號的電壓值高于預(yù)定值且持續(xù)預(yù)定時長時，輸出第一電平的使能信號，以禁止HVIC管工作，否則(即輸入信號的電壓值低于預(yù)定值，或高于預(yù)定值的持續(xù)時間小于預(yù)定時長)，輸入第二電平的使能信號，以允許HVIC管工作，使得能夠通過自調(diào)整電路對由第一端口輸入的信號的濾波時間進(jìn)行處理，大幅降低了由第一端口輸入的信號的溫度依存性，即確保了由第一端口輸入的信號的濾波時間不再隨溫度的增加而縮短，從而大幅降低了智能功率模塊在高溫時因噪聲干擾而被誤觸發(fā)的幾率，提高了智能功率模塊在高溫運行時的穩(wěn)定性，對于智能功率模塊的普及使用有重要作用。
[0012]其中，第一電平的使能信號可以是低電平信號，第二電平的使能信號可以是高電平信號。預(yù)定時長的值不隨溫度的變化而單調(diào)遞增或遞減，而是隨溫度的變化在某一設(shè)計值(如25°C時的預(yù)定時長的值)附近波動。
[0013]根據(jù)本實用新型的上述實施例的智能功率模塊，還可以具有以下技術(shù)特征:
[0014]根據(jù)本實用新型的一個實施例，所述自調(diào)整電路包括:
[0015]輸入電路，所述輸入電路的供電電源正極和負(fù)極分別作為所述自調(diào)整電路的供電電源正極和負(fù)極，所述輸入電路的輸入端作為所述自調(diào)整電路的輸入端；
[0016]串聯(lián)連接的第一電阻和第二電阻，所述第一電阻和所述第二電阻串聯(lián)連接后的一端連接至所述輸入電路的供電電源正極，另一端連接至第一 NMOS管的漏極和柵極，所述第一 NMOS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極；
[0017]第二NOMS管，所述第二 NOMS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極，所述第二 NOMS管的柵極連接至所述第一 NMOS管的柵極；
[0018]第一PMOS管，所述第一 PMOS管的襯底與源極相連后連接至所述輸入電路的供電電源正極，所述第一 PMOS管的漏極和柵極連接至所述第二 NOMS管的漏極；
[0019]第二PMOS管，所述第二 PMOS管的襯底與源極相連后連接至所述輸入電路的供電電源正極，所述第二 PMOS管的柵極連接至所述第一 POMS管的柵極；
[0020]穩(wěn)壓二極管，所述穩(wěn)壓二極管的陽極連接至所述輸入電路的供電電源負(fù)極，所述穩(wěn)壓二極管的陰極連接至所述第二 PMOS管的漏極；
[0021]串聯(lián)連接的第三電阻和第四電阻，所述第三電阻和所述第四電阻串聯(lián)連接后的一端連接至所述穩(wěn)壓二極管的陰極，另一端連接至第三NMOS管的漏極和柵極，所述第三NMOS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極；
[0022]第四NOMS管，所述第四NOMS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極，所述第四NOMS管的柵極連接至所述第三NMOS管的柵極；
[0023]第三PMOS管，所述第三PMOS管的襯底與源極相連后連接至所述穩(wěn)壓二極管的陰極，所述第三PMOS管的漏極和柵極連接至所述第四NOMS管的漏極；
[0024]第四PMOS管，所述第四PMOS管的襯底與源極相連后連接至所述穩(wěn)壓二極管的陰極，所述第四PMOS管的柵極連接至所述第三POMS管的柵極；
[0025]第一非門，所述第一非門的輸入端連接至所述輸入電路的輸出端，所述第一非門的輸出端連接至第五匪OS管的柵極，所述第五NMOS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極，所述第五NMOS管的漏極連接至所述第四PMOS管的漏極；
[0026]電容元件，并聯(lián)在所述第五NMOS管的漏極與源極之間；
[0027]第二非門，所述第二非門的輸入端連接至所述第五匪OS管的漏極，所述第二非門的輸出端連接至第六匪OS管的柵極，所述第六NMOS管的襯底與源極相連后連接至所述輸入電路的供電電源負(fù)極；
[0028]第五PMOS管