一種psr恒流恒壓ac/dc芯片的制作方法
【專利摘要】本發(fā)明涉及一種PSR恒流恒壓AC/DC芯片，包括控制芯片和PSR反激式變壓器，控制芯片包括軟件驅(qū)動(dòng)模塊、恒流環(huán)路模塊、恒壓環(huán)路模塊、軟驅(qū)動(dòng)模塊，PSR反激式變壓器通過(guò)反饋電路模塊與恒流環(huán)路模塊相連接，SR反激式變壓器通過(guò)采樣電路模塊與恒壓環(huán)路模塊相連接，恒流環(huán)路模塊和恒壓環(huán)路模塊的輸出端分別與軟驅(qū)動(dòng)模塊相連接。本發(fā)明與現(xiàn)有技術(shù)相比，提出了一種高精度的恒流恒壓芯片設(shè)計(jì)，使輸出電壓和輸出電流的精度得到大大提高。同時(shí)系統(tǒng)擁有較高的整機(jī)效率和穩(wěn)定，在芯片內(nèi)模塊的協(xié)調(diào)配合下使該芯片具備較高的工作性能。
【專利說(shuō)明】
一種PSR恒流恒壓AC/DC芯片
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及恒流恒壓控制芯片領(lǐng)域，具體涉及一種PSR恒流恒壓AC/DC芯片。
【背景技術(shù)】
[0002]在當(dāng)今社會(huì)中，人們的日常生活和工作中開始越來(lái)越多的使用到電子設(shè)備。而電源管理芯片的功能相當(dāng)于電子設(shè)備的“心臟”，它為電子設(shè)備起著對(duì)電能的轉(zhuǎn)換，分配，安全檢測(cè)和高效工作的管理功能。發(fā)展至今，開關(guān)電源已廣泛應(yīng)用在各種電子通信設(shè)備中，已經(jīng)逐漸成為了現(xiàn)代電子信息產(chǎn)業(yè)高速發(fā)展過(guò)程中不可或缺的一種關(guān)鍵核心技術(shù)。隨著半導(dǎo)體制造工藝技術(shù)的發(fā)展及集成電路工藝水平的不斷改進(jìn)，開關(guān)電源技術(shù)朝著高集成度、高效率、高可靠性、低噪聲和抗電磁干擾等傳統(tǒng)發(fā)展方向不斷繼續(xù)發(fā)展，傳統(tǒng)的大電流高速充電方案具備不可避免的缺點(diǎn):兼容性較差，充電器成本高，體積大?？焖俪潆姺桨傅奶岢鰧?duì)電源管理芯片的設(shè)計(jì)提出了新的挑戰(zhàn)，同時(shí)對(duì)開關(guān)電源的發(fā)展具有重要的意義。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的就是提供一種PSR恒流恒壓AC/DC芯片，其可有效的解決上述問(wèn)題，精確控制輸出的恒流和恒壓精度，同時(shí)保證了系統(tǒng)的簡(jiǎn)化和高效。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用了以下技術(shù)方案:
[0005]—種PSR恒流恒壓AC/DC芯片，其特征在于:包括控制芯片和PSR反激式變壓器，控制芯片包括軟件驅(qū)動(dòng)模塊、恒流環(huán)路模塊、恒壓環(huán)路模塊、軟驅(qū)動(dòng)模塊，PSR反激式變壓器通過(guò)反饋電路模塊與恒流環(huán)路模塊相連接，SR反激式變壓器通過(guò)采樣電路模塊與恒壓環(huán)路模塊相連接，恒流環(huán)路模塊和恒壓環(huán)路模塊的輸出端分別與軟驅(qū)動(dòng)模塊相連接。芯片內(nèi)還包括新型的采樣控制模塊和軟驅(qū)動(dòng)模塊，以及過(guò)壓欠壓、過(guò)溫保護(hù)和振蕩器等模塊。
[0006]具體的方案為:PSR反激式變壓器包括由繞組NAUX、原邊繞組NP、次邊繞組NS組成的輔助線圈繞組以及二極管D0、D1; 二極管Dl的負(fù)極分兩路分別連接電容CO的一端和電阻R3—端，二極管Dl的正極和原邊繞組NP—端均接入功率晶體管MO的漏極，電容CO、電阻R3以及原邊繞組NP的另一端均與吸收電路相連接，功率晶體管MO的柵極連接控制芯片的G引腳，功率晶體管MO的源極分兩路分別連接控制芯片的CS引腳和電阻RS的一端，繞組NAUX—端連接電阻Rl的一端，電阻Rl的另一端與電阻R2的一端相連接，電阻Rl、R2之間的接點(diǎn)接入控制芯片的FB引腳，電阻RS、電阻R2、繞組NAUX的另一端均接入外接信號(hào)；次邊繞組NS的一端連接二極管DO的正極，二極管DO負(fù)極分兩路分別連接電容Cl的一端、電阻RO的一端，電容C1、電阻RO的另一端均與次邊繞組NS的另一端相連接。其中:CS引腳用于采集外電路信息反饋給限流比較器決定功率管的關(guān)斷，F(xiàn)B引腳用于向控制芯片反饋經(jīng)過(guò)電阻分壓后的表示輸出電壓變化的信息，G引腳用于控制外部的功率管MO。
[0007]采樣電路模塊包括晶體管Vbias、運(yùn)算放大器CA，VDD連接晶體管Vbias的源極，晶體管Vbias的漏極連接晶體管M9的源極，運(yùn)算放大器CA的同相端分別連接晶體管M9、M1、M2的漏極，運(yùn)算放大器CA的反相端分別連接晶體管M5、M6、M7、M8的漏極以及電容C2的一端，運(yùn)算放大器CA的輸出端連接采樣信息輸出端SH，晶體管Ml的源極分三路分別連接晶體管M3的漏極、電容CO的一端、晶體管M8的源極，晶體管M2的源極分三路分別連接晶體管M7的源極、晶體管M4的漏極以及電容Cl的一端，晶體管M3、M4、M5、M6的源極以及電容C0、C1、C2的一端均與連接點(diǎn)A相連接。
[0008]軟驅(qū)動(dòng)電路模塊包括電平轉(zhuǎn)換模塊、觸發(fā)器，電平轉(zhuǎn)換模塊的兩個(gè)驅(qū)動(dòng)輸出端分別連接觸發(fā)器輸入端的R、S引腳，觸發(fā)器輸出端的Q引腳分別連接晶體管M1、M3、M5的柵極，觸發(fā)器輸出端的QN引腳分別連接晶體管M6、M9的柵極以及反相器CD的正極，VDD連接晶體管Ml的源極和晶體管M4的漏極，晶體管MI的漏極連接晶體管M2的源極，晶體管M2的漏極分三路分別連接晶體管M3、M5的漏極以及晶體管M4的柵極，晶體管M3、M5的源極接地，晶體管M4的源極分別連接晶體管M7、M8的漏極以及電阻Rl的一端，反相器CD的負(fù)極分別連接晶體管M7、M8的柵極以及晶體管M6的漏極，晶體管M6的源極接VDD，電阻RI的另一端連接電阻R2的一端，晶體管M3、M5、M7、M8的源極以及電阻R2的另一端均接地，晶體管M9、M10、M11、M12的源極接VDD，晶體管M12的柵漏短接，晶體管M12漏極分兩路分別連接晶體管M19、M13的漏極，晶體管Mll的柵漏短接，晶體管Mll的漏極與晶體管M18的漏極相連，晶體管Mll的柵極與晶體管MlO的柵極相連，晶體管MlO的漏極分四路分別連接晶體管M15、M16的漏極以及晶體管M14、M15的柵極，晶體管M9的漏極分兩路分別連接晶體管M17的漏極和反相器CE的正極，反相器CE的負(fù)極連接晶體管M13的柵極，M13的源極連接晶體管M14的漏極，電流源DC的負(fù)極連接VDD，電流源DC的正極分四路分別連接晶體管M20的漏極以及晶體管M18、M19、M20的柵極，晶體管Ml7的柵極連接反饋電壓VFB，晶體管Ml6的柵極連接電壓UP，晶體管M20、Ml9、Ml8、M17、M16、M15、M14的源極均接地。
[0009]電平轉(zhuǎn)換電路模塊包括晶體管Ml、M2、M3、M4和反相器CB，信號(hào)Driver-logic分別接入反相器CB的正極和晶體管M2的柵極，反相器CB的負(fù)極連接晶體管M3的柵極，VCC連接晶體管Ml、M4的源極，晶體管M2、M3的源極接地，晶體管Ml柵極、晶體管M3、M4的漏極均與DOWN端相連接，晶體管M4柵極、晶體管Ml、M2的漏極均與UP端相連接，UP端、DOWN端為該電平轉(zhuǎn)換電路模塊的驅(qū)動(dòng)信號(hào)輸出端，信號(hào)Driver-1ogic為驅(qū)動(dòng)控制信號(hào)。
[0010]該芯片通過(guò)檢測(cè)退磁時(shí)間從而調(diào)節(jié)系統(tǒng)工作頻率來(lái)實(shí)現(xiàn)一個(gè)新型的恒流控制方式，采樣電路模塊則是選取輔助繞組退磁時(shí)間區(qū)間的2/3點(diǎn)處作為反饋電壓的采樣點(diǎn)，進(jìn)而通過(guò)誤差放大器與設(shè)計(jì)閾值基準(zhǔn)的誤差放大，軟驅(qū)動(dòng)設(shè)計(jì)包括電平轉(zhuǎn)換模塊，軟驅(qū)動(dòng)模塊和圖騰柱結(jié)構(gòu)的柵極驅(qū)動(dòng)模塊，用來(lái)減小開關(guān)動(dòng)作EMI干擾和提高效率。
[0011]本發(fā)明與現(xiàn)有技術(shù)相比，提出了一種高精度的恒流恒壓芯片設(shè)計(jì)，使輸出電壓和輸出電流的精度得到大大提高。同時(shí)系統(tǒng)擁有較高的整機(jī)效率和穩(wěn)定，在芯片內(nèi)模塊的協(xié)調(diào)配合下使該芯片具備較高的工作性能。
【附圖說(shuō)明】
[0012]圖1為本發(fā)明的結(jié)構(gòu)示意圖；
[0013]圖2為反激式變壓器的結(jié)構(gòu)示意圖；
[0014]圖3為采樣電路模塊的電路結(jié)構(gòu)原理圖；
[0015]圖4為電平轉(zhuǎn)換電路模塊的結(jié)構(gòu)原理圖；
[0016]圖5為軟驅(qū)動(dòng)電路模塊的結(jié)構(gòu)原理圖。
【具體實(shí)施方式】
[0017]為了使本發(fā)明的目的及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合實(shí)施例對(duì)本發(fā)明進(jìn)行具體說(shuō)明。應(yīng)當(dāng)理解，以下文字僅僅用以描述本發(fā)明的一種或幾種具體的實(shí)施方式，并不對(duì)本發(fā)明具體請(qǐng)求的保護(hù)范圍進(jìn)行嚴(yán)格限定。
[0018]本發(fā)明中未詳細(xì)介紹的模塊，本領(lǐng)域普通技術(shù)人員可以按照現(xiàn)有技術(shù)中芯片所采用的手段進(jìn)行實(shí)施。
[0019]本發(fā)明采取的技術(shù)方案如圖1所示，一種高精度PSR恒流恒壓AC/DC芯片，包括PSR反激式變壓器、恒流環(huán)路模塊、恒壓環(huán)路模塊、控制電路模塊、采樣保持電路模塊和軟驅(qū)動(dòng)等模塊。PSR反饋控制系統(tǒng)通過(guò)添加輔助線圈繞組，利用輔助線圈繞組的反饋電壓和輸出電壓的關(guān)系對(duì)輸出電壓進(jìn)行反饋采樣，配合芯片中的恒流/恒壓控制環(huán)路，使輸出具有較高的精度，同時(shí)軟驅(qū)動(dòng)的慢速軟啟動(dòng)過(guò)程保證了 EMI，快速關(guān)斷設(shè)計(jì)保證了工作效率。
[0020]圖2為反激式變壓器，Controller為本發(fā)明所要設(shè)計(jì)的控制芯片，控制芯片有G、FB、CS三個(gè)引腳，CS引腳采集外電路信息從而反饋給限流比較器決定功率管的關(guān)斷，F(xiàn)B引腳反饋給芯片的是經(jīng)過(guò)電阻分壓后的表示輸出電壓變化的信息，最后從G引腳控制外部的功率管MO，電容CO和電阻R3并聯(lián)，一端接吸收電路，另一端接晶體管MO的漏極，原邊繞組NP—端接吸收電路，另一端接晶體管MO的漏極，功率晶體管MO的柵極接控制芯片的G引腳，源極接控制芯片的CS接口，電阻RS—端接晶體管MO的源極，另一端接外接信號(hào)，次邊繞組NS—端接二極管D O的正極，另一端接電容C O，D O負(fù)極接電容C O—端，電阻R O與電容C O并聯(lián)，繞組NAUX—端接電阻RS的一端，另一端接電阻Rl，Rl的另一端接電阻R2，R2的另一端接電阻RS，Rl和電阻R2的中間點(diǎn)與控制芯片的FB端相連接。
[0021]圖3為采樣電路的結(jié)構(gòu)圖，SH為采樣信息輸出端，VDD接晶體管Vbias的源極，Vbias的漏極接晶體管M9的源極，晶體管M9的漏極連接運(yùn)算放大器CA的同相端，晶體管Ml的漏極連接晶體管M9的漏極，其源極連接晶體管M3的漏極和電容CO的一端，晶體管M3的源極連接電容CO的另一端，晶體管M2的漏極連接晶體管M9的漏極和CA的同相端，其源極連接晶體管M7的源極和晶體管M4的漏極，晶體管M4的源極連接電容CI和電容CO的一端，電容CI的另一端連接晶體管M4的漏極，晶體管M8的源極連接Ml的源極，其漏極連接運(yùn)算放大器CA的反相端，CA反相端還連接晶體管M7的漏極和晶體管M5，M6的漏極，晶體管M5和M6的源極連接晶體管M3和M4的源極，電容C2的兩端分別連接晶體管M5和M6的源極和漏極。
[0022]圖4為電平轉(zhuǎn)換電路模塊的結(jié)構(gòu)圖，UP端和DOWN端為該模塊的驅(qū)動(dòng)信號(hào)輸出端，Driver-logic為驅(qū)動(dòng)控制信號(hào)，VCC連接晶體管Ml和M4的源極，晶體管Ml柵極連接晶體管M3的漏極和輸出down，Ml的漏極連接晶體管M2的漏極和輸出up，晶體管M4的柵極連接M2的漏極，其源極連接晶體管M3的漏極，晶體管M2的柵極接反相器CB的正極和輸入信號(hào)端，反相器CB的負(fù)極接晶體管M3的柵極，晶體管M2和M3的源極接地。
[0023]圖5為軟驅(qū)動(dòng)電路的結(jié)構(gòu)圖，Driver模塊為圖4中的電平轉(zhuǎn)換模塊，其兩個(gè)驅(qū)動(dòng)輸出端連接RS觸發(fā)器R和S引腳，晶體管Ml的源極和晶體管M4的漏極接VDD，VFB為反饋電壓，晶體管Ml的柵極接RS觸發(fā)器的Q端，漏極接晶體管M2的源極，M2的漏極接晶體管M3和M5的漏極，晶體管M3和M5的柵極連接觸發(fā)器Q端，其源極接地晶體管M4柵極接M2的漏極，其源極接晶體管M7和M8的漏極，晶體管M7的漏極接電阻Rl的一端，電阻Rl的另一端與電阻R2—端相接，晶體管M7、M8的源極和電阻R2的一端接地，晶體管M7、M8的柵極接反相器⑶的負(fù)極，反相器正極接RS觸發(fā)器的QN端，晶體管M6的源極接VDD，柵極接QN，漏極接反相器CD的負(fù)極，反相器⑶正極連接晶體管M9的柵極，晶體管M9、M10、M11、M12的源極接VDD，晶體管Ml 2的柵漏短接，其漏極連接晶體管M19的漏極，晶體管M19的柵極連接晶體管M20的柵極和電流源DC的正極，晶體管120的漏極連接電流源0(:的正極，晶體管120、119、118、117、116、115、114的源極接地，晶體管Mll的柵漏短接，與晶體管M18的漏極相連，晶體管M18的柵極接電流源DC的正極，晶體管MlO的柵極連接晶體管Mll的柵極，其漏極連接晶體管M16的漏極，晶體管M9的漏極連接反相器CE的正極和晶體管M17的漏極，反相器CE的負(fù)極接晶體管M13的柵極，M13的漏極接晶體管M12的漏極，其源極連接晶體管M14的漏極，晶體管M14、M15的柵極連接晶體管Ml O的漏極，晶體管Ml 5的漏極連接晶體管Ml O和Ml 6的漏極。
[0024]總之，本發(fā)明可有效的降低成本和簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，同時(shí)改良了 PSR技術(shù)固有的缺陷，實(shí)現(xiàn)了較高的恒流精度和輸出電壓精度，最終結(jié)合各個(gè)模塊的相互配合實(shí)現(xiàn)了一個(gè)高效率的恒流恒壓控制芯片。以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在獲知本發(fā)明中記載內(nèi)容后，在不脫離本發(fā)明原理的前提下，還可以對(duì)其作出若干同等變換和替代，這些同等變換和替代也應(yīng)視為屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種PSR恒流恒壓AC/DC芯片，其特征在于:包括控制芯片和PSR反激式變壓器，控制芯片包括軟件驅(qū)動(dòng)模塊、恒流環(huán)路模塊、恒壓環(huán)路模塊、軟驅(qū)動(dòng)模塊，PSR反激式變壓器通過(guò)反饋電路模塊與恒流環(huán)路模塊相連接，SR反激式變壓器通過(guò)采樣電路模塊與恒壓環(huán)路模塊相連接，恒流環(huán)路模塊和恒壓環(huán)路模塊的輸出端分別與軟驅(qū)動(dòng)模塊相連接。2.根據(jù)權(quán)利要求1所述的PSR恒流恒壓AC/DC芯片，其特征在于:PSR反激式變壓器包括由繞組NAUX、原邊繞組NP、次邊繞組NS組成的輔助線圈繞組以及二極管D0、D1; 二極管Dl的負(fù)極分兩路分別連接電容CO的一端和電阻R3—端，二極管Dl的正極和原邊繞組NP—端均接入功率晶體管MO的漏極，電容CO、電阻R3以及原邊繞組NP的另一端均與吸收電路相連接，功率晶體管MO的柵極連接控制芯片的G引腳，功率晶體管MO的源極分兩路分別連接控制芯片的CS引腳和電阻RS的一端，繞組NAUX—端連接電阻Rl的一端，電阻Rl的另一端與電阻R2的一端相連接，電阻Rl、R2之間的接點(diǎn)接入控制芯片的FB引腳，電阻RS、電阻R2、繞組NAUX的另一端均接入外接信號(hào)；次邊繞組NS的一端連接二極管DO的正極，二極管DO負(fù)極分兩路分別連接電容Cl的一端、電阻RO的一端，電容Cl、電阻RO的另一端均與次邊繞組NS的另一端相連接。其中:CS引腳用于采集外電路信息反饋給限流比較器決定功率管的關(guān)斷，F(xiàn)B引腳用于向控制芯片反饋經(jīng)過(guò)電阻分壓后的表示輸出電壓變化的信息，G引腳用于控制外部的功率管MO03.根據(jù)權(quán)利要求1所述的PSR恒流恒壓AC/DC芯片，其特征在于:采樣電路模塊包括晶體管Vbias、運(yùn)算放大器CA，VDD連接晶體管Vbias的源極，晶體管Vbias的漏極連接晶體管M9的源極，運(yùn)算放大器CA的同相端分別連接晶體管M9、M1、M2的漏極，運(yùn)算放大器CA的反相端分別連接晶體管M5、M6、M7、M8的漏極以及電容C2的一端，運(yùn)算放大器CA的輸出端連接采樣信息輸出端SH，晶體管Ml的源極分三路分別連接晶體管M3的漏極、電容CO的一端、晶體管M8的源極，晶體管M2的源極分三路分別連接晶體管M7的源極、晶體管M4的漏極以及電容Cl的一端，晶體管M3、M4、M5、M6的源極以及電容CO、C1、C2的一端均與連接點(diǎn)A相連接。4.根據(jù)權(quán)利要求1所述的PSR恒流恒壓AC/DC芯片，其特征在于:軟驅(qū)動(dòng)電路模塊包括電平轉(zhuǎn)換模塊、觸發(fā)器，電平轉(zhuǎn)換模塊的兩個(gè)驅(qū)動(dòng)輸出端分別連接觸發(fā)器輸入端的R、S引腳，觸發(fā)器輸出端的Q引腳分別連接晶體管M1、M3、M5的柵極，觸發(fā)器輸出端的QN引腳分別連接晶體管M6、M9的柵極以及反相器⑶的正極，VDD連接晶體管MI的源極和晶體管M4的漏極，晶體管Ml的漏極連接晶體管M2的源極，晶體管M2的漏極分三路分別連接晶體管M3、M5的漏極以及晶體管M4的柵極，晶體管M3、M5的源極接地，晶體管M4的源極分別連接晶體管M7、M8的漏極以及電阻Rl的一端，反相器CD的負(fù)極分別連接晶體管M7、M8的柵極以及晶體管M6的漏極，晶體管M6的源極接VDD，電阻RI的另一端連接電阻R2的一端，晶體管M3、M5、M7、M8的源極以及電阻R2的另一端均接地，晶體管M9、M10、M11、M12的源極接VDD，晶體管M12的柵漏短接，晶體管M12漏極分兩路分別連接晶體管M19、M13的漏極，晶體管M11的柵漏短接，晶體管M11的漏極與晶體管M18的漏極相連，晶體管M11的柵極與晶體管M1的柵極相連，晶體管M1的漏極分四路分別連接晶體管M15、M16的漏極以及晶體管M14、M15的柵極，晶體管M9的漏極分兩路分別連接晶體管M17的漏極和反相器CE的正極，反相器CE的負(fù)極連接晶體管M13的柵極，M13的源極連接晶體管M14的漏極，電流源DC的負(fù)極連接VDD，電流源DC的正極分四路分別連接晶體管M20的漏極以及晶體管M18、M19、M20的柵極，晶體管M17的柵極連接反饋電壓VFB，晶體管Ml 6的柵極連接電壓UP，晶體管M20、M19、M18、M17、M16、M15、M14的源極均接地。5.根據(jù)權(quán)利要求1所述的PSR恒流恒壓AC/DC芯片，其特征在于:電平轉(zhuǎn)換電路模塊包括晶體管Ml、M2、M3、M4和反相器CB，信號(hào)Driver-logic分別接入反相器CB的正極和晶體管M2的柵極，反相器CB的負(fù)極連接晶體管M3的柵極，VCC連接晶體管Ml、M4的源極，晶體管M2、M3的源極接地，晶體管Ml柵極、晶體管M3、M4的漏極均與DOWN端相連接，晶體管M4柵極、晶體管Ml、M2的漏極均與UP端相連接，UP端、DOWN端為該電平轉(zhuǎn)換電路模塊的驅(qū)動(dòng)信號(hào)輸出端，信號(hào)Driver-1ogic為驅(qū)動(dòng)控制信號(hào)。6.根據(jù)權(quán)利要求1所述的PSR恒流恒壓AC/DC芯片，其特征在于:還包括過(guò)壓欠壓模塊、過(guò)溫保護(hù)模塊和振蕩器模塊。
【文檔編號(hào)】H02M1/08GK105897015SQ201610422421
【公開日】2016年8月24日
【申請(qǐng)日】2016年6月13日
【發(fā)明人】李迪, 陳爽, 費(fèi)春龍, 賴睿, 董剛, 陳韻
【申請(qǐng)人】西安電子科技大學(xué)昆山創(chuàng)新研究院, 西安電子科技大學(xué)