示例的電流模式切換降壓穩(wěn)壓器700可以被配置為生成小于輸入電壓V in的DC 輸出電壓Vqut。在一個(gè)例子中，DC輸入電壓可以是3. 3伏特（V)，且DC輸出電壓可以是1. IV， 雖然可以進(jìn)行具有其他電壓電平的其他類型的階梯下降轉(zhuǎn)換。
[0051] 電感器L可以向輸出103輸送電流込以生成和維持輸出電壓Vi3ut。通過(guò)電感器L 向輸出103輸送的平均電流I1可以等于或基本等于在輸出103處的輸出電流。電感器L可 以具有連接到穩(wěn)壓器700的輸出103的一端和連接到切換電路107中的節(jié)點(diǎn)SW的相對(duì)端。
[0052] 用于示例的電流模式降壓穩(wěn)壓器700的切換電路107可以包括第一開(kāi)關(guān)704和第 二開(kāi)關(guān)706。第一和第二開(kāi)關(guān)704、706可以是各種類型的晶體管，作為例子，比如雙極結(jié)晶 體管（BJT)或場(chǎng)效應(yīng)晶體管（FET)(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET))。在示 例的電流模式降壓穩(wěn)壓器700中，第一開(kāi)關(guān)704是p溝道金屬氧化物半導(dǎo)體（PMOS)晶體管， 且第二開(kāi)關(guān)706是η溝道MOS (NMOS)晶體管，雖然可以使用其他類型的開(kāi)關(guān)。PMOS晶體管 704可以具有連接到輸入節(jié)點(diǎn)108的源極端子和連接到節(jié)點(diǎn)SW的漏極端子，其中，輸入節(jié)點(diǎn) 108向穩(wěn)壓器700供應(yīng)DC輸入電壓。NMOS晶體管706可以具有連接到節(jié)點(diǎn)SW和PMOS晶 體管704的漏極端子的漏極端子、以及連接到地GND的源極端子，該地GND可以具有零伏或 基本零伏的電壓電勢(shì)。
[0053] PMOS和NMOS晶體管704、706每個(gè)可以在"接通"和"斷開(kāi)"狀態(tài)之間切換。在"接 通"狀態(tài)中，晶體管704、706可以呈現(xiàn)相對(duì)低的電阻，且成比例的大量的電流可以在漏極和 源極端子之間流動(dòng)?；蛘撸?dāng)晶體管704、706處于"斷開(kāi)"狀態(tài)時(shí)，它們可以呈現(xiàn)相對(duì)無(wú)窮 大量的電阻，且沒(méi)有電流可以在漏極和源極端子之間流動(dòng)。
[0054] PMOS和NMOS晶體管704、706可以合作地切換"接通"和"斷開(kāi)"以在節(jié)點(diǎn)SW處生 成電壓信號(hào)Vsw。通過(guò)合作地切換，電壓V sw可以在對(duì)應(yīng)于邏輯"高"值（稱為邏輯"高"）的 電壓電平和對(duì)應(yīng)于邏輯"低"值（稱為邏輯"低"）的電壓電平之間振蕩或切換。使用對(duì)應(yīng) 于邏輯"高"和邏輯"低"的電壓電平來(lái)指代高電平和低電平之間的邏輯相關(guān)性或關(guān)系，這不 意味著限制為電壓電平或值的任何具體集合或從邏輯操作中生成。當(dāng)PMOS晶體管704處于 "接通"且NMOS晶體管606處于"斷開(kāi)"時(shí)，在節(jié)點(diǎn)SW處生成的電壓V sw可以具有邏輯"高" 電壓電平?；蛘?，當(dāng)PMOS晶體管104處于"斷開(kāi)"且NMOS晶體管106處于"接通"時(shí)，在節(jié) 點(diǎn)SW處生成的電壓V sw可以具有邏輯"低"電壓電平。在節(jié)點(diǎn)SW處的邏輯"高"電壓電平 可以通過(guò)DC輸入電壓Vin的電壓量來(lái)確定，低了跨越PMOS晶體管104的任何電壓降，邏輯 "低"電壓電平可以處于地GND或地GND附近，高出跨越NMOS晶體管106的任何電壓降。
[0055] 示例電流模式降壓穩(wěn)壓器700的驅(qū)動(dòng)器電路110可以向PMOS晶體管和NMOS晶體 管704、706輸出切換信號(hào)，以生成邏輯"高"和邏輯"低"電壓電平的電壓信號(hào)V sw。具體地， 驅(qū)動(dòng)器電路110可以包括PMOS驅(qū)動(dòng)器電路712,該P(yáng)MOS驅(qū)動(dòng)器電路712可以輸出被施加到 PMOS晶體管704的柵極端子以"接通"和"斷開(kāi)"PMOS晶體管704的切換信號(hào)。另外，驅(qū)動(dòng) 器電路110可以包括NMOS驅(qū)動(dòng)器電路714,該NMOS驅(qū)動(dòng)器電路714可以輸出被施加到NMOS 晶體管的柵極端子以"接通"和"斷開(kāi)"NMOS晶體管706的切換信號(hào)。在一些示例配置中， 切換信號(hào)可以是具有相關(guān)的占空比的脈寬調(diào)制（PWM)信號(hào)，雖然可以使用其他類型的切換 信號(hào)。
[0056] PMOS驅(qū)動(dòng)器電路712和NMOS驅(qū)動(dòng)器電路714可以輸出切換信號(hào)以合作地"接通" 和"斷開(kāi)"PMOS和NMOS晶體管712、714而生成用于電壓V sw的邏輯"高"和邏輯"低"電壓 電平。具體地，PMOS和NMOS驅(qū)動(dòng)器電路712、714可以輸出切換信號(hào)，使得當(dāng)PMOS晶體管 704 "接通"時(shí)NMOS晶體管706 "斷開(kāi)"，以生成用于電壓Vsw的邏輯"高"電壓電平，且使得 當(dāng)NMOS晶體管706 "接通"時(shí)PMOS晶體管704 "斷開(kāi)"，以生成用于電壓Vsw的邏輯"低"電 壓電平。
[0057] 由PMOS和NMOS驅(qū)動(dòng)器電路712、714輸出的切換信號(hào)可以具有與時(shí)鐘信號(hào)CLK的 周期對(duì)應(yīng)的周期T。另外，切換信號(hào)可以具有與置位和復(fù)位信號(hào)之間的時(shí)間差△ t對(duì)應(yīng)的占 空比，如先前描述的。由PMOS驅(qū)動(dòng)器電路712輸出的切換信號(hào)的占空比可以不同于由NMOS 驅(qū)動(dòng)器電路714輸出的切換信號(hào)的占空比，或它們可以對(duì)應(yīng)于周期T的不同部分，因?yàn)镻MOS 和NMOS晶體管712、714可以交替地為"接通"和"斷開(kāi)"以生成電壓Vsw的不同電壓電平。 作為例示，如果由PMOS驅(qū)動(dòng)器電路輸出的切換信號(hào)的占空比是40%，則PMOS晶體管704可 以在時(shí)鐘周期的40%期間是"接通"，且在時(shí)鐘周期的60%期間是"斷開(kāi)"。而由NMOS驅(qū)動(dòng) 器電路714輸出的切換信號(hào)的占空比可是60 %，使得NMOS晶體管706在PMOS晶體管704 是"斷開(kāi)"的時(shí)鐘周期的60%期間是"接通"，且在PMOS晶體管是"接通"的時(shí)鐘周期的40% 期間是"接通"。各種配置是可能的。
[0058] 在節(jié)點(diǎn)SW處的電壓信號(hào)Vsw的占空比可以對(duì)應(yīng)于施加到PMOS晶體管704的切換 信號(hào)的占空比。當(dāng)PMOS晶體管704 "接通"時(shí)，電壓Vsw具有作為邏輯"高"的電壓電平，且 當(dāng)PMOS晶體管704"斷開(kāi)"時(shí)，電壓V sw具有作為邏輯"低"的電壓電平。使用上述等式（1)， 在切換周期具有占空比D的情況下，PMOS晶體管704可以在周期T期間"接通"達(dá)持續(xù)時(shí)間 A t，這又使得電壓信號(hào)Vsw在持續(xù)時(shí)間Δ t期間具有邏輯"高"電壓電平。
[0059] 另外，電壓Vsw的電壓電平可以確定電流的斜升部分和斜降部分。當(dāng)電壓V sw具有 邏輯"高"電壓電平時(shí)，經(jīng)過(guò)電感器L的電流I^T以線性地增加或"斜升"?；蛘?，當(dāng)電壓V sw 是邏輯"低"時(shí)，電流可以線性地降低或"斜降"?；谶壿?高"和邏輯"低"電壓電平， 電流込可以在最大I Jmax)和最小]^ (min)電流值之間斜升和斜降。
[0060] 電感器電流込可以在時(shí)鐘信號(hào)CLK的連續(xù)的周期T期間斜升然后斜降。其中電 感器電流L斜升的周期T的部分可以與正施加到PMOS晶體管704的切換信號(hào)的占空比對(duì) 應(yīng)和/或成比例。也就是說(shuō)，施加到PMOS晶體管704的切換信號(hào)的占空比確定PMOS晶體 管"接通"多久，這確定了電壓V sw是邏輯"高"多久，這又確定了電感器電流込在周期T期 間的斜升部分，包括斜率和持續(xù)時(shí)間。
[0061] 圖7所示的示例電流模式降壓穩(wěn)壓器700可以通過(guò)接收具有與電感器電流的斜升 部分對(duì)應(yīng)和/或成比例的占空比的輸入信號(hào)，來(lái)生成依賴于占空比的斜坡補(bǔ)償信號(hào)。在圖7 所示的示例降壓穩(wěn)壓器700中，可以使用電壓信號(hào)V sw作為對(duì)斜坡補(bǔ)償電路102的輸入，因 為電壓Vsw具有與將PMOS晶體管"接通"以斜升電感器電路I啲切換信號(hào)的占空比對(duì)應(yīng)的 占空比。在可替換配置中，可以使用與電壓信號(hào)V sw不同的、具有與電感器電流込的斜升部 分對(duì)應(yīng)和/或成比例的占空比的信號(hào)。
[0062] 圖8示出了斜坡補(bǔ)償電路102的示意圖。斜坡補(bǔ)償電路102可以包括電流源I。 以生成初始電流來(lái)充電電容器C r以生成電壓V R。另外，該斜坡補(bǔ)償電路可以包括電流鏡 電路，該電流鏡電路使用電流鏡像技術(shù)以生成第一電流I1來(lái)生成補(bǔ)償傾斜信號(hào)的輸出電壓 Vrmp(即，斜坡補(bǔ)償電路102的輸出），其可以基于跨越電容器Cr的電壓Vr。電容器C r可以 包括單個(gè)電容器、多個(gè)電容器和/或被配置為存儲(chǔ)或放電電荷并生產(chǎn)與存儲(chǔ)的電荷成比例 的電壓的其他類型的電容或存儲(chǔ)設(shè)備或組件。第一電流^可以被供應(yīng)到斜坡補(bǔ)償電路的 輸出以生成輸出電壓V RMP。該輸出可以包括輸出負(fù)載、諸如輸出電阻器Rrmp，以在接收到第 一電流Ir時(shí)生成輸出電V rmp，雖然可以使用其他類型的負(fù)載。作為時(shí)間的函數(shù)的跨越電容 器Cr的電壓V河以產(chǎn)生在占空比的從0 %到100 %的范圍上非常近似于Dei sch函數(shù)的電 壓 Vrmpo
[0063] 斜坡補(bǔ)償電路102可以包括生成第一電流!^并向輸出電阻器R RMP供應(yīng)該第一電 流I1的至少一個(gè)第一晶體管Q i。在一個(gè)示例中，第一晶體管Q1可以是PMOS晶體管。第一 PMOS晶體管Q1的漏極端子可以連接到電阻器Rrmp，且第一 PMOS晶體管Q1的源極端子可以 連接到電壓源V。。。在一些例子中，電壓源V。?？梢耘cDC輸入電壓V IN相同或共用，雖然可以 使用與Vin不同的電壓用于電壓源V。。。從第一 PMOS晶體管Q1的源極端子流到漏極端子的 電流可以與流過(guò)第一 PMOS晶體管Q1的第一電流I i相同或基本相同。
[0064] 為了基于電壓％來(lái)生成第一電流I i，電壓Vr被轉(zhuǎn)換為第二電流12，然后，使用電流 鏡電路鏡像第二電流12以進(jìn)行電流鏡像。具體地，斜坡補(bǔ)償電路102可以包括電壓到電流 轉(zhuǎn)換器802以將電壓Vjf換為第二電流1 2。電壓到電流轉(zhuǎn)換器802可以具有連接到節(jié)點(diǎn) 801且接收電壓Vr的第一輸入。在一些示例配置中，電壓到電流轉(zhuǎn)換器802可以包括第二 輸入，其可以連接到地GND。電壓到電流轉(zhuǎn)換器802可以具有相關(guān)的跨導(dǎo) gni，這可以確定輸 出電流的改變與電壓到電流轉(zhuǎn)換器802的輸入電壓的改變的比率。電壓到電流轉(zhuǎn)換器802 的輸出可以是第二電流I 2，其可以等于電壓Vr和相關(guān)的跨導(dǎo)gni的乘積和/或與該乘積成比 例。
[0065] 第二電流12可以具有負(fù)極性，使得第二電流12朝向電壓到電流轉(zhuǎn)換器802的輸出 流動(dòng)。結(jié)果，第一電流I 1可以從第一 PMOS晶體管Q ^流到輸出電阻器R RMP。
[0066] 斜坡補(bǔ)償電路102可以包括連接到電壓到電流轉(zhuǎn)換器802的輸出的至少一個(gè)第二 晶