一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路的制作方法
【專利摘要】本實(shí)用新型公開了一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，電路僅采用一個(gè)比較器完成了電流檢測(cè)。比較器的負(fù)相輸入為電機(jī)電阻的端電壓Vsense，正相輸入為基準(zhǔn)電壓Vref或“0”電壓，根據(jù)電機(jī)電流的衰減情況將使能信號(hào)引入到比較器中以選擇輸入信號(hào)為基準(zhǔn)電壓Vref或“0”電壓。比較器包括基準(zhǔn)電路、差分比較器和共射級(jí)放大器。在電機(jī)電流處于上升階段時(shí)，比較器的輸入為Vref，當(dāng)Vsense大于Vref時(shí)，輸出高電平，實(shí)現(xiàn)輸出峰值電流的設(shè)定；在電機(jī)電流處于快速衰減階段時(shí)，比較器的正相輸入為“0”電壓，當(dāng)Vsense大于“0”時(shí)，輸出高電平，實(shí)現(xiàn)逆流保護(hù)。本實(shí)用新型相較于傳統(tǒng)的電流檢測(cè)電路結(jié)構(gòu)更加簡(jiǎn)單，成本也較低。
【專利說明】—種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，尤其涉及電機(jī)處于混合衰減模式并具有同步整流功能時(shí)的電流檢測(cè)電路。
【背景技術(shù)】
[0002]步進(jìn)電機(jī)是一種將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元步進(jìn)電機(jī)件。當(dāng)步進(jìn)驅(qū)動(dòng)器接收到脈沖信號(hào)后，就驅(qū)動(dòng)步進(jìn)電機(jī)按設(shè)定的方向轉(zhuǎn)動(dòng)一個(gè)固定的角度，即步距角，步進(jìn)電機(jī)的旋轉(zhuǎn)是以固定的角度一步一步運(yùn)行的。步進(jìn)電機(jī)可以通過控制脈沖個(gè)數(shù)控制角位移量，以達(dá)到準(zhǔn)確定位的目的，同時(shí)可通過控制脈沖頻率控制電機(jī)轉(zhuǎn)動(dòng)的速度和加速度，以達(dá)到調(diào)速的目的。
[0003]目前，步進(jìn)電機(jī)對(duì)步距角基本上采用電流細(xì)分法進(jìn)行細(xì)分。將電機(jī)線圈中電流按照正弦波離散后得到的電流點(diǎn)作為細(xì)分點(diǎn)，當(dāng)電機(jī)線圈的電流達(dá)到了設(shè)定的細(xì)分點(diǎn)后，通過電路控制電機(jī)線圈電流進(jìn)入衰減過程。否則步進(jìn)電機(jī)將會(huì)出現(xiàn)角度過沖的后果，造成步進(jìn)電機(jī)定位不準(zhǔn)，運(yùn)行過程不平穩(wěn)等不良現(xiàn)象。并且根據(jù)步進(jìn)電機(jī)的運(yùn)行速度不同，采取的電流衰減模式也相應(yīng)變化。電流衰減模式分為三類:快衰減模式、慢衰減模式和混合衰減模式。
[0004]在采用混合衰減模式和具有同步整流功能的步進(jìn)電機(jī)驅(qū)動(dòng)芯片中，當(dāng)電機(jī)電流處于上升階段時(shí)，輸出的電流需要控制在穩(wěn)定值以上，因此需要通過電流檢測(cè)電路實(shí)現(xiàn)輸出峰值電流的設(shè)定。當(dāng)電機(jī)處于快速衰減時(shí)，由于衰減過快，可能會(huì)出現(xiàn)電流逆流，造成電機(jī)運(yùn)行不穩(wěn)定，這時(shí)，需要通過電流檢測(cè)電路在電流衰減至“O”時(shí)，關(guān)閉同步整流功能，防止電流逆流。
[0005]傳統(tǒng)電流檢測(cè)電路通常采用兩個(gè)比較器，如圖1所示，在電流上升階段，電流檢測(cè)電路對(duì)檢測(cè)到的電阻端電壓Vsense與基準(zhǔn)電壓Vref進(jìn)行比較，實(shí)現(xiàn)輸出峰值電流的設(shè)定。當(dāng)電機(jī)電流處于快速衰減的情況時(shí)，電流檢測(cè)電路對(duì)電阻端電壓Vsmse與電壓“0”，即如圖1所示的接地，進(jìn)行比較，以防止電流逆流。但是采用兩個(gè)比較器，結(jié)構(gòu)過于復(fù)雜。
[0006]因此，本領(lǐng)域的技術(shù)人員致力于開發(fā)一種結(jié)構(gòu)簡(jiǎn)單的電流檢測(cè)電路，以實(shí)現(xiàn)對(duì)電機(jī)驅(qū)動(dòng)芯片的電流。
實(shí)用新型內(nèi)容
[0007]有鑒于現(xiàn)有技術(shù)的上述缺陷，本實(shí)用新型所要解決的技術(shù)問題是提供一種采用一個(gè)比較器的用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路。
[0008]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其特征在于，所述電流檢測(cè)電路采用一個(gè)比較器完成，所述比較器負(fù)相輸入為電機(jī)電阻的端電壓，所述比較器的正相輸入為基準(zhǔn)電壓(U或直接接地的“O”電壓；
[0009]所述比較器包括若干電阻、若干MOS管、若干電感、基準(zhǔn)電路、差分比較器和共射級(jí)放大器；[0010]所述基準(zhǔn)電路包括MOS管(Ml)、電阻(Rl)和晶體管(QI)，所述基準(zhǔn)電路用于產(chǎn)生恒定電壓(Vb);
[0011]所述差分比較器包括晶體管(Q2 )、晶體管(Q3 )、晶體管(Q4 )、晶體管(Q5 )、晶體管(Q6 )、晶體管(Q7 )、MOS管(M3 )、MOS管(M4 )和MOS管(M5 )，并且采用共集共射輸入；所述電機(jī)電阻的端電壓(Vsmse)通過所述晶體管(Q2)的基極輸入到所述比較器中，所述基準(zhǔn)電壓(Vref)或所述“O”電壓通過所述晶體管(Q7)的基極輸入到所述比較器；
[0012]所述共射級(jí)放大器包括MOS管(M6 )和晶體管(Q8 );
[0013]所述MOS管(M6)的源極和所述晶體管(Q8)的發(fā)射極之間輸出信號(hào)(out)，所述輸出信號(hào)(out)的電平受所述差分比較器和所述共射級(jí)放大器控制。
[0014]進(jìn)一步地，所述基準(zhǔn)電路的所述MOS管(Ml)的源極與電源(Vdd)相連，漏極通過所述電阻(Rl)與所述晶體管(Ql)的集電極相連；所述晶體管(Ql)的發(fā)射極與地(GND)相連，基極與所述MOS管(Ml)的漏極相連。
[0015]進(jìn)一步地，所述差分比較器中，所述晶體管(Q2)的集電極、所述晶體管(Q5)的發(fā)射極、所述晶體管(Q6)的發(fā)射極和所述晶體管(Q7)的集電極與所述地(GND)連接；所述晶體管(Q2)的基極與所述晶體管(Q9)的發(fā)射極通過所述電感連接，發(fā)射極與所述晶體管(Q3)的基極連接；所述晶體管(Q3)的發(fā)射極通過所述MOS管(M4)與所述電源(Vdd)連接，集電極與所述晶體管(Q5)的集電極連接；所述晶體管(Q5)的基極分別與所述晶體管(Q3)的集電極和所述晶體管(Q6)的基極連接；所述晶體管(Q6)的集電極與所述晶體管(Q4)的集電極相連；所述晶體管(Q4)的發(fā)射極通過所述MOS管(M4)與所述電源(VDD)連接，基極與所述晶體管(Q7)的發(fā)射極連接；
[0016]所述MOS管(M3)的源極、所述MOS管(M4)的源極和所述MOS管(M5)的源極與所述電源(Vdd)相連；所述MOS管(M3)的漏極與所述晶體管(Q3)的基極連接；所述MOS管(M4)的漏極分別于所述晶體管(Q3)和所述晶體管(Q4)的發(fā)射極連接；所述MOS管(M5)的漏極與所述晶體管(Q4)的基極連接。
[0017]進(jìn)一步地，所述共射級(jí)放大器中，所述MOS管(M6)的漏極與所述晶體管(Q8)的集電極連接，源極與所述電源(Vdd)相連；所述晶體管(Q8)的發(fā)射極與所述地(GND)連接，基極與所述晶體管(Q4)的集電極和所述晶體管(Q6)的集電極連接。
[0018]進(jìn)一步地，所述MOS管(Ml)、所述MOS管(M2)、所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)和所述MOS管(M6)的柵極連接在一起。
[0019]進(jìn)一步地，所述比較器還在所述MOS管(M7)的柵極和所述MOS管(M9)的柵極引入了使能信號(hào)(EN)。
[0020]進(jìn)一步地，所述MOS管(M9)的柵極的所述使能信號(hào)(EN)根據(jù)電機(jī)電流的情況選擇將所述基準(zhǔn)信號(hào)(U或所述“O”電壓作為輸入信號(hào)輸入到所述電流檢測(cè)電路。
[0021]進(jìn)一步地，所述使能信號(hào)(EN)根據(jù)電機(jī)電流的情況驅(qū)動(dòng)所述MOS管(M7)，并在所述MOS管(M7)導(dǎo)通時(shí)，所述電機(jī)電阻的端電壓(Vsmse)受所述恒定電壓(Vb)鉗位。
[0022]在本實(shí)用新型的一個(gè)較佳實(shí)施例中，所述MOS管(Ml )、所述MOS管(M2 )、所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)、所述MOS管(M6)和所述MOS管(M7)是NMOS管，所述MOS管(M8)和所述MOS管(M9)是PMOS管。
[0023]在本實(shí)用新型的一個(gè)較佳實(shí)施例中，所述晶體管(Ql)、所述晶體管(Q5 )、所述晶體管(Q6)、所述晶體管(Q8)和所述晶體管(Q9)采用NPN型晶體管；所述晶體管(Q2)、所述晶體管(Q3 )、所述晶體管(Q4 )和所述晶體管(Q7 )采用PNP型晶體管。
[0024]在本實(shí)用新型的一個(gè)較佳實(shí)施方式中，電流檢測(cè)電路有一個(gè)比較器完成，比較器包括:MOS管、電阻、電感、基準(zhǔn)電路、差分比較器和共射比較器?；鶞?zhǔn)電壓VMf或“O”電壓、電機(jī)電阻的端電壓Vsense做為輸入信號(hào)輸入到比較器中。同時(shí)在比較器中引入了使能信號(hào)EN，使能信號(hào)EN是根據(jù)電機(jī)電流的上升階段或衰減階段變化的，電機(jī)電流處于上升階段，使能信號(hào)EN為高電平；電機(jī)電流處于快速衰減階段，使能信號(hào)EN處于低電平。
[0025]在電機(jī)電流處于上升階段時(shí)，使能信號(hào)EN為高電平，比較器的正相輸入為VMf，當(dāng)比較器檢測(cè)到Vsmse大于Nref時(shí)，比較器輸出高電平。
[0026]在電機(jī)電流處于快速衰減階段時(shí)，使能信號(hào)EN為低電平，比較器的正相輸入為“O”電壓，當(dāng)檢測(cè)到Vsense大于“O”時(shí)，比較器輸出高電平。
[0027]本實(shí)用新型的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，僅僅采用一個(gè)比較器，SP實(shí)現(xiàn)了在電流上升模式中設(shè)定輸出峰值電流，在電流快速衰減模式中進(jìn)行逆流保護(hù)。本實(shí)用新型相較于傳統(tǒng)的電流檢測(cè)電路結(jié)構(gòu)更加簡(jiǎn)單，成本也較低。
[0028]以下將結(jié)合附圖對(duì)本實(shí)用新型的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本實(shí)用新型的目的、特征和效果。
【專利附圖】

【附圖說明】
[0029]圖1是一種傳統(tǒng)的電流檢測(cè)電路的結(jié)構(gòu)示意圖；
[0030]圖2是本實(shí)用新型的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路的結(jié)構(gòu)示意圖；
[0031]圖3是本實(shí)用新型的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路的比較器的具體電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0032]下面結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施例作詳細(xì)說明:本實(shí)施例在以本實(shí)用新型技術(shù)方案前提下進(jìn)行實(shí)施，給出了詳細(xì)的實(shí)施方式和具體的操作過程，但本實(shí)用新型的保護(hù)范圍不限于下述的實(shí)施例。
[0033]本實(shí)用新型的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路的結(jié)構(gòu)如圖2所示，僅僅包括一個(gè)比較器，比較器的正相輸入為基準(zhǔn)電壓Vref或者“O”電壓，具體由電機(jī)電流所處的階段決定，處于上升階段，輸入為基準(zhǔn)電壓Vm ;處于快速衰減階段，輸入為“O”電壓。比較器的負(fù)相輸入為電機(jī)電阻的端電壓vsmse;。
[0034]比較器的具體電路如圖3所示，包括若干電阻、若干MOS管、若干電感、基準(zhǔn)電路、差分比較器和共射級(jí)放大器；
[0035]基準(zhǔn)電路包括MOS管Ml、電阻Rl和晶體管Ql。MOS管Ml的源極與電源Vdd相連，漏極通過電阻Rl與晶體管Ql的集電極相連；所晶體管Ql的發(fā)射極與地GND相連，基極與MOS管Ml的漏極相連。在電阻Rl和晶體管Ql的集電極之間輸出恒定電壓VB。
[0036]差分比較器包括晶體管Q2、晶體管Q3、晶體管Q4、晶體管Q5、晶體管Q6、晶體管Q7、MOS管M3、MOS管M4和MOS管M5，并且采用共集共射輸入。電機(jī)電阻的端電壓Vsense通過晶體管Q2的基極輸入到比較器中，基準(zhǔn)電壓Vief或“0”電壓通過晶體管Q7的基極輸入到比較器。差分比較器的晶體管Q2的集電極、晶體管Q5的發(fā)射極、晶體管Q6的發(fā)射極和晶體管Q7的集電極與地GND連接；晶體管Q2的基極與晶體管Q9的發(fā)射極通過電感連接，發(fā)射極與晶體管Q3的基極連接；晶體管Q3的發(fā)射極通過MOS管M4與電源Vdd連接，集電極與晶體管Q5的集電極連接；晶體管Q5的基極分別與晶體管Q3的集電極和晶體管Q6的基極連接；晶體管Q6的集電極與晶體管Q4的集電極相連；晶體管Q4的發(fā)射極通過MOS管M4與電源VDD連接，基極與晶體管Q7的發(fā)射極連接；M0S管M3的源極、MOS管M4的源極、MOS管M5的源極與電源Vdd相連；M0S管M3的漏極與晶體管Q3的基極連接；M0S管M4的漏極分別與晶體管Q3和晶體管Q4的發(fā)射極連接；M0S管M5的漏極與晶體管Q4的基極連接。
[0037]共射級(jí)放大器包括MOS管M6和晶體管Q8，M0S管M6的漏極與晶體管Q8的集電極連接，，MOS管M6的源極與電源Vdd相連；晶體管Q8的發(fā)射極與地GND連接，基極與晶體管Q4的集電極和晶體管Q6的集電極連接。
[0038]MOS管M6的源極和晶體管Q8的發(fā)射極之間輸出信號(hào)out，輸出信號(hào)out的電平受差分比較器和共射級(jí)放大器控制。
[0039]比較器還包括MOS管M7、MOS管M8和MOS管M9，并且，在MOS管M7的柵極和MOS管M9的柵極弓丨入了使能信號(hào)EN。MOS管M7處的使能信號(hào)EN根據(jù)電機(jī)電流的情況驅(qū)動(dòng)MOS管M7,并在MOS管M7導(dǎo)通時(shí)，使電機(jī)電阻的端電壓Vsense受恒定電壓Vb鉗位。MOS管M9處的使能信號(hào)EN根據(jù)電機(jī)電流的情況選擇將基準(zhǔn)信號(hào)VMf或“O”電壓作為輸入信號(hào)輸入到電流檢測(cè)電路。
[0040]進(jìn)一步地，MOS管 M1、M0S 管 M2、MOS 管 M3、MOS 管 M4、M0S 管 M5 和 MOS 管 M6 的柵極連接在一起。
[0041]在本實(shí)用新型的一個(gè)較佳實(shí)施例中，1105管祖、1?)5管12、1?)5管10、1?)5管14、皿03管M5、MOS管M6和MOS管M7采用NMOS管，MOS管M8和MOS管M9采用PMOS管。
[0042]在本實(shí)用新型的一個(gè)較佳實(shí)施例中，晶體管Ql、晶體管Q5、晶體管Q6、晶體管Q8和晶體管Q9采用NPN型晶體管；晶體管Q2、晶體管Q3、晶體管Q4和所述晶體管Q7采用PNP型晶體管。
[0043]本實(shí)用新型的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，在其比較器中引入了使能信號(hào)EN，使能信號(hào)EN是根據(jù)電機(jī)電流的上升階段或衰減階段變化的，電機(jī)電流處于上升階段，使能信號(hào)EN為高電平；電機(jī)電流處于快速衰減階段，使能信號(hào)EN處于低電平。
[0044]在電機(jī)電流處于上升階段時(shí)，使能信號(hào)EN為高電平，MOS管M9導(dǎo)通，MOS管M7和MOS管M8截止，比較器的正相輸入為基準(zhǔn)電壓VMf。此時(shí)，電流處于上升階段，即電機(jī)電阻的端電壓Vsmse從“O”開始慢慢變大，晶體管Q9關(guān)斷，恒定電壓Vb不對(duì)電機(jī)電阻端電壓Vs.產(chǎn)生影響。當(dāng)比較器檢測(cè)到Vsmse大于Nref時(shí)，比較器輸出信號(hào)out為高電平，實(shí)現(xiàn)輸出峰值電流的設(shè)定。
[0045]在電機(jī)電流處于快速衰減階段時(shí)，使能信號(hào)EN為低電平，MOS管M9截止，MOS管M7和MOS管M8導(dǎo)通，比較器的正相輸入為“O”電壓。同時(shí)為了在輸出電流下降為“O”之前就使比較器起作用，導(dǎo)通的MOS管M7引入一個(gè)失調(diào)，此時(shí)電機(jī)電阻端電壓Vsense從負(fù)電壓開始慢慢增大，由于在快速衰減模式下，電機(jī)電阻端電壓Vs可能會(huì)到一個(gè)很負(fù)的值，這樣會(huì)使比較器的晶體管和MOS管進(jìn)入飽和區(qū)，影響比較器的速度，因此通過恒定電壓Vb鉗位Vsense的最大負(fù)值，避免在快速衰減模式中比較器的體管和MOS管進(jìn)入飽和區(qū)，當(dāng)檢測(cè)到電機(jī)電阻端電壓Vsmse大于“O”時(shí)，比較器輸出信號(hào)out為高電平，實(shí)現(xiàn)逆流保護(hù)。
[0046]以上詳細(xì)描述了本實(shí)用新型的較佳具體實(shí)施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)無需創(chuàng)造性勞動(dòng)就可以根據(jù)本實(shí)用新型的構(gòu)思作出諸多修改和變化。因此，凡本【技術(shù)領(lǐng)域】中技術(shù)人員依本實(shí)用新型的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實(shí)驗(yàn)可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其特征在于，所述電流檢測(cè)電路采用一個(gè)比較器完成，所述比較器負(fù)相輸入為電機(jī)電阻的端電壓(vsmso)所述比較器的正相輸入為基準(zhǔn)電壓(vMf)或直接接地的“O”電壓； 所述比較器包括若干電阻、若干MOS管、若干電感、基準(zhǔn)電路、差分比較器和共射級(jí)放大器；在所述MOS管(Μ7)的柵極和所述MOS管(Μ9)的柵極引入了使能信號(hào)(EN);所述使能信號(hào)(EN)的電平受電機(jī)電流的情況控制； 所述基準(zhǔn)電路包括MOS管(Ml)、電阻(Rl)和晶體管(Q1)，所述基準(zhǔn)電路用于產(chǎn)生恒定電壓(Vb); 所述差分比較器包括晶體管(Q2)、晶體管(Q3)、晶體管(Q4)、晶體管(Q5)、晶體管(06)、晶體管(07)、1?5管(10)、1?)5管(皿4)和 MOS 管(M5)； 所述電機(jī)電阻的端電壓(Vsmse)通過所述晶體管(Q2)的基極輸入到所述比較器中，所述基準(zhǔn)電壓(VMf)或所述“O”電壓通過所述晶體管(Q7)的基極輸入到所述比較器； 所述共射級(jí)放大器包括MOS管(M6)和晶體管(Q8)； 所述MOS管(M6)的源極和所述晶體管(Q8)的發(fā)射極之間輸出信號(hào)(out)， 所述輸出信號(hào)(out)的電平受所述差分比較器和所述共射級(jí)放大器控制。
2.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述基準(zhǔn)電路的所述MOS管(Ml)的源極與電源(Vdd)相連，漏極通過所述電阻(Rl)與所述晶體管(Ql)的集電極相連；所述晶體管(Ql)的發(fā)射極與地(GND)相連，基極與所述MOS管(Ml)的漏極相連。
3.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述差分比較器中，所述晶體管(Q2)的集電極、所述晶體管(Q5)的發(fā)射極、所述晶體管(Q6)的發(fā)射極和所述晶體管(Q7)的集電極與所述地(GND)連接；所述晶體管(Q2)的基極與所述晶體管(Q9)的發(fā)射極通過所述電感連接，發(fā)射極與所述晶體管(Q3)的基極連接；所述晶體管(Q3)的發(fā)射極通過所述MOS管(M4)與所述電源(Vdd)連接，集電極與所述晶體管(Q5)的集電極連接；所述晶體管(Q5)的基極分別與所述晶體管(Q3)的集電極和所述晶體管(Q6)的基極連接；所述晶體管(Q6)的集電極與所述晶體管(Q4)的集電極相連；所述晶體管(Q4)的發(fā)射極通過所述MOS管(M4)與所述電源(Vdd)連接，基極與所述晶體管(Q7)的發(fā)射極連接； 所述MOS管(M3)的源極、所述MOS管(M4)的源極和所述MOS管(M5)的源極與所述電源(Vdd)相連；所述MOS管(M3)的漏極與所述晶體管(Q3)的基極連接；所述MOS管(M4)的漏極分別于所述晶體管(Q3)和所述晶體管(Q4)的發(fā)射極連接；所述MOS管(M5)的漏極與所述晶體管(Q4)的基極連接。
4.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述共射級(jí)放大器中，所述MOS管(M6)的漏極與所述晶體管(Q8)的集電極連接，源極與所述電源(Vdd)相連；所述晶體管(Q8)的發(fā)射極與所述地(GND)連接，基極與所述晶體管(Q4)的集電極和所述晶體管(Q6)的集電極連接。
5.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述比較器中，所述MOS管(Ml)、所述MOS管(M2)、所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)和所述MOS管(M6)的柵極連接在一起。
6.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述MOS管(M9)的柵極的所述使能信號(hào)(EN)根據(jù)電機(jī)電流的情況選擇將所述基準(zhǔn)信號(hào)(VMf)或所述“O”電壓作為輸入信號(hào)輸入到所述電流檢測(cè)電路。
7.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述使能信號(hào)(EN)根據(jù)電機(jī)電流的情況驅(qū)動(dòng)所述MOS管(M7)，并在所述MOS管(M7)導(dǎo)通時(shí)，所述電機(jī)電阻的端電壓(Vsmse)受所述恒定電壓(Vb)鉗位。
8.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述MOS管(Ml)、所述MOS管(M2)、所述MOS管(M3)、所述MOS管(M4)、所述MOS管(M5)、所述MOS管(M6)和所述MOS管(M7)是NMOS管，所述MOS管(M8)和所述MOS管(M9)是PMOS管。
9.如權(quán)利要求1所述的一種用于電機(jī)驅(qū)動(dòng)芯片的電流檢測(cè)電路，其中，所述晶體管(Q1)、所述晶體管(Q5)、所述晶體管(Q6)、所述晶體管(Q8)和所述晶體管(Q9)采用NPN型晶體管；所述晶體管(Q2)、所述晶體管(Q3)、所述晶體管(Q4)和所述晶體管(Q7)采用PNP型晶 體管。
【文檔編號(hào)】H02P8/36GK203574578SQ201320755119
【公開日】2014年4月30日 申請(qǐng)日期:2013年11月25日 優(yōu)先權(quán)日:2013年11月25日
【發(fā)明者】姚遠(yuǎn), 黃武康, 楊志飛, 代軍, 湛衍, 王良坤, 陳路鵬, 夏存寶, 萬(wàn)巧玲 申請(qǐng)人:嘉興中潤(rùn)微電子有限公司