專利名稱：高效開關(guān)電容器功率轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
公開的實(shí)施例一般地涉及用于傳遞不同電勢(shì)的DC功率的技術(shù)。更具體地，公開的 實(shí)施例涉及使用諧振時(shí)鐘電路產(chǎn)生用于開關(guān)晶體管的柵極驅(qū)動(dòng)信號(hào)的高效開關(guān)電容器功 率轉(zhuǎn)換技術(shù)。
背景技術(shù)：
電池性能對(duì)于諸如膝上計(jì)算機(jī)的便攜式計(jì)算設(shè)備的高效操作是至關(guān)重要的。為了 提供更高的供電電壓，便攜式計(jì)算設(shè)備內(nèi)的電池單元(battery cell)通常被串聯(lián)堆疊在電 池組(battery pack)內(nèi)。由于導(dǎo)電損耗(conduction loss)在這種串聯(lián)布置中較低，因此 這種布置有效地提供功率。不幸的是，當(dāng)功率隨后被下轉(zhuǎn)換以便為某些系統(tǒng)組件提供較低 的電壓時(shí)，以這種方式提供功率的效率低。例如，通常使用僅能實(shí)現(xiàn)90%效率或更低的降壓 轉(zhuǎn)換器(buck converter)或其它下轉(zhuǎn)換技術(shù)對(duì)功率進(jìn)行下轉(zhuǎn)換(注意，功率=I * V，而導(dǎo) 電損耗與I2R成比例)。電池管理單元(BMU)通?？刂齐姵亟M的充電和放電處理。然而，如果構(gòu)成電池組 的電池單元的容量不匹配，電池組可能遭受不平衡狀態(tài)的損傷。由于具有最高充電狀態(tài)的 單元將引發(fā)充電處理的中斷，不平衡的電池組具有減少的容量，這意味著具有較低充電狀 態(tài)的單元永遠(yuǎn)不會(huì)被完全充電。另外，當(dāng)電池組放電時(shí)，即使其它單元中可能剩余有電荷， 但具有最少電荷的單元可以引發(fā)放電處理停止。作為串聯(lián)布置電池單元以便實(shí)現(xiàn)更高電壓的替換，可以使用電壓轉(zhuǎn)換器增加輸出 電壓。然而，已有的電壓轉(zhuǎn)換器設(shè)計(jì)具有效率低的問題，即顯著的功率損耗。

發(fā)明內(nèi)容
本發(fā)明的某些實(shí)施例提供了一種將較低電壓高效轉(zhuǎn)換為較高電壓的系統(tǒng)。該系統(tǒng) 包括接收較低電壓的輸入，以及提供較高電壓的輸出。該系統(tǒng)還包括具有較高電勢(shì)端子和 較低電勢(shì)端子的第一電容器，以及第一組開關(guān)設(shè)備，該第一組開關(guān)設(shè)備可選擇性地在較低 電壓、較高電壓和被稱為“基電壓”的低于該較低電壓的電壓之間耦接第一電容器的較高電 勢(shì)端子和較低電勢(shì)端子。該系統(tǒng)附加地包括產(chǎn)生具有大體非重疊時(shí)鐘相位的時(shí)鐘信號(hào)的諧 振時(shí)鐘電路，所述非重疊時(shí)鐘相位包括第一相位和第二相位。該諧振時(shí)鐘電路配置為控制 第一組開關(guān)設(shè)備，使得在第一相位期間，第一電容器的較高電勢(shì)端子被耦接到較低電壓，并 且第一電容器的較低電勢(shì)端子被耦接到基電壓，以及在第二相位期間，第一電容器的較高 電勢(shì)端子被耦接到較高電壓，并且第一電容器的較低電勢(shì)端子被耦接到較低電壓。在某些實(shí)施例中，所述諧振時(shí)鐘電路是LC振蕩器電路，其包括至少一個(gè)電感L和 至少部分地由一個(gè)或多個(gè)開關(guān)設(shè)備的柵極形成的至少一個(gè)電容C。在某些實(shí)施例中，該系統(tǒng)還包括提供較低電壓的電池，其中該電池的較低電勢(shì)端 子被耦接到基電壓，并且該電池的較高電勢(shì)端子被耦接到較低電壓。在某些實(shí)施例中，該電池包括多個(gè)電池單元，所述多個(gè)電池單元并聯(lián)在輸入和基電壓之間。在某些實(shí)施例中，該系統(tǒng)還包括第二組開關(guān)設(shè)備和第二電容器。在這些實(shí)施例中， 該諧振時(shí)鐘電路附加地被配置為控制第二組開關(guān)設(shè)備，使得在第一相位期間，第二電容器 的較高電勢(shì)端子被耦接到較高電壓，并且第二電容器的較低電勢(shì)端子被耦接到較低電壓， 以及在第二相位期間，第二電容器的較高電勢(shì)端子被耦接到較低電壓，并且第二電容器的 較低電勢(shì)端子被耦接到基電壓。在某些實(shí)施例中，該系統(tǒng)還包括耦接在輸出和基電壓之間的輸出電容器。該系統(tǒng) 還可以包括耦接在輸入和基電壓之間的輸入電容器。在某些實(shí)施例中，第一組開關(guān)設(shè)備包括在第一相位期間，將第一電容器的較高電 勢(shì)端子耦接到較低電壓的第一開關(guān)；在第一相位期間，將第一電容器的較低電勢(shì)端子耦接 到基電壓的第二開關(guān)；在第二相位期間，將第一電容器的較高電勢(shì)端子耦接到較高電壓的 第三開關(guān)；以及在第二相位期間，將第一電容器的較低電勢(shì)端子耦接到較低電壓的第四開 關(guān)。在某些實(shí)施例中，諧振時(shí)鐘電路包括第一相位輸出和第二相位輸出。它還包括耦 接在振蕩器電壓源和第一相位輸出之間的第一電感器，以及耦接在振蕩器電壓源和第二相 位輸出之間的第二電感器。該諧振時(shí)鐘電路附加地包括第一晶體管和第二晶體管，該第一 晶體管的源極端子耦接到基電壓或比基電壓低的電壓，漏極端子耦接到第一相位輸出、并 且柵極端子耦接到第二相位輸出，以及該第二晶體管的源極端子耦接到基電壓或較低電 壓、漏極端子耦接到第二相位輸出、并且柵極端子耦接到第一相位輸出。在某些實(shí)施例中，第一組開關(guān)設(shè)備包括功率M0SFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶 體管)。在某些實(shí)施例中，第一電容包括具有超低等同串聯(lián)電阻(ESR)和超低等同串聯(lián)電 感(ESL)的一個(gè)或多個(gè)陶瓷電容器。在某些實(shí)施例中，該系統(tǒng)可逆地操作，使得輸出變?yōu)檩斎耄⑶曳粗嗳弧?


圖1示出了根據(jù)本發(fā)明的實(shí)施例的電壓轉(zhuǎn)換器；圖2示出了根據(jù)本發(fā)明的實(shí)施例的開關(guān)電容器塊的結(jié)構(gòu)；圖3給出了示出了根據(jù)本發(fā)明的實(shí)施例的電壓轉(zhuǎn)換處理的流程圖；圖4示出了根據(jù)本發(fā)明的實(shí)施例的諧振時(shí)鐘電路；圖5示出了根據(jù)本發(fā)明的實(shí)施例可以如何布置電壓轉(zhuǎn)換器和電池以便實(shí)現(xiàn)電源； 以及圖6示出了根據(jù)本發(fā)明的實(shí)施例的級(jí)聯(lián)開關(guān)電容器塊(SCB)的結(jié)構(gòu)。
具體實(shí)施例方式給出下列描述以便使得本領(lǐng)域的任意技術(shù)人員能夠?qū)崿F(xiàn)和使用本發(fā)明，并且在特 定應(yīng)用和其要求的上下文中提供該描述。本領(lǐng)域的技術(shù)人員易于明了對(duì)公開的實(shí)施例的各 種修改，并且此處定義的一般原則可被應(yīng)用于其它實(shí)施例和應(yīng)用，而不脫離本發(fā)明的精神 和范圍。因此，本發(fā)明不限于所示的實(shí)施例，而是符合與此處公開的原理和特征一致的最寬范圍。鍵本發(fā)明的實(shí)施例提供了用于以比率M N在較低電壓Vuj與較高電壓Vhi之間在 算術(shù)上進(jìn)行按比例換算的技術(shù)，其中M和N是自然數(shù)。通過以相對(duì)高的頻率執(zhí)行開關(guān)，可以 可忽略不計(jì)的導(dǎo)電損耗執(zhí)行從輸入到輸出的轉(zhuǎn)換，即，功率輸出P。與功率輸入Pi的比可以 為99%或更高。為了實(shí)現(xiàn)這種高效率，用于儲(chǔ)能的唯一類型的電子組件是電容器和電感器。 另外，使用一組開關(guān)設(shè)備在兩個(gè)非重疊時(shí)鐘相位中的一個(gè)期間將一個(gè)或多個(gè)電容器彼此耦 接、耦接到輸入或耦接到輸出。每個(gè)開關(guān)設(shè)備在導(dǎo)通時(shí)提供非常低的電阻和低電感路徑，并 且在截止時(shí)提供非常高的電阻路徑。隨著開關(guān)頻率的增加，操作開關(guān)所需的功率成為功率消耗的重要貢獻(xiàn)者，并且最 終限制系統(tǒng)的效率。為了克服這種限制，使用與開關(guān)設(shè)備的兩相位時(shí)鐘要求和操作特性兼 容的諧振能量電路(resonant-energy circuit)。電壓轉(zhuǎn)換器圖1示出了根據(jù)本發(fā)明的實(shí)施例的電壓轉(zhuǎn)換器。在示出的實(shí)施例中，振蕩器塊106 從振蕩器電壓源接收振蕩器供電電壓\沈，并且產(chǎn)生4個(gè)版本的兩相時(shí)鐘，即Q、Ch、&和PH。 這個(gè)兩相時(shí)鐘在相反的時(shí)鐘相位期間控制驅(qū)動(dòng)輸出Vhi的兩個(gè)開關(guān)電容器塊(SCB) 102和 104。在正向操作期間，SCB 102和104將較低的輸入電壓IiO轉(zhuǎn)換為漸進(jìn)地等于2νω_νΒ 的較高的輸出電壓Vhi 112。更具體地，在第一時(shí)鐘相位期間，SCB 102提供等于2νω-ΙΚω-νΒ 的輸出電壓Vhi 112 (其中，Rqi是SCB 102的有效電阻，并且I是輸出電流)，而SCB 104從 Vhi 112斷開。類似地，在第二時(shí)鐘相位期間，SCB 104提供等于的輸出電壓Vhi 112(其中，‘是308 104的有效電阻，并且I是輸出電流)，而SCB 102從VHI112斷開。注 意，輸出電容器108的一個(gè)功能是當(dāng)任意一個(gè)SCB都不驅(qū)動(dòng)輸出時(shí)給輸出提供能量。開關(guān)電容器塊圖2示出了根據(jù)本發(fā)明的實(shí)施例的開關(guān)電容器塊(SCB)102的結(jié)構(gòu)。SCB 102包括 電容器210 (也被稱為“抽取電容器(pump capacitor")和一組開關(guān)設(shè)備202、204、206和 208。在示出的實(shí)施例中，開關(guān)設(shè)備202、204、206和208是功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶 體管(M0SFET)。注意，圖2還示出了每個(gè)MOSFET 202、204、206和208的主體二極管的方向性。圖2附加地示出了 MOSFET 202、204、206和208的連接。更具體地，MOSFET 202在 時(shí)鐘輸入Ch的控制下將電容器210的較高電勢(shì)端子耦接到Vuj 110 ；MOSFET 206在時(shí)鐘輸 入Q的控制下將電容器210的較低電勢(shì)端子耦接到基電壓Vb 113 ；MOSFET 204在時(shí)鐘輸入 Ph的控制下將電容器210的較高電勢(shì)端子耦接到Vhi 112 ；并且MOSFET 208在時(shí)鐘輸入P^ 的控制下將電容器210的較低電勢(shì)端子耦接到Vuj 110。在第一時(shí)鐘相位期間，電容器210的較高電勢(shì)端子耦接到νω110，并且電容器210 的較低電勢(shì)端子耦接到VB。這允許電容器210上的電壓充電在第二時(shí)鐘相位 期間，電容器210的較高電勢(shì)端子耦接到Vhi 112，并且電容器210的較低電勢(shì)端子耦接到 Vl0HOo以這種方式，電容器210上的電壓被疊加到Vuj 110上，從而產(chǎn)生輸出電壓Vhi 112 =2VlQ-Vb-I。R。，其中I。是輸出電流。在本發(fā)明的一個(gè)實(shí)施例中，使用一組并聯(lián)電容器實(shí)現(xiàn)電容器210，其中每個(gè)電容器是100 μ F的陶瓷類電容器。該電容器組的較低電勢(shì)端子在之間擺動(dòng)(swing)。因 此，將該電容器組的較低電勢(shì)端子耦接到Vuj的MOSFET 208的柵極驅(qū)動(dòng)必須具有至少 的電壓擺動(dòng)，其中Ve是Rds(接通)達(dá)到其最小導(dǎo)通電阻所需的柵極驅(qū)動(dòng)電壓。類似地，電 容器210的較高電勢(shì)端子在Vuj和Vhi之間擺動(dòng)。因此，連接到電容器組的較高電勢(shì)端子的 MOSFET 202和204不必在Vuj之下擺動(dòng)。這些柵極驅(qū)動(dòng)信號(hào)可被輸入電壓偏置為在Vu^VfVe 和VHI+VB+Ve之間擺動(dòng)。注意，驅(qū)動(dòng)每個(gè)柵極所需的能量與(UVe)2成比例。圖6示出了如何可以添加兩個(gè)開關(guān)設(shè)備和三個(gè)電容器獲得比Vhi高的電壓。更具 體地，圖6包含圖2所示的所有電路，并且附加地包含兩個(gè)晶體管602和604以及三個(gè)電容 器610、612和614。注意，電容器610的較低電勢(shì)端子附接到節(jié)點(diǎn)A 201。在系統(tǒng)操作期間， 節(jié)點(diǎn)A 201從Vuj擺動(dòng)到VHI。當(dāng)節(jié)點(diǎn)A 201處于Vuj時(shí)晶體管602導(dǎo)通，這使得電容器610 充電到νΗΙ-νω。接著，當(dāng)節(jié)點(diǎn)A 201達(dá)到Vhi時(shí)晶體管604導(dǎo)通。這使得輸出電壓Vffl 612 達(dá)到νΗΙ+νω。以這種方式，圖6所示的電路有效地作為電壓三倍器(voltage tripler) 0對(duì) 于本領(lǐng)域的技術(shù)人員，可以通過再次應(yīng)用從圖2到圖6的變換構(gòu)造四倍壓器(quadruple!·) 等。注意，由于圖6所示的電路是可逆的，可以認(rèn)為Vb之上的任意點(diǎn)是輸入，并且其余的是 輸出。例如，如果Vuj是輸入并且Vb是地，Vhi提供2倍的輸出并且Vxh提供3倍的輸出?？?替換地，如果Vhi是輸入，Vuj提供1/2倍的輸出并且Vxh提供3/2倍的輸出。類似地，如果Vxh 是輸入，Vhi提供2/3倍的輸出并且Vm提供1/3倍的輸出。電壓轉(zhuǎn)換處理圖3給出了示出了根據(jù)本發(fā)明的實(shí)施例的電壓轉(zhuǎn)換處理的流程圖。該流程圖覆蓋 圖1所示的系統(tǒng)的操作。在操作過程中，該系統(tǒng)接收輸入電壓步驟302)。接著，系統(tǒng) 使用諧振時(shí)鐘電路產(chǎn)生具有大體不重疊時(shí)鐘相位的時(shí)鐘信號(hào)，該大體不重疊時(shí)鐘相位包括 第一相位和第二相位(步驟304)。這些時(shí)鐘信號(hào)被應(yīng)用于第一組開關(guān)設(shè)備(在SCB 102內(nèi))，使得在第一相位期間， 第一電容器的較高電勢(shì)端子被耦接到輸入電壓，并且第一電容器的較低電勢(shì)端子被耦接到 基電壓，以及在第二相位期間，第一電容器的較高電勢(shì)端子被耦接到輸出電壓，并且第一電 容器的較低電勢(shì)端子被耦接到輸入電壓(步驟306)。這些時(shí)鐘信號(hào)還被應(yīng)用于第二組開關(guān)設(shè)備(在SCB 104內(nèi))，使得在第一相位期 間，第二電容器的較高電勢(shì)端子被耦接到輸出電壓，并且第二電容器的較低電勢(shì)端子被耦 接到輸入電壓，以及在第二相位期間，第二電容器的較高電勢(shì)端子被耦接到輸入電壓，并且 第二電容器的較低電勢(shì)端子被耦接到地(步驟308)。最后，輸出電容器108被用于執(zhí)行若 干功能，包括對(duì)輸出電壓濾波(步驟310)。諧振時(shí)鐘電路圖4示出了根據(jù)本發(fā)明的實(shí)施例的諧振時(shí)鐘電路。參考圖4的下部分，該基本諧 振時(shí)鐘電路包括產(chǎn)生相反時(shí)鐘相位的兩個(gè)互補(bǔ)電路部分。第一個(gè)電路部分包括電感器402 和FET 410，并且產(chǎn)生輸出<p2L。第二個(gè)互補(bǔ)電路部分包括電感器404和FET 408，并且產(chǎn)生 輸出91L，其中<piL和<p2L提供相反的時(shí)鐘相位。注意FET 408和410被交叉耦接，使得FET 408和410中的每一個(gè)的控制輸入取自互補(bǔ)電路部分的輸出。還要注意，每個(gè)FET的柵極電 容與相反時(shí)鐘相位的輸出負(fù)載電容集總到一起。(還要注意，負(fù)載電容是SCB處的柵極電 容)。
在諧振時(shí)鐘電路的操作過程中，能量在感性和容性電路元件之間往來振蕩，而沒 有顯著的導(dǎo)電或開關(guān)損耗。更具體地，在第一個(gè)電路部分，能量在電感器402和與相反FET 408的柵極電容集總到一起的輸出<P2L的負(fù)載電容之間振蕩。類似地，在第二個(gè)電路部分， 能量在電感器404和與相反FET 410的柵極電容集總到一起的輸出的負(fù)載電容之間振蕩。圖4的上部示出了產(chǎn)生輸出φ Η和<p2H的相應(yīng)電路。輸出φ Η和<p2H上的電壓遵 從輸出(plL和<P2L上的電壓，但是被偏置到更高的電壓電平。這是通過使用兩個(gè)自舉電容器 CB1414和CB2412，以及在一個(gè)相位期間將提升的時(shí)鐘輸出鉗位到，并且然后在另一個(gè)相位 期間以正偏移跟隨時(shí)鐘輸出的兩個(gè)交叉耦接的FET422和420實(shí)現(xiàn)的。輸出<plH和ψ2Η 上的提升的電壓電平可被用于驅(qū)動(dòng)圖2所示的MOSFET 202和204。如在上面的討論中提到 的，這些MOSFET需要在Vuj和VHI+Ve之間擺動(dòng)的柵極驅(qū)動(dòng)信號(hào)。如圖4上部所示，可以再次 堆疊虛線框A，以便提供圖6的“超高”(XH)輸出。注意，齊納二極管416和418 (它們例如可以是19V的齊納二極管)被分別耦接在 輸出<PlL和92L以及地之間，以便保護(hù)電路在加電期間不受大的瞬間電壓的影響。還應(yīng)注 意，晶體管420和422可被陽極耦接到Vm并且陰極耦接到φ Η或φ2Η的普通二極管取代。電源設(shè)計(jì)圖5示出了根據(jù)本發(fā)明的實(shí)施例可以如何布置電壓轉(zhuǎn)換器和電池以便實(shí)現(xiàn)電源。 圖5所示的電源包括電壓轉(zhuǎn)換器504-508以及若干電池單元502?？梢允褂蒙厦鎱⒖紙D1 描述的電壓轉(zhuǎn)換器電路實(shí)現(xiàn)電壓轉(zhuǎn)換器504-508。注意電池單元502被并聯(lián)耦接在一起，以便提供電源的IS輸出。(注意IS輸出提 供等同于來自單獨(dú)一組并聯(lián)耦接在一起的一個(gè)或多個(gè)單元的電壓的電壓。相反，2S輸出提 供等同于來自兩組單元的電壓的電壓，其中這些組被串連耦接在一起。)這種并聯(lián)構(gòu)架具有 多個(gè)優(yōu)點(diǎn)，諸如消除了單元不平衡問題、允許準(zhǔn)確地測(cè)量單元的充電狀態(tài)、增加的設(shè)計(jì)靈活 性以及容錯(cuò)性。電池單元502還提供電壓轉(zhuǎn)換器504的輸入電壓，并且電壓轉(zhuǎn)換器504的基電壓 被綁定到地。因此，電壓轉(zhuǎn)換器504將這個(gè)輸入電壓加倍，以便提供電源的2S輸出。電壓轉(zhuǎn) 換器504的輸出被送入電壓轉(zhuǎn)換器505的Vhi輸入，電壓轉(zhuǎn)換器505將來自電壓轉(zhuǎn)換器504 的2S輸出除以因子2，以便產(chǎn)生電源的IS輸出。另外，電壓轉(zhuǎn)換器504的輸出被送入電壓轉(zhuǎn)換器506的Vuj輸入，從電池單元502 的輸出接收電壓轉(zhuǎn)換器506的基電壓。結(jié)果，電壓轉(zhuǎn)換器506提供是電池單元502的電壓 的三倍的輸出。該輸出提供電源的3S輸出。注意，圖6所示的電路也產(chǎn)生3S輸出，但是使用更少的晶體管。更具體地，在圖5 中被耦接在一起以便產(chǎn)生3S輸出的電壓轉(zhuǎn)換器504和506總共包含8個(gè)晶體管。相反，圖 6所示的電路也產(chǎn)生3S輸出，但是僅包含6個(gè)晶體管。電壓轉(zhuǎn)換器504的輸出還被送入電壓轉(zhuǎn)換器507的Vuj輸入，并且電壓轉(zhuǎn)換器507 的基電壓被綁定到地。因此，電壓轉(zhuǎn)換器507將來自電壓轉(zhuǎn)換器504的2S輸出加倍，以便 提供是電池單元502的電壓的四倍的輸出。該輸出提供電源的4S輸出。類似地，電壓轉(zhuǎn)換器506的3S輸出也被送入電壓轉(zhuǎn)換器508的Vuj輸入，并且從 電壓轉(zhuǎn)換器504的2S輸出獲得電壓轉(zhuǎn)換器508的基電壓。因此，電壓轉(zhuǎn)換器508將電壓轉(zhuǎn)換器506的3S輸出和電壓轉(zhuǎn)換器504的2S輸出之間的IS差加到電壓轉(zhuǎn)換器504的2S輸 出上，以便提供是電池單元502的電壓的四倍的輸出。該輸出提供電源的4S輸出。注意電 壓轉(zhuǎn)換器507和508產(chǎn)生相同的4S輸出，但是對(duì)開關(guān)和電容器性能具有不同要求。更具體 地，電壓轉(zhuǎn)換器507執(zhí)行對(duì)電壓轉(zhuǎn)換器504的2S輸出的直接加倍以便產(chǎn)生4S輸出，而電壓 轉(zhuǎn)換器506和508被組織為級(jí)聯(lián)布置，以便從電壓轉(zhuǎn)換器504的2S輸出產(chǎn)生4S輸出。上述的電壓轉(zhuǎn)換器配置可被擴(kuò)展，以便提供S的任意倍數(shù)的電源輸出。另外注意， 可以使用任意輸出作為輸入給電池充電。效率上述的功率轉(zhuǎn)換技術(shù)潛在地是非常高效的。事實(shí)上，一種實(shí)施以許多瓦特實(shí)現(xiàn)了 好于99%的轉(zhuǎn)換效率。由于若干因素使得能夠?qū)崿F(xiàn)極高的轉(zhuǎn)換效率。(1)參考圖1，SCB 102 和104使用具有超低等同串連電阻(ESR)和超低等同串連電感(ESL)的陶瓷電容器。(2) 另外，在振蕩器塊106中使用諧振LC電路，以便產(chǎn)生用于SCB 102和104的柵極驅(qū)動(dòng)信號(hào) 而不消耗大量功率。注意，在這種諧振LC電路中，能量在感性和容性電路元件之間往來振 蕩，而沒有顯著的阻性或開關(guān)損耗。(3)最后，開關(guān)電容器塊(SCB) 102和104使用具有非 常低的導(dǎo)通電阻的M0SFET。注意，在高頻F時(shí)R。漸進(jìn)地受R。n限制。為了最小化總功率消 耗，設(shè)計(jì)者理想地尋求與FET的柵極的時(shí)鐘循環(huán)相關(guān)聯(lián)的功耗和與SCB的輸出電阻相關(guān)聯(lián) 的損耗(即，I02R0)之間的平衡。功耗包括導(dǎo)電損耗I2R。和與FCe(Vu^Ve)2成比例的柵極驅(qū) 動(dòng)損耗。注意，隨著頻率增加、柵極電容Ce越大并且柵極驅(qū)動(dòng)電壓Vuj +Vg越高，Ro減小?？赡嫘陨鲜龉β兽D(zhuǎn)換技術(shù)還完全是可逆的，這意味著該技術(shù)還可被用于給電池單元充 電，而不是給電池單元放電。注意電流的方向和電壓轉(zhuǎn)換的大小取決于Vhi和Vuj之間的相 對(duì)阻抗。可伸縮性還要注意，可以將圖4所示的自舉電路和圖5所示的SCB級(jí)聯(lián)，以便將輸出電壓按 比例換算到更高電平?？商鎿Q地，可以使用圖6所示的技術(shù)按比例換算輸出電壓。通過使 用上述技術(shù)調(diào)整電路規(guī)模，可以產(chǎn)生3S、4S、5S、6S以及甚至S的更高倍數(shù)的輸出。僅出于說明和描述的目的給出了對(duì)實(shí)施例的上述描述。它們不旨在是無遺漏的或 將本描述局限于公開的形式。因此，本領(lǐng)域的技術(shù)人員將明了許多修改和變型。另外，上面 的公開不旨在限制本描述。由所附的權(quán)利要求書定義本描述的范圍。
權(quán)利要求
1.一種用于在輸入電壓和輸出電壓之間轉(zhuǎn)換的系統(tǒng)，包括 耦接到輸入電壓的輸入；耦接到輸出電壓的輸出；具有較高電勢(shì)端子和較低電勢(shì)端子的第一電容器；第一組開關(guān)設(shè)備，所述第一組開關(guān)設(shè)備在輸入電壓、輸出電壓和基電壓之間選擇性地 耦接第一電容器的較高電勢(shì)端子和較低電勢(shì)端子；和諧振時(shí)鐘電路，所述諧振時(shí)鐘電路為第一組開關(guān)設(shè)備產(chǎn)生具有大體不重疊的時(shí)鐘相位 的時(shí)鐘信號(hào)，所述時(shí)鐘相位包括第一相位和第二相位；其中所述諧振時(shí)鐘電路配置為控制第一組開關(guān)設(shè)備，使得在第一相位期間，第一電容 器的較高電勢(shì)端子被耦接到輸入電壓，并且第一電容器的較低電勢(shì)端子被耦接到基電壓， 以及在第二相位期間，第一電容器的較高電勢(shì)端子被耦接到輸出電壓，并且第一電容器的 較低電勢(shì)端子被耦接到輸入電壓。
2.如權(quán)利要求1所述的系統(tǒng)，其中所述諧振時(shí)鐘電路是包括至少一個(gè)電感和至少一個(gè) 電容的LC振蕩器電路。
3.如權(quán)利要求2所述的系統(tǒng)，其中所述至少一個(gè)電容器是被用于實(shí)現(xiàn)第一組開關(guān)設(shè)備 內(nèi)的開關(guān)設(shè)備的電荷控制開關(guān)設(shè)備的柵極。
4.如權(quán)利要求1所述的系統(tǒng)，還包括提供輸入電壓的電池，其中所述電池的較低電勢(shì) 端子被耦接到基電壓，并且所述電池的較高電勢(shì)端子被耦接到所述輸入，并且其中所述電 池包括并聯(lián)耦接在所述輸入和基電壓之間的一個(gè)或多個(gè)電池單元。
5.如權(quán)利要求1所述的系統(tǒng)，還包括 第二組開關(guān)設(shè)備；和具有較高電勢(shì)端子和較低電勢(shì)端子的第二電容器；其中所述諧振時(shí)鐘電路配置為控制第二組開關(guān)設(shè)備，使得在第一相位期間，第二電容 器的較高電勢(shì)端子被耦接到輸出電壓，并且第二電容器的較低電勢(shì)端子被耦接到輸入電 壓，以及在第二相位期間，第二電容器的較高電勢(shì)端子被耦接到輸入電壓，并且第二電容器 的較低電勢(shì)端子被耦接到基電壓。
6.如權(quán)利要求5所述的系統(tǒng)，還包括耦接在所述輸出和所述輸入之間的電容器。
7.如權(quán)利要求5所述的系統(tǒng)，還包括耦接在所述輸入和所述基電壓之間的電容器。
8.如權(quán)利要求5所述的系統(tǒng)，還包括耦接在所述輸出和所述基電壓之間的電容器。
9.如權(quán)利要求1所述的系統(tǒng)，其中所述第一組開關(guān)設(shè)備包括在第一相位期間，將第一電容器的較高電勢(shì)端子耦接到輸入電壓的第一開關(guān)； 在第一相位期間，將第一電容器的較低電勢(shì)端子耦接到基電壓的第二開關(guān)； 在第二相位期間，將第一電容器的較高電勢(shì)端子耦接到輸出電壓的第三開關(guān)；和 在第二相位期間，將第一電容器的較低電勢(shì)端子耦接到輸入電壓的第四開關(guān)。
10.如權(quán)利要求2所述的系統(tǒng)，其中所述諧振時(shí)鐘電路是包括至少兩個(gè)電感和至少兩 個(gè)電容的LC振蕩器電路。
11.如權(quán)利要求10所述的系統(tǒng)，其中所述諧振時(shí)鐘電路包括 第一相位輸出；第二相位輸出；耦接在電壓源和第一相位輸出之間的第一電感器； 耦接在電壓源和第二相位輸出之間的第二電感器；第一晶體管，所述第一晶體管具有耦接到基電壓的源極端子、耦接到第一相位輸出的 漏極端子、和耦接到第二相位輸出的柵極端子；和第二晶體管，所述第二晶體管具有耦接到基電壓的源極端子、耦接到第二相位輸出的 漏極端子、和耦接到第一相位輸出的柵極端子。
12.如權(quán)利要求1所述的系統(tǒng)，其中所述第一組開關(guān)設(shè)備包括功率金屬氧化物半導(dǎo)體 場(chǎng)效應(yīng)晶體管MOSFET。
13.如權(quán)利要求1所述的系統(tǒng)，其中所述第一電容器包括一個(gè)或多個(gè)超低ESR和超低 ESL陶瓷電容器。
14.一種用于轉(zhuǎn)換電壓的方法，包括 通過輸入接收輸入電壓；使用諧振時(shí)鐘電路產(chǎn)生具有大體不重疊的時(shí)鐘相位的時(shí)鐘信號(hào)，所述時(shí)鐘相位包括第 一相位和第二相位；將所述時(shí)鐘信號(hào)應(yīng)用于第一組開關(guān)設(shè)備，第一組開關(guān)設(shè)備配置為在輸入電壓、輸出電 壓和基電壓之間選擇性地耦接第一電容器的較高電勢(shì)端子和較低電勢(shì)端子，使得在第一相 位期間，第一電容器的較高電勢(shì)端子被耦接到輸入電壓，并且第一電容器的較低電勢(shì)端子 被耦接到基電壓或比基電壓低的電壓，以及在第二相位期間，第一電容器的較高電勢(shì)端子 被耦接到輸出電壓，并且第一電容器的較低電勢(shì)端子被耦接到輸入電壓；和 通過輸出提供輸出電壓。
15.如權(quán)利要求14所述的方法，其中使用諧振時(shí)鐘電路產(chǎn)生時(shí)鐘信號(hào)包括使用LC振蕩 器產(chǎn)生時(shí)鐘信號(hào)。
16.如權(quán)利要求14所述的方法，其中接收輸入電壓包括從電池接收輸入電壓。
17.如權(quán)利要求16所述的方法，其中接收輸入電壓包括從電池接收輸入電壓，所述電 池包括并聯(lián)耦接在所述輸入和基電壓之間的一個(gè)或多個(gè)電池單元。
18.一種電源，包括 提供輸入電壓的電池； 提供輸出電壓的輸出；具有較高電勢(shì)端子和較低電勢(shì)端子的第一電容器；第一組開關(guān)設(shè)備，所述第一組開關(guān)設(shè)備在輸入電壓、輸出電壓和基電壓之間選擇性地 耦接第一電容器的較高電勢(shì)端子和較低電勢(shì)端子；和諧振時(shí)鐘電路，所述諧振時(shí)鐘電路為第一組開關(guān)設(shè)備產(chǎn)生具有大體不重疊的時(shí)鐘相位 的時(shí)鐘信號(hào)，所述時(shí)鐘相位包括第一相位和第二相位；其中所述諧振時(shí)鐘電路配置為控制第一組開關(guān)設(shè)備，使得在第一相位期間，第一電容 器的較高電勢(shì)端子被耦接到輸入電壓，并且第一電容器的較低電勢(shì)端子被耦接到基電壓， 以及在第二相位期間，第一電容器的較高電勢(shì)端子被耦接到輸出電壓，并且第一電容器的 較低電勢(shì)端子被耦接到輸入電壓。
19.如權(quán)利要求18所述的電源，其中所述諧振時(shí)鐘電路是包括至少一個(gè)電感和至少一 個(gè)電容的LC振蕩器電路。
20.如權(quán)利要求18所述的電源，其中所述電池包括并聯(lián)耦接在所述輸入和基電壓之間 的一個(gè)或多個(gè)電池單元。
全文摘要
本發(fā)明涉及高效開關(guān)電容器功率轉(zhuǎn)換。提供了在較低輸入電壓和較高輸出電壓之間轉(zhuǎn)換的系統(tǒng)，包括接收輸入電壓的輸入以及提供輸出電壓的輸出；具有較高電勢(shì)端子和較低電勢(shì)端子的第一電容器，及在輸入電壓、輸出電壓和基電壓之間選擇性地耦接第一電容器的較高電勢(shì)端子和較低電勢(shì)端子的第一組開關(guān)設(shè)備。該系統(tǒng)還包括產(chǎn)生具有包括第一和第二相位的大體非重疊時(shí)鐘相位的時(shí)鐘信號(hào)的諧振時(shí)鐘電路。該諧振時(shí)鐘電路配置為控制第一組開關(guān)設(shè)備，使得在第一相位期間第一電容器的較高電勢(shì)端子耦接到輸入電壓且第一電容器的較低電勢(shì)端子耦接到基電壓，以及在第二相位期間第一電容器的較高電勢(shì)端子耦接到輸出電壓且第一電容器的較低電勢(shì)端子耦接到輸入電壓。
文檔編號(hào)H02M3/07GK101997406SQ20101024678
公開日2011年3月30日 申請(qǐng)日期2010年8月4日 優(yōu)先權(quán)日2009年8月5日
發(fā)明者P·J·尤恩加, W·C·阿塞思 申請(qǐng)人:蘋果公司