專利名稱：漏電流補償裝置及漏電流補償方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的漏電流補償裝置及漏電流補償方法。
背景技術(shù)：
各種電路中包括具有ON狀態(tài)及OFF狀態(tài)的輸出晶體管。在專利文獻1及2中所述的是包括具有ON狀態(tài)及OFF狀態(tài)的輸出晶體管的以往例子的穩(wěn)壓電源電路。圖5為以往例子的穩(wěn)壓電路電路的電路圖。在圖5中，1為運算放大器，2為輸出電壓VA的基準電壓源，3為是PMOS晶體管輸出晶體管，4為輸出端，5為輸入電源電壓的電源端，6為NMOS晶體管，7為控制端，8、9及16為電阻元件。
基準電壓源2與運算放大器1的反相輸入端連接，其輸出端與PMOS晶體管3的柵極連接。PMOS晶體管3的源極與電源端5連接，漏極與輸出端4和電阻元件8及16連接。PMOS晶體管3的漏極通過電阻元件8與9的串連電路接地。電阻元件8與電阻元件9的連接點與運算放大器1的同相輸入端連接。用電阻元件8及9將PMOS晶體管3的漏極電壓進行分壓后的電壓加在運算放大器1的反相輸入端上。
控制端7與NMOS晶體管6的柵極及運算放大器1的控制端連接。NMOS晶體管6的源極接地，漏極通過電阻元件16與PMOS晶體管3的漏極連接。設(shè)電阻元件8、9及16的電阻值分別為R1、R2及R3。
在上述構(gòu)成中，在輸入至控制端7的CONT信號(控制信號)為低電平時，運算放大器1成為工作(ON)狀態(tài)，NMOS晶體管6成為OFF狀態(tài)。通過運算放大器1的控制，PMOS晶體管3從輸出端4輸出的電壓V＝VA·(1+R1/R2)。
CONT信號為高電平時，運算放大器1處于非工作(OFF)狀態(tài)，運算放大器1維持將PMOS晶體管3的柵極電壓提升至VDD的狀態(tài)并保持不變。PMOS晶體管3成為截止狀態(tài)(OFF狀態(tài))。這時，由于CONT信號成為高電平狀態(tài)，因此NMOS晶體管6成為ON狀態(tài)，從輸出端4通過電阻元件16流過電流。通過這樣，輸出端4的電壓V成為接地電位。
如上所述，以往例子的穩(wěn)壓電源電路利用CONT信號控制輸出端4的電壓。通常在工作的情況下(CONT信號為低電平時)，輸出端4將電壓V＝VA·(1＝R1/R2)輸出，在輸出停止的情況下(CONT信號為高電平時)，輸出端4成為接地電位(V＝0)。

發(fā)明內(nèi)容
在圖5所示的以往的穩(wěn)壓電源電路中，CONT信號為高電平時，運算放大器1成為OFF狀態(tài)，PMOS晶體管3成為截止狀態(tài)，成為ON狀態(tài)的NMOS晶體管6通過電阻元件16使輸出端4為接地電位。
但是，由于從處于OFF狀態(tài)的PMOS晶體管3流過漏電流IL3，因此若忽略NMOS晶體管6的ON電阻，則電阻元件16(設(shè)電阻值為R3。電阻值R3大大小于電阻元件8及9的電阻值R1及R2)上產(chǎn)生V3＝IL3·R3的電位差，所以輸出端4的電位從接地電位上升至電壓V3。由于溫度越高，漏電流IL3越增加，因此產(chǎn)生的問題是，溫度越高，輸出端4的電位越上升。若減小電阻元件16的阻抗，或去掉電阻元件16，則若直接用NMOS晶體管6驅(qū)動輸出端4，則電壓V降低。但是，在這種情況下，若輸出端4的輸出阻抗過小，則產(chǎn)生從外部有多余電流流入的問題。
因而，存在的問題是，在使CONT信號為低電平時，穩(wěn)壓電源電路輸出通常電壓的狀態(tài)下，以往例子的穩(wěn)壓電源電路沒有問題，工作正常，但使CONT信號為高電平、成為OFF狀態(tài)時，因高溫時的漏電流而引起的輸出端電位上升將增加，或者從與輸出端連接的電路流入的電流將增加。
本發(fā)明正是為了解決上述以往的問題，其目的在于提供具有ON狀態(tài)及OFF狀態(tài)的輸出晶體管(例如是穩(wěn)壓電源電路，其它電路例如也可以是恒流源電路)成為OFF狀態(tài)時保持從輸出端的流入電流為最低限度、同時使輸出端確實為接地電位的漏電流補償裝置及漏電流補償方法。
為了達到這個目的，本發(fā)明具有以下的構(gòu)成。根據(jù)本發(fā)明的一個觀點的漏電流補償裝置，包括第一電源端、電位低于所述第一電源端的第二電源端、輸出端、一端與所述第一電源端連接而另一端向所述輸出端輸出規(guī)定電壓或電流并具有導(dǎo)通狀態(tài)及截止狀態(tài)的第一晶體管、一端與所述第一電源端連接并設(shè)定為截止狀態(tài)的與所述第一晶體管為同一種類的第二晶體管、插入所述第二晶體管從另一端輸出的漏電流流過所述第二電源端的路徑而其控制端與所述路徑連接的第三晶體管、以及與所述第三晶體管構(gòu)成電流鏡電路而且具有使與流過所述第三晶體管的電流相應(yīng)的電流從所述輸出端流向所述第二電源端的驅(qū)動能力的第四晶體管。
根據(jù)本發(fā)明的其它觀點的上述漏電流補償裝置，還包括插入所述第二晶體管從另一端輸出的漏電流流過所述第二電源端的路徑而且在所述第一晶體管為截止狀態(tài)時成為導(dǎo)通狀態(tài)而在所述第一晶體管為導(dǎo)通狀態(tài)時成為截止狀態(tài)的第五晶體管、以及出入從所述輸出端通過第四晶體管至所述第二電源端的路徑而且在所述第一晶體管為截止狀態(tài)時成為導(dǎo)通狀態(tài)而在所述第一晶體管為導(dǎo)通狀態(tài)時成為截止狀態(tài)的第六晶體管。
根據(jù)本發(fā)明的別的觀點的上述漏電流補償裝置中，所述第四晶體管的電流驅(qū)動能力與所述第一晶體管的漏電流相同或比它要大。
根據(jù)本發(fā)明的別的觀點的上述漏電流補償裝置中，所述第一晶體管、所述第二晶體管、所述第三晶體管及所述第四晶體管為MOS晶體管或雙極型晶體管。
根據(jù)本發(fā)明的別的觀點的上述漏電流補償裝置中，所述第一晶體管是源極與所述第一電源端子連接、從漏極向所述輸出端輸出規(guī)定的電壓或電流的PMOS晶體管，還包括在規(guī)定的情況下使所述第一晶體管為截止狀態(tài)的運算放大器，所述運算放大器具有輸入規(guī)定電位的反相輸入端、直接輸入所述輸出端的輸出電位或輸入用電阻將其分壓后的電壓的同相輸入端、以及輸出對所述第一晶體管的柵極進行控制的控制信號的輸出端，所述第二晶體管是源極及柵極與所述第一電源端連接、設(shè)定為截止狀態(tài)的PMOS晶體管，所述第三晶體管及所述第四晶體管是源極與所述第二電源端連接的NMOS晶體管，所述第四晶體管將所述第二晶體管輸出的漏電流的規(guī)定倍率的電流從所述輸出端流向所述第二電源端。
根據(jù)本發(fā)明的別的觀點的漏電流補償方法，包括從一端與第一電源端連接的第一晶體管的另一端輸出規(guī)定的電壓或電流的第一步驟、使所述第一晶體管為截止狀態(tài)的第二步驟、將一端與所述第一電源端連接并設(shè)定為截止狀態(tài)的與所述第一晶體管同一種類的第二晶體管輸出的漏電流輸入至第三晶體管的一端及控制端并從其另一端流向電位低于所述第一電源端的第二電源端的第三步驟、以及通過與所述第三晶體管構(gòu)成電流鏡電路并具有與所述第三晶體管流過的電流相應(yīng)的電流驅(qū)動能力的第四晶體管從所述第一晶體管的另一端向所述第二電源端流出的電流的第四步驟。
在根據(jù)本發(fā)明的別的觀點的上述電流補償方法中，在所述第二步驟中，使插入所述第二晶體管從另一端輸出的漏電流流向所述第二電源端的路徑的第五晶體管、以及插入從所述第一晶體管的另一端通過第四晶體管到達所述第二電源端的路徑的第六晶體管為導(dǎo)通狀態(tài)，在所述第一步驟中，使所述第五晶體管及所述第六晶體管為截止狀態(tài)。
根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)在具有ON狀態(tài)及OFF狀態(tài)的輸出晶體管處于OFF狀態(tài)時保持從輸出端的流入電流為最低限度、同時還使環(huán)境溫度上升時的輸出端確實為接地電位的漏電流補償裝置及漏電流補償方法，能夠得到上述有利的效果。
在說明書及權(quán)利要求范圍的敘述中，“漏電流”是一般意味著截止狀態(tài)的晶體管輸出的電流的術(shù)語。漏電流不限定于截止狀態(tài)的晶體管由于特定的原因而輸出的電流。漏電流典型的是晶體管的暗電流。
發(fā)明的創(chuàng)新特征不外乎是在所附的權(quán)利要求范圍內(nèi)特別所述的內(nèi)容，但關(guān)于構(gòu)成及內(nèi)容這兩方面，本發(fā)明與其它的目的及特征一起，和附圖共同加以理解，并根據(jù)以下的詳細說明，將能夠更好地理解并給以評價。


圖1表示本發(fā)明實施形態(tài)1的漏電流補償裝置的電路圖。
圖2表示本發(fā)明實施形態(tài)2的漏電流補償裝置的電路圖。
圖3表示本發(fā)明實施形態(tài)3的漏電流補償裝置的電路圖。
圖4表示本發(fā)明實施形態(tài)4的漏電流補償裝置的電路圖。
圖5表示以往例子的穩(wěn)壓電源電路的電路圖。
附圖的一部分和全部是以圖示為目的利用簡要的表現(xiàn)形式描繪的，請考慮到不一定忠實地描繪出圖中所示要素實際上的相對大小及位置。
具體實施例方式
下面與附圖一起說明具體表示實施本發(fā)明用的最佳形態(tài)的實施形態(tài)。
《實施形態(tài)1》下面用圖1說明本發(fā)明實施形態(tài)1的漏電流補償裝置及漏電流補償方法。圖1為本發(fā)明實施形態(tài)1的漏電流補償裝置的電路圖。實施形態(tài)1的漏電流補償裝置是形成在通常狀態(tài)下作為恒壓電源功能的半導(dǎo)體裝置。在圖1中，1為運算放大器，2為輸出電壓VA的基準電壓源，3為是PMOS晶體管的輸出晶體管，4為輸出端，5為輸入電源電壓的電源端(第一電源端)，7為控制端，8及9為電阻元件，11及12為NMOS晶體管，15為PMOS晶體管。在圖1中，對于與圖5相同的元件附加相同的標號。在實施形態(tài)中，第二電源端為接地端(未圖示)。
基準電壓源2與運算放大器1的反相輸入端連接，其輸出端與PMOS晶體管3的柵極連接。運算放大器1輸出對PMOS晶體管3的柵極進行控制的控制信號。PMOS晶體管3的源極與電源端5連接，漏極與輸出端4、電阻元件8及NMOS晶體管12連接。PMOS晶體管3的漏極通過電阻元件8與9的串連電路接地。電阻元件8與電阻元件9的連接點與運算放大器1的同相輸入端連接。用電阻元件8及9將PMOS晶體管3的漏極電壓進行分壓后的電壓加在運算放大器1的同相輸入端上，控制端7與運算放大器1的控制輸入端連接。
PMOS晶體管15的柵極及源極與電源端5連接，成為OFF狀態(tài)(與PMOS晶體管3成為OFF狀態(tài)時的狀態(tài)相同)。PMOS晶體管15的漏極與NMOS晶體管11的柵極和NMOS晶體管12的柵極連接，輸出漏電流IL15。NMOS晶體管11及12的源極接地。NMOS晶體管12的漏極與PMOS晶體管3的漏極及輸出端連接。NMOS晶體管11及12構(gòu)成電流鏡電路10。電流鏡電路10的輸出級即NMOS晶體管12具有將從NMOS晶體管11的漏極流向源極的PMOS晶體管14的漏電流IL15的規(guī)定倍率的電流I12(在實施形態(tài)1中，倍率為1或1以上的值)從輸出端4流向地端的驅(qū)動能力。設(shè)電阻元件8及9的電阻值分別為R1及R2。
在上述構(gòu)成中，在輸入至控制端7的CONT信號(控制信號)為低電平時，運算放大器1成為工作(ON)狀態(tài)。通過運算放大器1的控制，PMOS晶體管3從輸出端4輸出的電壓V＝VA·(1+R1/R2)。
CONT信號為高電平時，運算放大器1成為非工作(OFF)狀態(tài)，運算放大器1維持將PMOS晶體管3的柵極電壓提升至VDD的狀態(tài)并保持不變。
本發(fā)明實施形態(tài)1的漏電流補償裝置是利用CONT信號來控制輸出端4的電壓。在通常工作的情況下(CONT信號為低電平時)，輸出端4輸出的電壓V＝VA·(1+R1/R2)，在輸出停止的情況下(CONT信號為高電平時)，輸出端4為接地電位(V＝0)。
不管PMOS晶體管3是規(guī)定的導(dǎo)通狀態(tài)還是截止狀態(tài)，NMOS晶體管12都具有將與PMOS晶體管15的漏電流IL15相應(yīng)的電流I12從輸出端4流向地端的驅(qū)動能力。與導(dǎo)通狀態(tài)的PMOS晶體管3輸出的電流相比，由于NMOS晶體管12的電流驅(qū)動能力(與PMOS晶體管15的漏電流IL15相應(yīng)的值)非常小，因而在導(dǎo)通狀態(tài)下NMOS晶體管12對于PMOS晶體管3的輸出電壓不產(chǎn)生任何影響。
NMOS晶體管12的電流驅(qū)動能力I12比PMOS晶體管3的漏電流IL3要大規(guī)定的量。在PMOS晶體管3為截止狀態(tài)下，NMOS晶體管12將PMOS晶體管3的漏電流IL3流向地端。通過這樣，輸出端4維持接地電位(V＝0)。
由于NMOS晶體管11及12只要流過PMOS晶體管3的漏電流IL3即可，因此這些晶體管的尺寸只要很小的就足夠了。由于輸出端4的阻抗不可小于所需要的數(shù)值，因此即使在穩(wěn)壓電源電路為OFF狀態(tài)、輸出端的電位為接地電位時，從輸出端4的流入電流也為最小。
PMOS晶體管3的漏電流IL3在低溫環(huán)境中非常小，而在高溫環(huán)境中成為相對較大的值，NMOS晶體管12的電流驅(qū)動能力也同樣，在低溫環(huán)境中非常小，而在高溫環(huán)境中成為相對較大的值。NMOS晶體管12從輸出端不吸入過大的電流，隨著環(huán)境溫度的變化，相應(yīng)地將輸出端4維持在接地電位(V＝0)。
下面說明實施形態(tài)1的漏電流補償裝置的工作(漏電流補償方法)。在CONT信號為低電平時，PMOS晶體管3成為導(dǎo)通狀態(tài)，從漏極輸出規(guī)定的電壓V＝VA·(1+R1/R2)(第一步驟)。在CONT信號為高電平時，PMOS晶體管3成為截止狀態(tài)(第二步驟)。將設(shè)定為截止狀態(tài)的PMOS晶體管15輸出的漏電流IL15輸入值NMOS晶體管11的漏極及柵極，并從它的漏極流入地端(第三步驟)。通過與NMOS晶體管11構(gòu)成電流鏡電路、具有與NMOS晶體管11流過的電流相應(yīng)的電流驅(qū)動能力的NMOS晶體管12，從PMOS晶體管3的漏極向地端流出電流(第四步驟)。
《實施形態(tài)2》下面用圖2說明本發(fā)明實施形態(tài)2的漏電流補償裝置及漏電流補償方法。圖2為本發(fā)明實施形態(tài)2的漏電流補償裝置的電路圖。實施形態(tài)2的漏電流補償裝置是形成在通常狀態(tài)下作為恒壓源功能的半導(dǎo)體裝置。在圖2中，1為運算放大器，2為輸出電壓VA的基準電壓源，3為是PMOS晶體管的輸出晶體管，4為輸出端，5為輸入電源電壓的電源端(第一電源端)，7為控制端，8及9為電阻元件，11，12，13及14為NMOS晶體管，15為PMOS晶體管。在圖2中，對于與圖1相同的元件附加相同的標號。實施形態(tài)2的漏電流補償裝置是對實施形態(tài)1追加NMOS晶體管13及14的裝置。除此以外兩者相同。省略與實施形態(tài)1相同的部分的說明。
實施形態(tài)2的漏電流補償裝置還具有插入PMOS晶體管15的漏極與NMOS晶體管11的漏極之間的NMOS晶體管13、以及插入輸出端4(PMOS晶體管3的漏極)與NMOS晶體管12的漏極之間的NMOS晶體管14。CONT信號輸入值NMOS晶體管13及14的柵極。NMOS晶體管13及14在PMOS晶體管3為截止狀態(tài)時，成為導(dǎo)通狀態(tài)，在PMOS晶體3為導(dǎo)通狀態(tài)時，成為截止狀態(tài)。NMOS晶體管13及14也可以分別插入NMOS晶體管11及12的源極與地端之間。
下面說明實施形態(tài)2的漏電流補償裝置的工作(漏電流補償方法)。在CONT信號為低電平時(PMOS晶體管3為導(dǎo)通狀態(tài)時)，NMOS晶體管13及14成為截止狀態(tài)。由于NMOS晶體管14的漏電流遠小于NMOS晶體管12的電流驅(qū)動能力，因此在PMOS晶體管3為導(dǎo)通狀態(tài)時，能夠防止從PMOS晶體管3向NMOS晶體管12流過電流。
在CONT信號為高電平時(PMOS晶體管2為截止狀態(tài)時)，NMOS晶體管13及14成為導(dǎo)通狀態(tài)。NMOS晶體管12通過NMOS晶體管14，將PMOS晶體管3輸出的漏電流IL3流向地端。輸出端4的電位近似維持在接地電位。PMOS晶體管3為截止狀態(tài)時的實施形態(tài)2的工作與實施形態(tài)1相同。
《實施形態(tài)3》下面用圖3說明本發(fā)明實施形態(tài)3的漏電流補償裝置及漏電流補償方法。圖3為本發(fā)明實施形態(tài)3的漏電流補償裝置的電路圖。實施形態(tài)的漏電流補償裝置是形成在通常狀態(tài)下作為恒壓源功能的半導(dǎo)體裝置。在圖3中，1為運算放大器，2為輸出電壓VA的基準電壓源，31為是NMOS晶體管的輸出晶體管，4為輸出端，5為輸入電源電壓的電源端(第一電源端)，7為控制端，9為電阻元件，11、12、13、14及32為NMOS晶體管。在圖3中，對于與圖2相同的元件附加相同的標號。實施形態(tài)3的漏電流補償裝置是將實施形態(tài)2的PMOS晶體管3及15置換為NMOS晶體管31及32，并隨之改變運算放大器1的輸入信號，再刪除電阻8而構(gòu)成的。除此以外兩者相同，省略與實施形態(tài)2相同的部分的說明。
基準電壓源2與運算放大器1的同相輸入端連接，其輸出端與NMOS晶體管31的柵極連接。運算放大器1輸出對NMOS晶體管31的柵極進行控制的控制信號。NMOS晶體管31的漏極與電源端5連接，源極與輸出端4、電阻元件9及NMOS晶體管14連接。NMOS晶體管31的源極通過電阻元件9接地。NMOS晶體管31的源極與運算放大器1的反相輸入端連接。將NMOS晶體管31的源極電壓加在運算放大器1的反相輸入端?？刂贫?與運算放大器1的控制輸入端連接。
在上述構(gòu)成中，在輸入至控制端7的CONT信號(控制信號)為低電平時，運算放大器1處于工作(ON)狀態(tài)。通過運算放大器1的控制，NMOS晶體管31從輸出端4輸出的電壓V＝VA。
NMOS晶體管32的漏極與電源端5連接，柵極與地端連接，處于OFF狀態(tài)(與NMOS晶體管31處于OFF狀態(tài)時的狀態(tài)相同)。NMOS晶體管32的源極通過NMOS晶體管13，向電流鏡電路10的輸入端輸出漏電流IL32。電流鏡電路10的輸出級即NMOS晶體管12具有將MOS晶體管32的漏電流IL32的規(guī)定倍率的電流I12(在實施形態(tài)3中，倍率為1或1以上的值)從輸出端4流向地端的驅(qū)動能力。
在CONT信號為低電平時(NMOS晶體管31為導(dǎo)通狀態(tài)時)，NMOS晶體管31從輸出端4輸出的電 V＝VA。在NMOS晶體管31為導(dǎo)通狀態(tài)時，從NMOS晶體管31電流不流 NMOS晶體管12。
在CONT信號為高電平時(NMOS晶體管31為截止狀態(tài)時)，NMOS晶體管13及14成為導(dǎo)通狀態(tài)。NMOS晶體管12通過NMOS晶體管14，將NMOS晶體管31輸出的漏電流IL3流向地端。輸出端4的電位近似維持在接地電位。
《實施形態(tài)4》下面用圖4說明本發(fā)明實施形態(tài)4的漏電流補償裝置及漏電流補償方法。圖4為本發(fā)明實施形態(tài)4的漏電流補償裝置的電路圖。實施形態(tài)4的漏電流補償裝置是形成在通常狀態(tài)下作為恒流源功能的半導(dǎo)體裝置。在圖4中，1為運算放大器，54及55為從它們的連接點輸出基準電壓VA的電阻元件，51為是PNP晶體管的輸出晶體管，4為輸出端，5為輸入電源電壓的電源端(第一電源端)，7為控制端，52為PNP晶體管，53為電阻元件，56、57、58及59為NPN晶體管。圖4的晶體管全部是雙極型晶體管。
在圖4中，對于與圖2相同的元件附加相同的標號。實施形態(tài)4的漏電流補償裝置是將實施形態(tài)2的恒壓電路(由運算放大器1及PMOS晶體管3等構(gòu)成)置換成恒流源(由運算放大器1及PNP晶體管51等構(gòu)成)，將PMOS晶體管15置換成PNP晶體管52，將NMOS晶體管11～14置換成PNP晶體管52，將NMOS晶體管11～14置換成NPN晶體管56～59而構(gòu)成的。除此以外兩者相同，省略與實施形態(tài)2相同的部分的說明。
運算放大器1的同相輸入端與電阻元件5及56的連接點(設(shè)電阻元件54的兩端電壓為VA)，其反相輸入端與PNP晶體管51的發(fā)射極連接，其輸出端與PNP晶體管51的基極連接。在PNP晶體管51極運算放大器1的反相輸入端與電源端之間連接電阻元件53(電阻值R4)。運算放大器1控制PNP晶體管53的基極，使得電阻元件53的兩端電壓為一定(使得流過電阻元件53的電流為一定)。PNP晶體管51的集電極與輸出端4及NPN晶體管59連接?？刂贫?與運算放大器1的控制輸入端連接。
在上述構(gòu)成中，在輸入值可知端7的CONT信號(控制信號)為低電平時，運算放大器1成為工作(ON)狀態(tài)。通過運算放大器1的控制，PNP晶體管51從輸出端4輸出的恒定電流I＝VA/R4。
NPN晶體管56及57構(gòu)成電流鏡電路60。
PNP晶體管52的發(fā)射極及基極與電源端5連接，處于OFF狀態(tài)。PNP晶體管52的集電極通過NPN晶體管58向電流鏡電路60的輸入端輸出漏電流IL52。電流鏡電路60的輸出級即NPN晶體管57具有將PNP晶體管52的漏電流IL52的規(guī)定倍率的電流I57(在實施形態(tài)4中，倍率為1或1以上的值)從輸出端4流向地端的驅(qū)動能力。
NPN晶體管58及59的基極輸入CONT信號。
在CONT信號為低電平時(PNP晶體管51為導(dǎo)通狀態(tài)時)，PNP晶體管51從輸出端4輸出的電流I＝VA/R4。NPN晶體管58及59成為截止狀態(tài)，從PNP晶體管51的集電極不向NPN晶體管57流入電流。
在CONT信號為高電平時(PNP晶體管51為截止狀態(tài)時)，NPN晶體管58及59成為導(dǎo)通狀態(tài)。NPN晶體管57通過NPN晶體管59，將PNP晶體管51輸出的漏電流IL51流向地端。輸出端4的電位近似維持在接地電位(輸出端4不輸出電流)。
在上述實施形態(tài)中，能夠?qū)OS晶體管置換成雙極型晶體管，也能夠?qū)㈦p極型晶體管置換成MOS晶體管。
上面以一定的詳細程度就理想形態(tài)說明了本發(fā)明，但該理想形態(tài)現(xiàn)在揭示的內(nèi)容在構(gòu)成的細節(jié)部分理所當然有變化，在不超出本發(fā)明權(quán)利要求的范圍及思想的情況下，能夠?qū)崿F(xiàn)各要素的組合及順序的變化。
本發(fā)明的漏電流補償裝置及漏電流補償方法可用作為例如個人計算機等各種設(shè)備的電源裝置。
權(quán)利要求
1.一種漏電流補償裝置，其特征在于，包括第一電源端、電位低于所述第一電源端的第二電源端、輸出端、一端與所述第一電源端連接而另一端向所述輸出端輸出規(guī)定電壓或電流并具有導(dǎo)通狀態(tài)及截止狀態(tài)的第一晶體管、一端與所述第一電源端連接并設(shè)定為截止狀態(tài)的與所述第一晶體管為同一種類的第二晶體管、插入所述第二晶體管從另一端輸出的漏電流流過所述第二電源端的路徑而其控制端與所述路徑連接的第三晶體管、以及與所述第三晶體管構(gòu)成電流鏡電路而且具有使與流過所述第三晶體管的電流相應(yīng)的電流從所述輸出端流向所述第二電源端的驅(qū)動能力的第四晶體管。
2.如權(quán)利要求1所述的漏電流補償裝置，其特征在于，還包括插入所述第二晶體管從另一端輸出的漏電流流過所述第二電源端的路徑而且在所述第一晶體管為截止狀態(tài)時成為導(dǎo)通狀態(tài)而在所述第一晶體管為導(dǎo)通狀態(tài)時成為截止狀態(tài)的第五晶體管、以及插入從所述輸出端通過第四晶體管至所述第二電源端的路徑而且在所述第一晶體管為截止狀態(tài)時成為導(dǎo)通狀態(tài)而在所述第一晶體管為導(dǎo)通狀態(tài)時成為截止狀態(tài)的第六晶體管。
3.如權(quán)利要求1所述的漏電流補償裝置，其特征在于，所述第四晶體管的電流驅(qū)動能力與所述第一晶體管的漏電流相同或比它要大。
4.如權(quán)利要求1所述的漏電流補償裝置，其特征在于，所述第一晶體管、所述第二晶體管、所述第三晶體管及所述第四晶體管為MOS晶體管或雙極型晶體管。
5.如權(quán)利要求1所述的漏電流補償裝置，所述第一晶體管是源極與所述第一電源端子連接、從漏極向所述輸出端輸出規(guī)定的電壓或電流的PMOS晶體管，其特征在于，還包括在規(guī)定的情況下使所述第一晶體管為截止狀態(tài)的運算放大器，所述運算放大器具有輸入規(guī)定電位的反相輸入端、直接輸入所述輸出端的輸出電位或輸入用電阻將其分壓后的電壓的同相輸入端、以及輸出對所述第一晶體管的柵極進行控制信號的輸出端，所述第二晶體管是源極及柵極與所述第一電源端連接、設(shè)定為截止狀態(tài)的PMOS晶體管，所述第三晶體管及所述第四晶體管是源極與所述第二電源端連接的NMOS晶體管，所述第四晶體管將所述第二晶體管輸出的漏電流的規(guī)定倍率的電流從所述輸出端流向所述第二電源端。
6.一種漏電流補償方法，其特征在于，包括從一端與第一電源端連接的第一晶體管的另一端輸出規(guī)定的電壓或電流的第一步驟、使所述第一晶體管為截止狀態(tài)的第二步驟、將一端與所述第一電源端連接并設(shè)定為截止狀態(tài)的與所述第一晶體管同一種類的第二晶體管輸出的漏電流輸入至第三晶體管的一端及控制端并從其另一端流向電位低于所述第一電源端的第二電源端的第三步驟、以及通過與所述第三晶體管構(gòu)成電流鏡電路并具有與所述第三晶體管流過的電路相應(yīng)的電流驅(qū)動能力的第四晶體管、從所述第一晶體管的另一端向所述第二電源端流出電流的第四步驟。
7.如權(quán)利要求6所述的漏電流補償方法，其特征在于，在所述第二步驟中，使插入所述第二晶體管從另一端輸出的漏電流流向所述第二電源端的路徑的第五晶體管、以及插入從所述第一晶體管的另一端通過第四晶體管到達所述第二電源端的路徑的第六晶體管為導(dǎo)通狀態(tài)，在所述第一步驟中，使所述第五晶體管及所述第六晶體管為截止狀態(tài)。
全文摘要
本發(fā)明提供在輸出晶體管成為OFF狀態(tài)時能夠保持從輸出端的流入電流為最低限度、同時使輸出端確實為接地電位的漏電流補償裝置。本發(fā)明的漏電流補償裝置包括第一電源端、電位第一電源端的第二電源端、輸出端、一端與第一電源端連接而另一端向輸出端輸出規(guī)定電壓并具有導(dǎo)通狀態(tài)及截止狀態(tài)的第一晶體管、一端與第一電源端連接并設(shè)定為截止狀態(tài)的與第一晶體管為同一種類的第二晶體管、插入第二晶體管從另一端輸出的漏電流流過的路徑的第三晶體管、以及與第三晶體管構(gòu)成電流鏡電路而且具有使與流過第三晶體管的電流相應(yīng)的電流從輸出端流向第二電源端的驅(qū)動能力的第四晶體管。
文檔編號H02M3/00GK1499328SQ200310104658
公開日2004年5月26日 申請日期2003年10月31日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者木原秀之 申請人:松下電器產(chǎn)業(yè)株式會社