一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件的制作方法
【專利摘要】一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括：P型襯底，在P型襯底的上方設(shè)有高壓N型區(qū)，在高壓N型區(qū)的上方設(shè)有N型漂移區(qū)和P型體區(qū)，在N型漂移區(qū)內(nèi)設(shè)有N型漏區(qū)、淺槽隔離區(qū)，在P型體區(qū)內(nèi)設(shè)有N型源區(qū)和P型區(qū)，在高壓N型區(qū)的上方設(shè)有柵氧化層且所述柵氧化層的兩端分別延伸至P型體區(qū)和第一淺槽隔離區(qū)的上方，在柵氧化層上方設(shè)有多晶硅柵場(chǎng)板，在N型漏區(qū)、N型源區(qū)和P型區(qū)的上設(shè)有金屬接觸。其特征在于，所述淺槽隔離區(qū)包括間隔、對(duì)稱排列的第一淺槽隔離區(qū)和第二淺槽隔離區(qū)，所述第二淺槽隔離區(qū)兩端內(nèi)縮且短于所述第一淺槽隔離區(qū)。本發(fā)明可以在擊穿電壓幾乎不變的基礎(chǔ)上，獲得極低的導(dǎo)通電阻。
【專利說(shuō)明】
一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及功率半導(dǎo)體器件領(lǐng)域，是關(guān)于一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)及其應(yīng)用領(lǐng)域的迅速發(fā)展，功率半導(dǎo)體器件制造工藝和結(jié)構(gòu)不斷進(jìn)步，促使功率器件向著高性能方向發(fā)展。
[0003]功率器件中橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(Lateral Double-DiffusedM0SFET，簡(jiǎn)稱LDM0S)具有高耐壓、高輸入阻抗及易于集成等優(yōu)勢(shì)，所以被廣泛應(yīng)用在半導(dǎo)體集成電路制造中。與傳統(tǒng)MOSFET相比，LDMOS器件具有一個(gè)低摻雜的漂移區(qū)。當(dāng)在漏源之間加很高的電壓時(shí)，由于漂移區(qū)具有很高的電阻，大部分的電壓都施加在此漂移區(qū)上，可有效提高器件的耐壓水平。
[0004]現(xiàn)今，許多研究者通過(guò)改進(jìn)器件結(jié)構(gòu)或改善工藝來(lái)提高LDMOS器件的性能，其主要性能指標(biāo)是擊穿電壓和導(dǎo)通電阻。降低導(dǎo)通電阻有利于提高器件的工作效率，而提高擊穿電壓對(duì)增大器件的輸出功率和提升器件的輸出阻抗有突出貢獻(xiàn)。在LDMOS器件的結(jié)構(gòu)設(shè)計(jì)中，常采用在漂移區(qū)使用淺溝槽隔離技術(shù)(Shallow Trench Isolat1n，STI)的工藝方法來(lái)提高擊穿電壓，該工藝是一種完全平坦、無(wú)“鳥(niǎo)嘴”現(xiàn)象的新型隔離技術(shù)。與傳統(tǒng)的本征氧化隔離技術(shù)相比，采用STI技術(shù)的LDMOS可以承受更大的擊穿電壓。但研究表明，在使用常規(guī)STI作為L(zhǎng)DMOS漂移區(qū)場(chǎng)板介質(zhì)時(shí)，LDMOS導(dǎo)電通路上的線性區(qū)電流受STI的影響很大，由于STI結(jié)構(gòu)大小的限制，LDMOS的耐壓和導(dǎo)通電阻無(wú)法做到最優(yōu)化，所以難以實(shí)現(xiàn)低導(dǎo)通電阻的LDMOS0

【發(fā)明內(nèi)容】

[0005]圍繞LDMOS的導(dǎo)通電阻和擊穿電壓之間的矛盾關(guān)系，本發(fā)明提供一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，在同樣的尺寸下與傳統(tǒng)的LDMOS器件相比，可在擊穿電壓幾乎不變的基礎(chǔ)上，獲得極低的導(dǎo)通電阻。
[0006]本發(fā)明采用如下技術(shù)方案:
[0007]—種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括:P型襯底，在P型襯底的上方設(shè)有高壓N型區(qū)，在高壓N型區(qū)的上方設(shè)有N型漂移區(qū)和P型體區(qū)，在N型漂移區(qū)內(nèi)設(shè)有N型漏區(qū)、淺槽隔離區(qū)，在P型體區(qū)內(nèi)設(shè)有N型源區(qū)和P型區(qū)，在高壓N型區(qū)的上方還設(shè)有柵氧化層且所述柵氧化層的兩端分別延伸至P型體區(qū)的上方和第一淺槽隔離區(qū)的上方，在柵氧化層上方設(shè)有多晶硅柵場(chǎng)板，在N型漏區(qū)、N型源區(qū)和P型區(qū)的上表面分別設(shè)有漏極金屬接觸、源極金屬接觸和體區(qū)金屬接觸。其特征在于，所述淺槽隔離區(qū)包括間隔、對(duì)稱排列的第一淺槽隔離區(qū)和第二淺槽隔離區(qū)，所述第二淺槽隔離區(qū)兩端內(nèi)縮且短于所述第一淺槽隔離區(qū)，所述的第一淺槽隔離區(qū)的左邊界距離型漏區(qū)距離大于0.2μπι。所述的多晶硅柵場(chǎng)板及柵氧化層呈U形，且U形頭部與淺槽隔離區(qū)中的第一淺槽隔離區(qū)搭接。多晶硅柵場(chǎng)板及柵氧化層U形底部距離第一淺槽隔離區(qū)的相鄰邊界0.2μπι-0.3μπι，覆蓋在第一淺槽隔離區(qū)上的多晶硅柵場(chǎng)板及柵氧化層一端距離第一淺槽隔離區(qū)的相鄰邊界0.1μπι-0.2μπι。第二淺槽隔離區(qū)
(14)兩端邊界比第一淺槽隔離區(qū)(13)兩端邊界均短0.2μm-0.3μm。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn):
[0009](I)本發(fā)明結(jié)構(gòu)與圖1所不的傳統(tǒng)的LDMOS結(jié)構(gòu)的器件相比，在保持擊穿電壓基本不變的情況下能降低器件的導(dǎo)通電阻。與傳統(tǒng)結(jié)構(gòu)中全部是第一淺槽隔離區(qū)13相比，本發(fā)明的器件結(jié)構(gòu)淺槽隔離區(qū)縱向呈第一淺槽隔離區(qū)13、第二淺槽隔離區(qū)14和第一淺槽隔離區(qū)13間隔、對(duì)稱排列。LDMOS在工作時(shí)，電流流通路徑從漏端硅繞過(guò)淺槽隔離區(qū)再到源端，相對(duì)于體內(nèi)，器件表面濃度高，故為低阻區(qū)域，而本發(fā)明結(jié)構(gòu)中從第二淺槽隔離區(qū)流通的電流路徑(如圖6所示)所經(jīng)過(guò)的低阻區(qū)域比傳統(tǒng)結(jié)構(gòu)中從第一淺槽隔離區(qū)流通的電流路徑(如圖5所示)所經(jīng)過(guò)的低阻區(qū)域大。因此電流路徑中，低阻區(qū)域所占的比例大，從而使導(dǎo)通電阻降低。所以本發(fā)明結(jié)構(gòu)的淺槽隔離區(qū)縱向呈第一淺槽隔離區(qū)13、第二淺槽隔離區(qū)14和第一淺槽隔離區(qū)13間隔、對(duì)稱排列具有更低的導(dǎo)通電阻。如圖7所示，在相同電壓下，本發(fā)明結(jié)構(gòu)與傳統(tǒng)結(jié)構(gòu)相比，在線性區(qū)和飽和區(qū)的電流更大，因而導(dǎo)通電阻更低。
[0010](2)本發(fā)明結(jié)構(gòu)與圖1所示的傳統(tǒng)的LDMOS結(jié)構(gòu)的器件相比，第二淺槽隔離區(qū)14內(nèi)縮使器件具有更低的導(dǎo)通電阻的同時(shí)，擊穿電壓卻基本不變。這是由于第二淺槽隔離區(qū)14的內(nèi)縮位置經(jīng)過(guò)特定的設(shè)計(jì)。此種內(nèi)縮方法可以使得第一淺槽隔離區(qū)13和第二淺槽隔離區(qū)14從三個(gè)方向上有效的對(duì)處于第二淺槽隔離區(qū)14的內(nèi)縮區(qū)域的N型漂移區(qū)進(jìn)行輔助耗盡，從而使器件的擊穿電壓幾乎保持不變。若改變淺槽隔離區(qū)的內(nèi)縮位置(如圖9所示)，包括全部?jī)?nèi)縮結(jié)構(gòu)、兩邊內(nèi)縮結(jié)構(gòu)、內(nèi)縮靠前結(jié)構(gòu)和內(nèi)縮靠后結(jié)構(gòu)，器件的導(dǎo)通電阻均小于傳統(tǒng)結(jié)構(gòu)(如圖10所示)但器件的擊穿電壓明顯下降。如圖11所示，其余內(nèi)縮結(jié)構(gòu)的擊穿電壓遠(yuǎn)小于傳統(tǒng)結(jié)構(gòu)的擊穿電壓。此外，本發(fā)明結(jié)構(gòu)還采用U形場(chǎng)板進(jìn)一步保證器件的擊穿電壓不變。因此，和原傳統(tǒng)結(jié)構(gòu)相比，本發(fā)明結(jié)構(gòu)的擊穿電壓基本不變。如圖8所示，本發(fā)明結(jié)構(gòu)與傳統(tǒng)結(jié)構(gòu)相比，擊穿電壓基本不變。
[0011](3)本發(fā)明器件結(jié)構(gòu)的制造工藝可以與常規(guī)CMOS制造工藝相兼容，且不需要額外的工藝流程，因而可以節(jié)約設(shè)計(jì)和制備成本。
【附圖說(shuō)明】
[0012]圖1是三維立體剖面圖，圖示了傳統(tǒng)的LDMOS結(jié)構(gòu)的立體剖面結(jié)構(gòu)。
[0013]圖2是三維立體剖面圖，圖示了本發(fā)明中低導(dǎo)通電阻的LDMOS結(jié)構(gòu)器件的立體剖面結(jié)構(gòu)。
[0014]圖3是剖面圖，圖示了傳統(tǒng)的LDMOS結(jié)構(gòu)器件的立體剖面圖1中AA’剖面的器件剖面結(jié)構(gòu)。
[0015]圖4是剖面圖，圖示了本發(fā)明中低導(dǎo)通電阻的LDMOS結(jié)構(gòu)器件的立體剖面圖2中BB’剖面的器件剖面結(jié)構(gòu)。
[0016]圖5是剖面電流路徑圖，圖示了傳統(tǒng)的LDMOS結(jié)構(gòu)器件在只有第一淺槽隔離區(qū)的電流流通路徑。
[0017]圖6是剖面電流路徑圖，圖示了本發(fā)明中低導(dǎo)通電阻的LDMOS結(jié)構(gòu)器件在第二淺槽隔離區(qū)的電流流通路徑。
[0018]圖7所示為本發(fā)明中低導(dǎo)通電阻的LDMOS結(jié)構(gòu)的器件和傳統(tǒng)的LDMOS結(jié)構(gòu)的器件的1-V測(cè)試結(jié)果的比較圖。
[0019]圖8所示為本發(fā)明中低導(dǎo)通電阻的LDMOS結(jié)構(gòu)的器件和傳統(tǒng)的LDMOS結(jié)構(gòu)的器件關(guān)態(tài)擊穿特性測(cè)試結(jié)果的比較圖。
[0020]圖9所示為L(zhǎng)DMOS的淺槽隔離區(qū)在不同內(nèi)縮位置時(shí)的器件結(jié)構(gòu)俯視圖，包括全部?jī)?nèi)縮結(jié)構(gòu)、兩邊內(nèi)縮結(jié)構(gòu)、內(nèi)縮靠前結(jié)構(gòu)和內(nèi)縮靠后結(jié)構(gòu)的俯視圖。
[0021]圖10所示為L(zhǎng)DMOS的淺槽隔離區(qū)在不同內(nèi)縮位置的結(jié)構(gòu)和傳統(tǒng)LDMOS結(jié)構(gòu)的器件的1-V測(cè)試結(jié)果的比較圖。
[0022]圖11所示為L(zhǎng)DMOS的淺槽隔離區(qū)在不同內(nèi)縮位置的結(jié)構(gòu)和傳統(tǒng)LDMOS結(jié)構(gòu)的器件的關(guān)態(tài)擊穿特性測(cè)試結(jié)果的比較圖。
【具體實(shí)施方式】
[0023]—種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括:P型襯底I，在P型襯底I的上方設(shè)有高壓N型區(qū)2，在高壓N型區(qū)2的上方設(shè)有N型漂移區(qū)3和P型體區(qū)，在N型漂移區(qū)3內(nèi)設(shè)有N型漏區(qū)6、淺槽隔離區(qū)，在P型體區(qū)4內(nèi)設(shè)有N型源區(qū)5和P型區(qū)7，在高壓N型區(qū)2的上方還設(shè)有柵氧化層8且所述柵氧化層8的兩端分別延伸至P型體區(qū)4的上方和第一淺槽隔離區(qū)13的上方，在柵氧化層8上方設(shè)有多晶硅柵場(chǎng)板9，在N型漏區(qū)6、N型源區(qū)5和P型區(qū)7的上表面分別設(shè)有漏極金屬接觸10、源極金屬接觸11和體區(qū)金屬接觸12，其特征在于，所述淺槽隔離區(qū)包括間隔、對(duì)稱排列的第一淺槽隔離區(qū)13和第二淺槽隔離區(qū)14，所述第二淺槽隔離區(qū)14兩端內(nèi)縮且短于所述第一淺槽隔離區(qū)13，所述的第一淺槽隔離區(qū)13的左邊界距離N型漏區(qū)6距離大于0.2μηι。
[0024]所述的多晶硅柵場(chǎng)板9及柵氧化層8呈U形，且U形頭部與淺槽隔離區(qū)中的第一淺槽隔離區(qū)13搭接。
[0025]所述的多晶硅柵場(chǎng)板9及柵氧化層8U形底部距離第一淺槽隔離區(qū)13的相鄰邊界
0.2μπι-0.3μπι，覆蓋在第一淺槽隔離區(qū)13上的多晶硅柵場(chǎng)板9及柵氧化層8—端距離第一淺槽隔離區(qū)13的相鄰邊界0.1口111-0.24111。
[0026]所述的第二淺槽隔離區(qū)(14)兩端邊界比第一淺槽隔離區(qū)(13)兩端邊界均短0.2μm_0.3umo
[0027]本發(fā)明采用如下方法來(lái)制備:
[0028]第一步，取P型襯底硅圓片，對(duì)其進(jìn)行預(yù)清洗，然后通過(guò)N型離子注入高溫退火后形成高壓N型區(qū)2。
[0029]第二步，光刻，利用離子刻蝕形成淺的溝槽，淀積二氧化硅填充溝槽，最后利用化學(xué)機(jī)械拋光使硅片表面平整形成淺槽隔離區(qū)13和淺槽隔離區(qū)14。
[0030]第三步，通過(guò)N型離子注入高溫退火后形成N型漂移區(qū)3。
[0031]第四步，生長(zhǎng)柵氧化層8，并淀積刻蝕多晶硅形成多晶硅柵場(chǎng)板9。
[0032]第五步，通過(guò)高劑量的硼離子和磷離子注入，形成N型漏區(qū)6、N型源區(qū)5和P型區(qū)7。
[0033]第六步，生長(zhǎng)二氧化硅，光刻出溝道區(qū)，進(jìn)行閾值電壓調(diào)整注入。
[0034]第七步，光刻出金屬電極引出孔，淀積金屬層，刻蝕掉多余金屬，形成漏極金屬接觸1、源極金屬接觸11和體區(qū)金屬接觸12。
【主權(quán)項(xiàng)】
1.一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，包括:P型襯底(I)，在P型襯底(I)的上方設(shè)有高壓N型區(qū)(2)，在高壓N型區(qū)(2)的上方設(shè)有N型漂移區(qū)(3)和P型體區(qū)(4)，在N型漂移區(qū)(3)內(nèi)設(shè)有N型漏區(qū)(6)、淺槽隔離區(qū)，在P型體區(qū)(4)內(nèi)設(shè)有N型源區(qū)(5)和P型區(qū)(7)，在高壓N型區(qū)(2)上還設(shè)有柵氧化層(8)且所述柵氧化層(8)的兩端分別延伸至P型體區(qū)(4)的上方和第一淺槽隔離區(qū)(13)的上方，在柵氧化層(8)上方設(shè)有多晶硅柵場(chǎng)板(9)，在N型漏區(qū)(6)、N型源區(qū)(5)和P型區(qū)(7)的上表面分別設(shè)有漏極金屬接觸(10)、源極金屬接觸(II)和體區(qū)金屬接觸(12)，其特征在于，所述淺槽隔離區(qū)包括間隔、對(duì)稱排列的第一淺槽隔離區(qū)(13)和第二淺槽隔離區(qū)(14)，所述第二淺槽隔離區(qū)(14)兩端內(nèi)縮且短于所述第一淺槽隔離區(qū)(13)，所述的第一淺槽隔離區(qū)(13)的左邊界距離N型漏區(qū)(6)距離大于0.2μπι。2.根據(jù)權(quán)利要求1所述的一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特征在于，所述的多晶硅柵場(chǎng)板(9)及柵氧化層(8)呈U形，且U形頭部與淺槽隔離區(qū)中的第一淺槽隔離區(qū)(13)搭接。3.根據(jù)權(quán)利要求2所述的一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特征在于，多晶硅柵場(chǎng)板(9)及柵氧化層(S)U形底部距離第一淺槽隔離區(qū)(13)的相鄰邊界0.2μπι-0.3μπι，覆蓋在第一淺槽隔離區(qū)(13)上的多晶硅柵場(chǎng)板(9)及柵氧化層(8)—端距離第一淺槽隔離區(qū)(13)的相鄰邊界0.1μπι-0.2μπι。4.根據(jù)權(quán)利要求1所述的一種低導(dǎo)通電阻橫向雙擴(kuò)散金屬氧化物半導(dǎo)體器件，其特征在于，第二淺槽隔離區(qū)(14)兩端邊界比第一淺槽隔離區(qū)(13)兩端邊界均短0.2μπι-0.3μπι。
【文檔編號(hào)】H01L29/78GK106024905SQ201610614208
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年7月29日
【發(fā)明人】孫偉鋒, 薛穎, 葉然, 陳欣, 劉斯揚(yáng), 陸生禮, 時(shí)龍興
【申請(qǐng)人】東南大學(xué)