Goi襯底上的光電子和cmos集成的制作方法
【專(zhuān)利摘要】一種用于將光電子器件和硅器件形成在單個(gè)芯片上的方法。該方法可以包括：在單個(gè)芯片的第一區(qū)域和第二區(qū)域中形成硅襯底；將鍺層形成在至少第一區(qū)域中的襯底之上；將光電子器件形成在第一區(qū)域中的鍺層上，光電子器件具有頂部熔覆層、底部熔覆層以及有源區(qū)域，底部熔覆層處在半導(dǎo)體層上，有源區(qū)域鄰近波導(dǎo)并且處在底部熔覆層上，頂部熔覆層處在有源區(qū)域上；以及將硅器件形成在第二區(qū)域中的硅層上。
【專(zhuān)利說(shuō)明】
GO I襯底上的光電子和CMOS集成
技術(shù)領(lǐng)域
[0001]本發(fā)明大體涉及半導(dǎo)體器件制造，并且更具體地涉及II1-V半導(dǎo)體光電子器件和硅互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件在單個(gè)芯片上的形成和集成。
【背景技術(shù)】
[0002]隨著微電子系統(tǒng)繼續(xù)按比例地縮小，產(chǎn)生的電子互連件密度將必須在以極高時(shí)鐘速度運(yùn)行的同時(shí)適應(yīng)增大的功率損耗、信號(hào)延遲和串?dāng)_。當(dāng)前趨勢(shì)指示在不到十年內(nèi)由互連件消耗的功率可能變成在確定集成電路中的切換速度中的限制因素。為了克服這些問(wèn)題，對(duì)光學(xué)互連件和伴隨基于傳統(tǒng)硅(Si)的微電子電路的系統(tǒng)的集成將是向前邁出的重大一步?；诠獾男酒瑑?nèi)和芯片間通信將大大減少延遲并通過(guò)消除電容性互連件損耗來(lái)降低功率消耗。改進(jìn)的光電子集成還能夠幫助增大在光通信系統(tǒng)中使用的收發(fā)器電路的速度，由此增大總體帶寬。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種方法。所述方法可以包括:在第一區(qū)域和第二區(qū)域中形成絕緣體上半導(dǎo)體(SOI)襯底，所述SOI襯底包括第一絕緣體層上的半導(dǎo)體層，并且所述第一絕緣體層處在襯底上;從所述第二區(qū)域去除所述半導(dǎo)體層和所述絕緣體層，其中所述襯底的頂表面被暴露；將第二絕緣體層形成在所述第一區(qū)域中的所述半導(dǎo)體層上;將襯底延伸層形成在所述第二區(qū)域中的被暴露的襯底上;將所述器件形成在所述襯底延伸層上;將覆蓋所述器件的器件絕緣體層形成在所述第二區(qū)域中；將波導(dǎo)形成在所述第二絕緣體層中；以及將所述光電子器件形成在所述第一區(qū)域中，所述光電子器件具有底部熔覆層、有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述半導(dǎo)體層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上。
[0004]根據(jù)本發(fā)明的另一實(shí)施例，提供了一種方法。所述方法可以包括:將疊層形成在第一區(qū)域中和第二區(qū)域中的襯底上，所述疊層包括所述襯底上的半導(dǎo)體層、所述半導(dǎo)體層上的第一絕緣體層、所述第一絕緣體層上的波導(dǎo)、所述波導(dǎo)上的第二絕緣體層、以及所述第二絕緣體層上的器件基層;將所述器件形成在所述第二區(qū)域中的所述器件基層上;將器件絕緣體層形成在所述第二區(qū)域中的所述器件上和所述器件基層上；以及將所述光電子器件形成在所述第一區(qū)域中，所述光電子器件具有底部熔覆層、有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述半導(dǎo)體層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上。
[0005]根據(jù)本發(fā)明的另一實(shí)施例，提供了一種結(jié)構(gòu)。所述結(jié)構(gòu)可以包括:硅襯底，所述硅襯底處在單個(gè)芯片的第一區(qū)域和第二區(qū)域中；鍺層，所述鍺層處在至少所述第一區(qū)域中的所述襯底之上;所述光電子器件，所述光電子器件處在所述第一區(qū)域中的所述鍺層上，所述光電子器件具有底部熔覆層、鄰近波導(dǎo)的有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述鍺層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上；以及所述硅器件，所述硅器件處在所述第二區(qū)域中的硅層上。
【附圖說(shuō)明】
[0006]通過(guò)示例的方式給出且不旨在將本發(fā)明僅僅限于此的以下【具體實(shí)施方式】將結(jié)合附圖被最好地理解，在附圖中:
[0007]圖1是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖；
[0008]圖2是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了從絕緣體上半導(dǎo)體(SOI)襯底的第一區(qū)域去除半導(dǎo)體層和第一絕緣體層；
[0009]圖3是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了器件在SOI襯底的第二區(qū)域中的形成；
[0010]圖4是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了波導(dǎo)在第一區(qū)域中的半導(dǎo)體層之上的形成；
[0011]圖5是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了光電子器件在第一區(qū)域中的形成；
[0012]圖6是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了光電子器件接觸和器件接觸的形成；
[0013]圖7是根據(jù)示例性實(shí)施例的半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了半導(dǎo)體結(jié)構(gòu)的頂視圖；
[0014]圖8是根據(jù)示例性實(shí)施例的備選半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了疊層在襯底上的形成；
[0015]圖9是根據(jù)示例性實(shí)施例的備選半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了器件在SOI襯底的第二區(qū)域中的形成;并且
[0016]圖10是根據(jù)示例性實(shí)施例的備選半導(dǎo)體結(jié)構(gòu)的橫截面視圖并且圖示了光電子器件在SOI襯底的第一區(qū)域中的形成。
[0017]附圖不一定是按比例繪制的。附圖僅僅是示意性表示，不旨在描繪本發(fā)明的具體參數(shù)。附圖旨在僅僅描繪本發(fā)明的典型實(shí)施例。在附圖中，類(lèi)似的附圖標(biāo)記表示類(lèi)似的元件。
【具體實(shí)施方式】
[0018]在本文中公開(kāi)了要求保護(hù)的結(jié)構(gòu)和方法的詳細(xì)實(shí)施例;然而，能夠理解，所公開(kāi)的實(shí)施例僅僅說(shuō)明了可以以各種形成來(lái)體現(xiàn)的要求保護(hù)的結(jié)構(gòu)和方法。然而，本發(fā)明可以以許多不同的形式來(lái)體現(xiàn)并且不應(yīng)當(dāng)被解釋為限于本文中闡述的示例性實(shí)施例。更確切地說(shuō)，提供了這些示例性實(shí)施例使得本公開(kāi)內(nèi)容將是透徹的和完整的并且將完全地將本發(fā)明的范圍傳達(dá)給本領(lǐng)域技術(shù)人員。在本說(shuō)明書(shū)中，眾所周知的特征和技術(shù)的細(xì)節(jié)可以被省略以避免不必要地使所呈現(xiàn)的實(shí)施例不清楚。
[0019]在說(shuō)明書(shū)中對(duì)“一個(gè)實(shí)施例”、“實(shí)施例”、“示例實(shí)施例”等等的引用指示所描述的實(shí)施例可以包括特定特征、結(jié)構(gòu)或特性，但是每個(gè)實(shí)施例可以不必包括特定特征、結(jié)構(gòu)或特性。此外，這樣的短語(yǔ)不一定指代相同實(shí)施例。另外，當(dāng)結(jié)合實(shí)施例描述特定特征、結(jié)構(gòu)或特性時(shí)，所承認(rèn)的是，無(wú)論是否明確描述，結(jié)合其他實(shí)施例來(lái)影響這樣的特征、結(jié)構(gòu)或特性在本領(lǐng)域技術(shù)人員的知識(shí)范圍內(nèi)。
[0020]為了后文中描述的目的，如在附圖中所定向的，術(shù)語(yǔ)“上”、“下”、“右”、“左”、“垂直”、“水平”、“頂部”、“底部”以及它們的衍生詞將涉及所公開(kāi)的結(jié)構(gòu)和方法。術(shù)語(yǔ)“上覆”、“在...頂上”、“在頂部上”、“被定位在...上”或“被定位在...頂上”意味著諸如第一結(jié)構(gòu)的第一元件被呈現(xiàn)在諸如第二結(jié)構(gòu)的第二元件上，其中諸如接口結(jié)構(gòu)的中介元件可以被呈現(xiàn)在第一元件與第二元件之間。術(shù)語(yǔ)“直接接觸”意味著諸如第一結(jié)構(gòu)的第一元件和諸如第二結(jié)構(gòu)的第二元件在兩個(gè)元件的接口處沒(méi)有任何中間傳導(dǎo)層、絕緣層或半導(dǎo)體層的情況下被連接。
[0021]為了不使本發(fā)明的實(shí)施例的呈現(xiàn)不清楚，在下面的【具體實(shí)施方式】中，本領(lǐng)域中已知的一些處理步驟或操作已經(jīng)出于呈現(xiàn)和出于說(shuō)明的目的被組合在一起并且在一些實(shí)例中可能尚未進(jìn)行詳細(xì)描述。在其他實(shí)例中，可能根本不描述本領(lǐng)域中已知的一些處理步驟或操作。應(yīng)當(dāng)理解，下面的描述更關(guān)注于本發(fā)明的各種實(shí)施例的區(qū)別特征或元件。
[0022]本發(fā)明大體涉及半導(dǎo)體器件制造，并且更具體地涉及II1-V半導(dǎo)體光電子器件和硅互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件在單個(gè)芯片上的形成和集成。理想情況下，可能期望將111-7半導(dǎo)體光電子器件和硅CMOS器件形成在相同芯片上以創(chuàng)建針對(duì)光學(xué)互連件的新通路并減少生產(chǎn)時(shí)間和成本。將II1-V半導(dǎo)體光電子器件和硅CMOS器件制造在單個(gè)芯片上的一種方式可以包括在單個(gè)芯片上的第一區(qū)域和第二區(qū)域中形成硅襯底，在第一區(qū)域中形成鍺層，使用鍺層作為種子層以形成II1-V半導(dǎo)體光電子器件，以及使用第二區(qū)域中的硅作為種子層以形成硅CMOS器件。下面參考附圖圖1-10來(lái)詳細(xì)描述通過(guò)其以將集成的II1-V半導(dǎo)體光電子器件和娃CMOS器件形成在相同芯片上的一個(gè)實(shí)施例。應(yīng)當(dāng)注意，光電子器件可以包括例如光電子發(fā)送器件(諸如激光器)或光電子接收器件(例如探測(cè)器)，但是其他器件可以被使用。
[0023]參考圖1，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以以提供絕緣體上半導(dǎo)體(SOI)襯底開(kāi)始。
[0024]SOI襯底可以處在單個(gè)芯片的第一區(qū)域101中和第二區(qū)域103中。SOI襯底可以包括(從底部到頂部)襯底102、第一絕緣體層104和半導(dǎo)體層106?？梢允褂帽绢I(lǐng)域中已知的任何SOI襯底形成技術(shù)(諸如舉例而言，注氧隔離(SIMOX)或?qū)愚D(zhuǎn)移)來(lái)形成SOI襯底。如果采用層轉(zhuǎn)移工藝，則可選的打薄步驟可以跟在將兩個(gè)半導(dǎo)體晶片粘合在一起之后?？蛇x的打薄步驟能夠?qū)拥暮穸葴p小到期望厚度。
[0025]襯底102可以包括:大塊半導(dǎo)體襯底、分層半導(dǎo)體襯底(例如，Si/SiGe)、絕緣體上硅襯底(SOI)、或者絕緣體上SiGe襯底(SGOI)。襯底102可以包括本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，Si ,Ge、SiGe、SiC, SiGeC,Ga,GaAs、InAs、InP或其他元素或化合物半導(dǎo)體。在實(shí)施例中，襯底102是大塊硅襯底。襯底102可以包括例如η型、P型或無(wú)摻雜半導(dǎo)體材料并且可以具有單晶、多晶或非晶結(jié)構(gòu)。
[0026]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，離子注入、熱或等離子氧化或氮化、化學(xué)氣相沉積、和/或物理氣相沉積)來(lái)將第一絕緣體層104形成在襯底102上。第一絕緣體層104可以為本領(lǐng)域中已知的任何介電材料，諸如舉例而言，氧化物、氮化物或氮氧化物。第一絕緣體層104可以具有范圍從約Inm到約500nm的厚度，但是其他厚度可以被使用。在實(shí)施例中，第一絕緣體層104是具有約200nm的厚度的Si02。在另一實(shí)施例中，第一絕緣體層104可以包括包含氧化硅層和/或氮化硅層的多個(gè)介電層或介電疊層。應(yīng)當(dāng)注意，第一絕緣體層104還可以被稱(chēng)為掩埋介電層或掩埋氧化物(BOX)層。
[0027]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將半導(dǎo)體層106形成在第一絕緣體層104上。半導(dǎo)體層106可以是本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，S1、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或其他半導(dǎo)體。半導(dǎo)體層106可以具有范圍從約Inm到500nm的厚度，但是其他厚度可以被使用。在實(shí)施例中，半導(dǎo)體層106是鍺并且具有約10nm的厚度。
[0028]在實(shí)施例中，II1-V半導(dǎo)體層可以隨后被形成在(下面進(jìn)一步描述的)半導(dǎo)體層106上。在硅與II1-V半導(dǎo)體之間的晶格失配比在鍺與II1-V半導(dǎo)體之間更大；因此，鍺可以是用作半導(dǎo)體層106以用于II1-V半導(dǎo)體光電子器件的后續(xù)形成的更好的材料。
[0029]參考圖2，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以包括從第二區(qū)域103去除半導(dǎo)體層106和第一絕緣體層104并且將第二絕緣體層108形成在半導(dǎo)體層106 上。
[0030]應(yīng)當(dāng)注意，鍺可以是用于II1-V半導(dǎo)體光電子器件的生長(zhǎng)的良好材料;然而，硅可以更適合于其他器件(諸如舉例而言，CMOS器件)的形成。因此，鍺可以從第二區(qū)域103被去除以允許硅器件的后續(xù)形成。
[0031]可以使用本領(lǐng)域中已知的任何蝕刻技術(shù)(諸如舉例而言，光刻和/或反應(yīng)離子蝕刻工藝)來(lái)從第二區(qū)域103去除半導(dǎo)體層106和第一絕緣體層104。襯底102的頂表面可以被暴露在第二區(qū)域103中。
[0032]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將第二絕緣體層108形成在半導(dǎo)體層106上。在實(shí)施例中，第二絕緣體層108通過(guò)將覆蓋絕緣體層沉積在第一區(qū)域101中的半導(dǎo)體層106和第二區(qū)域103中的襯底102之上、隨后通過(guò)從第二區(qū)域103去除覆蓋絕緣體層的蝕刻工藝而被形成在半導(dǎo)體層106上。第二絕緣體層108可以保持處在半導(dǎo)體層106上并且保持處在半導(dǎo)體層106和鄰近第二區(qū)域103的第一絕緣體層104的側(cè)壁上。第二絕緣體層108可以為本領(lǐng)域中已知的任何介電材料，諸如舉例而言，氧化物、氮化物或氮氧化物。第二絕緣體層108可以具有范圍從約Iym到約5μηι的厚度，但是其他厚度可以被使用。在實(shí)施例中，第二絕緣體層108是與第一絕緣體層相同的材料(例如，S12),并且具有高于半導(dǎo)體層106約2μπι的厚度。
[0033]參考圖3，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以包括將器件112形成在第二區(qū)域103中的襯底延伸層110上。
[0034]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，外延生長(zhǎng)、化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將襯底延伸層110形成在第二區(qū)域103中的襯底102上。襯底延伸層110可以是本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，S1、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或其他半導(dǎo)體。在實(shí)施例中，襯底延伸層110是與襯底102相同的材料(例如，Si)，并且使用外延生長(zhǎng)工藝將襯底延伸層110生長(zhǎng)在第二區(qū)域103中的被暴露的襯底102上。
[0035]可以使用本領(lǐng)域中已知的任何器件形成技術(shù)(諸如舉例而言，沉積、掩膜、和蝕刻工藝)來(lái)將器件112形成在襯底延伸層110上。器件112可以是本領(lǐng)域中已知的任何電子器件，諸如舉例而言，Si CMOS器件、SiGe、或II1-V通道MOSFET、雙極結(jié)型晶體管、或本領(lǐng)域中使用的任何其他器件。在實(shí)施例中，器件112是Si CMOS器件。如本領(lǐng)域中已知的，器件112可以被用于向激光器或探測(cè)器發(fā)送信號(hào)。在圖示的實(shí)施例中，三個(gè)器件112的兩個(gè)集合被形成在襯底延伸層110上;然而，其他器件配置可以被使用。
[0036]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將器件絕緣體層109形成在器件112上。器件絕緣體層109可以是本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，S1、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或其他半導(dǎo)體。在實(shí)施例中，器件絕緣體層109是與第一絕緣體層104和第二絕緣體層108相同的材料(例如，S12)?？梢允褂帽绢I(lǐng)域中已知的任何拋光技術(shù)就(諸如舉例而言，化學(xué)機(jī)械拋光工藝)來(lái)使第二絕緣體層108和器件絕緣體層109的頂表面平整。
[0037]參考圖4，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以包括將波導(dǎo)114形成在第一區(qū)域101中。
[0038]可以通過(guò)在第二絕緣體層108中蝕刻溝槽、將波導(dǎo)114形成在溝槽中并且將第二絕緣體層108重新形成在波導(dǎo)114之上來(lái)將波導(dǎo)114形成在第一區(qū)域101中。可以使用本領(lǐng)域中已知的任何蝕刻技術(shù)(諸如舉例而言，反應(yīng)離子蝕刻工藝)來(lái)在第二絕緣體108中形成溝槽。第二絕緣體層108的部分可以保持在溝槽之下。第二絕緣體層108的、保持在溝槽之下的部分可以具有約Ιμπι的厚度。溝槽可以不延伸到第二區(qū)域103(即，在溝槽與第二區(qū)域103之間可以存在第二絕緣體層108的部分)。
[0039]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將波導(dǎo)114沉積在溝槽中。波導(dǎo)114可以是本領(lǐng)域中已知的任何波導(dǎo)材料，諸如舉例而言，氮化物、氧化物或氮氧化物。在實(shí)施例中，波導(dǎo)114是SiN。
[0040]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，化學(xué)氣相沉積、等離子增強(qiáng)化學(xué)氣相沉積、原子層沉積、或物理氣相沉積)來(lái)將第二絕緣體層108重新形成在波導(dǎo)114上?？梢允褂帽绢I(lǐng)域中已知的任何拋光技術(shù)就(諸如舉例而言，化學(xué)機(jī)械拋光工藝)來(lái)使第二絕緣體層108的頂表面平整。在實(shí)施例中，第二絕緣體層108具有高于波導(dǎo)114的頂表面約Iym的厚度。
[0041]參考圖5，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以包括將光電子器件115形成在第一區(qū)域101中的半導(dǎo)體層106上。
[0042]各種類(lèi)型的結(jié)構(gòu)已經(jīng)被提倡用于半導(dǎo)體激光器和探測(cè)器;一個(gè)典型的結(jié)構(gòu)是雙異質(zhì)結(jié)構(gòu)。雙異質(zhì)結(jié)構(gòu)是這樣的結(jié)構(gòu)，使得使用兩種類(lèi)型的不同化合物半導(dǎo)體，具有較小帶隙的化合物半導(dǎo)體被夾在具有較大帶隙的化合物半導(dǎo)體之間。
[0043]光電子器件115可以包括(從底部到頂部)底部熔覆層116、有源區(qū)域108以及頂部熔覆層117(例如，雙異質(zhì)結(jié)構(gòu))。光電子器件115可以具有范圍從約Ιμπι到約ΙΟμπι的寬度(w)和范圍從約10ym到約500μηι的長(zhǎng)度，但是其他尺寸可以被使用。
[0044]可以通過(guò)使用本領(lǐng)域中已知的任何蝕刻技術(shù)(諸如舉例而言，光刻和/或反應(yīng)離子蝕刻工藝)在第二絕緣體層108中蝕刻溝槽來(lái)形成光電子器件115。溝槽可以被形成在第一區(qū)域101中并且可以暴露半導(dǎo)體層106的頂表面和波導(dǎo)114的側(cè)壁。
[0045]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，外延生長(zhǎng)或化學(xué)氣相沉積)來(lái)將底部熔覆層116形成在溝槽中和半導(dǎo)體層106上。底部熔覆層116可以包括本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，IV半導(dǎo)體和/或II1-V半導(dǎo)體。在實(shí)施例中，底部熔覆層116是AlGaAs。底部熔覆層116可以被原位摻雜并且可以是P型或η型的。
[0046]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，外延生長(zhǎng)或化學(xué)氣相沉積)來(lái)將有源區(qū)域118形成在底部熔覆層116上。有源區(qū)域118可以包括本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，IV半導(dǎo)體和/或II1-V半導(dǎo)體。在實(shí)施例中，有源區(qū)域118是使用外延生長(zhǎng)而形成的GaAs。有源區(qū)域118可以具有與底部熔覆層116相同的晶格結(jié)構(gòu)，然而，有源區(qū)域118可以具有較低的帶隙。有源區(qū)域118可以與波導(dǎo)114的側(cè)壁接觸，使得信號(hào)能夠在有源區(qū)域118與波導(dǎo)114之間流動(dòng)。
[0047]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，外延生長(zhǎng)或化學(xué)氣相沉積)來(lái)將頂部熔覆層117形成在有源區(qū)域118上。頂部熔覆層117可以包括本領(lǐng)域中已知的任何半導(dǎo)體材料，諸如舉例而言，IV半導(dǎo)體和/或II1-V半導(dǎo)體。頂部熔覆層117可以被原位摻雜并且可以是P型或η型的。在實(shí)施例中，頂部熔覆層117是與底部熔覆層116相同的材料(例如，AlGaAs)并且可以具有與底部熔覆層116相反的電荷(例如，P型頂部熔覆層117和η型底部熔覆層116)。頂部熔覆層117和底部熔覆層116可以被用作阻擋層，其可以將電子局限在有源區(qū)域118中。
[0048]參考圖6，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，該方法可以包括穿過(guò)頂部絕緣體層形成光電子器件接觸122和器件接觸124。應(yīng)當(dāng)注意，出于說(shuō)明性目的，第一絕緣體層104、第二絕緣體層108、器件絕緣體層109和頂部絕緣體層可以被示出為組合的絕緣體 Illo
[0049]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，離子注入、熱或等離子氧化或氮化、化學(xué)氣相沉積、和/或物理氣相沉積)來(lái)將頂部絕緣體層形成在光電子器件115上、第二絕緣體層108上以及器件絕緣體層109上。頂部絕緣體層可以是本領(lǐng)域中已知的任何介電材料，諸如舉例而言，氧化物、氮化物或氮氧化物。在實(shí)施例中，頂部絕緣體層是與第一絕緣體層104、第二絕緣體層108以及器件絕緣體層109相同的材料(例如，Si02)。
[0050]可以使用本領(lǐng)域中已知的任何蝕刻技術(shù)(諸如舉例而言，光刻和/或反應(yīng)離子蝕刻工藝)來(lái)將光電子器件接觸溝槽和器件接觸溝槽蝕刻在組合的絕緣體111中。光電子器件接觸溝槽可以包括兩個(gè)溝槽(例如，第一溝槽和第二溝槽)O第一溝槽可以延伸穿過(guò)組合的絕緣體111并且暴露頂部熔覆層116的頂表面。第二溝槽可以延伸穿過(guò)組合的絕緣體111并且暴露底部熔覆層117的頂表面。器件接觸溝槽可以包括與使用的器件的數(shù)目相對(duì)應(yīng)的溝槽的集合。器件接觸溝槽可以延伸穿過(guò)組合的絕緣體111并且暴露器件112的頂表面。
[0051]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，原子層沉積、分子層沉積、化學(xué)氣相沉積、原位自由基輔助沉積、金屬有機(jī)化學(xué)氣相沉積、分子束外延、物理氣相沉積、濺射、電鍍、蒸發(fā)、離子束沉積、電子束沉積、激光輔助沉積、化學(xué)溶液沉積、或它們的任何組合)來(lái)將光電子器件接觸122形成在光電子器件中。光電子器件接觸122可以是本領(lǐng)域中已知的任何傳導(dǎo)材料，諸如舉例而言，鎢、鋁、銀、金、它們的合金、或任何其他傳導(dǎo)材料。硅化物層113可以排在光電子器件接觸122的底部。
[0052]可以使用本領(lǐng)域中已知的任何沉積技術(shù)(諸如舉例而言，原子層沉積、分子層沉積、化學(xué)氣相沉積、原位自由基輔助沉積、金屬有機(jī)化學(xué)氣相沉積、分子束外延、物理氣相沉積、濺射、電鍍、蒸發(fā)、離子束沉積、電子束沉積、激光輔助沉積、化學(xué)溶液沉積、或它們的任何組合)來(lái)將器件接觸124形成在器件接觸溝槽中。器件接觸124可以是本領(lǐng)域中已知的任何傳導(dǎo)材料，諸如舉例而言，鎢、鋁、銀、金、它們的合金、或任何其他傳導(dǎo)材料。硅化物層119可以排在器件接觸124的底部。
[0053]參考圖7，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和SiCMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)100的說(shuō)明性圖示。更具體地，(以上所描述的)光電子器件115可以包括激光器的集合115a和探測(cè)器的集合115b。激光器115a可以連接到探測(cè)器115b( S卩，芯片內(nèi)連接)或連接到單獨(dú)的探測(cè)器(S卩，芯片間連接)。在實(shí)施例中，存在兩個(gè)第一區(qū)域101，一個(gè)區(qū)域具有激光器115a并且另一區(qū)域具有探測(cè)器115b，其中第二區(qū)域103處在兩個(gè)第一區(qū)域101之間。應(yīng)當(dāng)注意，圖7是結(jié)構(gòu)100的頂視圖。附加地，圖7是可能的配置的示例性圖示，但是其他配置可以被使用。
[0054]參考圖8，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)200的說(shuō)明性圖示。更具體地，該方法可以以包括(從底部到頂部)襯底102、半導(dǎo)體層206，第一絕緣體層204、波導(dǎo)214、第二絕緣體208以及器件基層210的疊層開(kāi)始。應(yīng)當(dāng)注意，結(jié)構(gòu)200是波導(dǎo)在先的實(shí)施例(而非如圖1-6中圖示的器件在先的實(shí)施例)的例示。
[0055]半導(dǎo)體層206可以被形成在襯底102上。半導(dǎo)體層206可以是與圖1中圖示的半導(dǎo)體層106類(lèi)似的材料，并且使用與圖1中圖示的半導(dǎo)體層106類(lèi)似的工藝來(lái)被形成。第一絕緣體層204可以被形成在半導(dǎo)體層206上。第一絕緣體層204可以是與圖1中圖示的第一絕緣體層104類(lèi)似的材料，并且使用與圖1中圖示的第一絕緣體層104類(lèi)似的工藝來(lái)被形成。波導(dǎo)214可以被形成在第一絕緣體層104上。波導(dǎo)214可以是與圖4中圖示的波導(dǎo)114類(lèi)似的材料，并且使用與圖4中圖示的波導(dǎo)114類(lèi)似的工藝來(lái)被形成。第二絕緣體層208可以被形成在波導(dǎo)214上。第二絕緣體208可以是與圖2中圖示的第二絕緣體層108類(lèi)似的材料，并且使用與圖2中圖示的第二絕緣體層108類(lèi)似的工藝來(lái)被形成。器件基層210可以被形成在第二絕緣體層208上。器件基層210可以是與圖3中圖示的襯底延伸層110類(lèi)似的材料，并且使用與圖3中圖示的襯底延伸層110類(lèi)似的工藝來(lái)被形成。
[0056]疊層可以處在第一區(qū)域101中和第二區(qū)域103中。在實(shí)施例中，襯底102是硅，半導(dǎo)體層206是鍺，第一絕緣體層204是S12,第二絕緣體層208是S12,波導(dǎo)214是SiN，并且器件基層210是硅。
[0057]參考圖9，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)200的說(shuō)明性圖示。更具體地，該方法可以包括將器件212形成在第二區(qū)域103中的器件基層210上。器件212可以是與圖3中圖示的器件112類(lèi)似的材料，并且使用與圖3中圖示的器件112類(lèi)似的工藝來(lái)被形成。器件絕緣體層209可以被形成在器件212和器件基層210上。器件絕緣體層209可以是與圖3中圖示的器件絕緣體層109類(lèi)似的材料，并且使用與圖3中圖示的器件絕緣體層109類(lèi)似的工藝來(lái)被形成。
[0058]參考圖10，根據(jù)實(shí)施例，在將II1-V半導(dǎo)體光電子器件和Si CMOS器件制造在單個(gè)芯片上的方法的中間步驟期間提供了結(jié)構(gòu)200的說(shuō)明性圖示。更具體地，該方法可以包括將光電子器件215形成在第一區(qū)域101中。
[0059]光電子器件215可以是與圖5中圖示的光電子器件115類(lèi)似的材料，并且使用與圖5中圖示的光電子器件115類(lèi)似的工藝來(lái)被形成。光電子器件215可以包括底部熔覆層216、有源區(qū)域218以及被形成在半導(dǎo)體層206的頂表面上的溝槽中的頂部熔覆層217。結(jié)構(gòu)200可以類(lèi)似于結(jié)構(gòu)100;然而，波導(dǎo)214可以延伸到器件212之下。
[0060]將激光器/探測(cè)器形成在相同芯片上作為一個(gè)器件的一個(gè)益處可以包括更快的處理時(shí)間和更低的處理成本。鍺可以被用作針對(duì)激光器/探測(cè)器的半導(dǎo)體種子層，因?yàn)樵阪N與m-V半導(dǎo)體之間的更緊密的晶格結(jié)構(gòu)可以導(dǎo)致更少的壓力和/或錯(cuò)配位錯(cuò)。鍺可以被生長(zhǎng)在硅襯底或氧化物上，使得鍺能夠橋接硅襯底與II1-V半導(dǎo)體激光器/探測(cè)器之間的晶格失配中的間隙。
[0061]本發(fā)明的各種實(shí)施例的描述已經(jīng)出于說(shuō)明的目的被呈現(xiàn)，但是不旨在為窮舉的或者限于所公開(kāi)的實(shí)施例。在不背離本發(fā)明的范圍和精神的情況下，許多修改和變型對(duì)于本領(lǐng)域技術(shù)人員將是顯而易見(jiàn)的。本文中使用的術(shù)語(yǔ)被選擇以最好地解釋實(shí)施例的原理、市場(chǎng)中找到的技術(shù)上的實(shí)際應(yīng)用或技術(shù)改進(jìn)，或者以使得本領(lǐng)域其他普通技術(shù)人員能夠理解本文中公開(kāi)的實(shí)施例。
【主權(quán)項(xiàng)】
1.一種用于將光電子器件和器件形成在單個(gè)芯片上的方法，包括: 在第一區(qū)域和第二區(qū)域中形成絕緣體上半導(dǎo)體SOI襯底，所述SOI襯底包括第一絕緣體層上的半導(dǎo)體層，并且所述第一絕緣體層處在襯底上； 從所述第二區(qū)域去除所述半導(dǎo)體層和所述絕緣體層，其中所述襯底的頂表面被暴露； 將第二絕緣體層形成在所述第一區(qū)域中的所述半導(dǎo)體層上； 將襯底延伸層形成在所述第二區(qū)域中的被暴露的襯底上； 將所述器件形成在所述襯底延伸層上； 將覆蓋所述器件的器件絕緣體層形成在所述第二區(qū)域中； 將波導(dǎo)形成在所述第二絕緣體層中；以及 將所述光電子器件形成在所述第一區(qū)域中，所述光電子器件具有底部熔覆層、有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述半導(dǎo)體層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上。2.根據(jù)權(quán)利要求1所述的方法，其中所述半導(dǎo)體層是鍺。3.根據(jù)權(quán)利要求1所述的方法，其中所述光電子器件包括II1-V半導(dǎo)體。4.根據(jù)權(quán)利要求1所述的方法，其中所述頂部熔覆層和所述底部熔覆層是AlGaAs，并且所述有源區(qū)域是GaAs。5.根據(jù)權(quán)利要求1所述的方法，其中所述器件是硅互補(bǔ)金屬氧化物半導(dǎo)體CMOS器件。6.根據(jù)權(quán)利要求1所述的方法，其中所述光電子器件是使用外延生長(zhǎng)來(lái)被形成的，并且所述半導(dǎo)體層被用作種子層。7.根據(jù)權(quán)利要求1所述的方法，還包括: 形成第一接觸、第二接觸和器件接觸，其中所述第一接觸被直接連接到所述頂部熔覆層，所述第二接觸被直接連接到所述底部熔覆層，并且所述器件接觸被直接連接到所述器件。8.—種用于將光電子器件和器件形成在單個(gè)芯片上的方法，包括: 將疊層形成在第一區(qū)域中和第二區(qū)域中的襯底上，所述疊層包括所述襯底上的半導(dǎo)體層、所述半導(dǎo)體層上的第一絕緣體層、所述第一絕緣體層上的波導(dǎo)、所述波導(dǎo)上的第二絕緣體層、以及所述第二絕緣體層上的器件基層； 將所述器件形成在所述第二區(qū)域中的所述器件基層上； 將器件絕緣體層形成在所述第二區(qū)域中的所述器件上和所述器件基層上；以及將所述光電子器件形成在所述第一區(qū)域中，所述光電子器件具有底部熔覆層、有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述半導(dǎo)體層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上。9.根據(jù)權(quán)利要求8所述的方法，其中所述半導(dǎo)體層是鍺。10.根據(jù)權(quán)利要求8所述的方法，其中所述光電子器件包括II1-V半導(dǎo)體。11.根據(jù)權(quán)利要求8所述的方法，其中所述頂部熔覆層和所述底部熔覆層是AlGaAs，并且所述有源區(qū)域是GaAs。12.根據(jù)權(quán)利要求8所述的方法，其中所述器件是硅互補(bǔ)金屬氧化物半導(dǎo)體CMOS器件。13.根據(jù)權(quán)利要求8所述的方法，其中所述光電子器件是使用外延生長(zhǎng)來(lái)被形成的，并且所述半導(dǎo)體層被用作種子層。14.根據(jù)權(quán)利要求8所述的方法，其中所述波導(dǎo)延伸到所述第二區(qū)域中的所述器件之下。15.根據(jù)權(quán)利要求8所述的方法，還包括: 形成第一接觸、第二接觸和器件接觸，其中所述第一接觸被直接連接到所述頂部熔覆層，所述第二接觸被直接連接到所述底部熔覆層，并且所述器件接觸被直接連接到所述器件。16.一種在單個(gè)芯片上的光電子器件和娃器件的結(jié)構(gòu)，包括: 硅襯底，所述硅襯底處在單個(gè)芯片的第一區(qū)域和第二區(qū)域中； 鍺層，所述鍺層處在至少所述第一區(qū)域中的所述襯底之上； 所述光電子器件，所述光電子器件處在所述第一區(qū)域中的所述鍺層上，所述光電子器件具有底部熔覆層、鄰近波導(dǎo)的有源區(qū)域以及頂部熔覆層，其中所述底部熔覆層處在所述鍺層上，所述有源區(qū)域處在所述底部熔覆層上，并且所述頂部熔覆層處在所述有源區(qū)域上；以及 所述硅器件，所述硅器件處在所述第二區(qū)域中的硅層上。17.根據(jù)權(quán)利要求16所述的結(jié)構(gòu)，其中所述光電子器件包括II1-V半導(dǎo)體。18.根據(jù)權(quán)利要求16所述的結(jié)構(gòu)，其中所述頂部熔覆層和所述底部熔覆層是AlGaAs，并且所述有源區(qū)域是GaAs。19.根據(jù)權(quán)利要求16所述的結(jié)構(gòu)，其中所述硅器件是硅互補(bǔ)金屬氧化物半導(dǎo)體CMOS器件。20.根據(jù)權(quán)利要求16所述的結(jié)構(gòu)，其中所述波導(dǎo)延伸到所述第二區(qū)域中的所述硅器件之下。
【文檔編號(hào)】H01L27/12GK105990375SQ201610137306
【公開(kāi)日】2016年10月5日
【申請(qǐng)日】2016年3月10日
【發(fā)明人】E·里歐班端, 李寧, D·K·薩達(dá)納
【申請(qǐng)人】國(guó)際商業(yè)機(jī)器公司