高密度線性電容器的制造方法
【專利說明】高密度線性電容器
[0001]相關(guān)申請的交叉引用
[0002]本公開要求于2013年11月20日提交的題為“HIGH DENSITY LINEAR CAPACITOR(高密度線性電容器)”的美國臨時(shí)專利申請N0.61/906,834的權(quán)益，其公開內(nèi)容通過援引全部明確納入于此。
【背景技術(shù)】
[0003]領(lǐng)域
[0004]本公開的諸方面涉及半導(dǎo)體器件，并且尤其涉及半導(dǎo)體結(jié)構(gòu)中的電容器。
【背景技術(shù)】
[0005]
[0006]在混頻信號/射頻(RF)電路中，期望具有增大的密度的線性電容器以減少面積?？墒褂媒饘匐娙萜?，諸如旋轉(zhuǎn)式金屬-氧化物-金屬(RTMOM)和叉指金屬-氧化物-金屬(FMOM)。然而，其密度比非線性的金屬-氧化物-半導(dǎo)體(MOS)電容器低得多。
[0007]概述
[0008]一種用于制造電容器結(jié)構(gòu)的方法包括在半導(dǎo)體基板上制造多晶硅結(jié)構(gòu)。該方法進(jìn)一步包括在半導(dǎo)體基板上制造Ml至擴(kuò)散(MD)互連。多晶硅結(jié)構(gòu)被置于具有MD互連的交織式布局中。該方法還包括選擇性地連接MD互連的交織式布局和/或多晶硅結(jié)構(gòu)作為電容器結(jié)構(gòu)。
[0009]—種電容器結(jié)構(gòu)包括半導(dǎo)體基板上的多晶硅結(jié)構(gòu)。該結(jié)構(gòu)還包括半導(dǎo)體基板上的Ml至擴(kuò)散(MD)互連。多晶硅結(jié)構(gòu)被置于具有MD互連的交織式布局中。MD互連和/或多晶硅結(jié)構(gòu)被選擇性地在交織式布局中連接作為電容器結(jié)構(gòu)。
[0010]—種電容器結(jié)構(gòu)包括半導(dǎo)體基板上的多晶硅結(jié)構(gòu)。該電容器結(jié)構(gòu)包括用于將導(dǎo)電層互連至半導(dǎo)體基板上的氧化物擴(kuò)散區(qū)域的裝置。多晶硅結(jié)構(gòu)被置于具有互連裝置的交織式布局中。多晶硅結(jié)構(gòu)和/或互連裝置被選擇性地在交織式布局中連接作為電容器結(jié)構(gòu)。
[0011]這已較寬泛地勾勒出本公開的特征和技術(shù)優(yōu)勢以便下面的詳細(xì)描述可以被更好地理解。本公開的附加特征和優(yōu)點(diǎn)將在下文描述。本領(lǐng)域技術(shù)人員應(yīng)該領(lǐng)會(huì)，本公開可容易地被用作修改或設(shè)計(jì)用于實(shí)施與本公開相同的目的的其他結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還應(yīng)認(rèn)識(shí)到，這樣的等效構(gòu)造并不脫離所附權(quán)利要求中所闡述的本公開的教導(dǎo)。被認(rèn)為是本公開的特性的新穎特征在其組織和操作方法兩方面連同進(jìn)一步的目的和優(yōu)點(diǎn)在結(jié)合附圖來考慮以下描述時(shí)將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對本公開的限定的定義。
[0012]附圖簡述
[0013]為了更全面地理解本公開，現(xiàn)在結(jié)合附圖參閱以下描述。
[0014]圖1解說了根據(jù)本公開的一方面的FinFET結(jié)構(gòu)。
[0015]圖2解說了根據(jù)本公開的一方面的電容器結(jié)構(gòu)。
[0016]圖3解說了根據(jù)本公開的另一方面的電容器結(jié)構(gòu)。
[0017]圖4是解說根據(jù)本公開的一方面的用于制造電容器結(jié)構(gòu)的方法的過程流程圖。
[0018]圖5是示出其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)的框圖。
[0019]圖6是解說根據(jù)一種配置的用于半導(dǎo)體組件的電路、布局、以及邏輯設(shè)計(jì)的設(shè)計(jì)工作站的框圖。
[0020]詳細(xì)描述
[0021]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實(shí)踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對各種概念的透徹理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免煙沒此類概念。如本文所述的，術(shù)語“和/或”的使用旨在代表“可兼性或”，而術(shù)語“或”的使用旨在代表“排他性或”。
[0022]電容器是在集成電路中用于存儲(chǔ)電荷的無源元件。通常使用板之間具有絕緣材料的導(dǎo)電板或?qū)щ娊Y(jié)構(gòu)來制造電容器。給定電容器的存儲(chǔ)量或電容量取決于用于制造板和絕緣體的材料、板的面積、以及板之間的間距。絕緣材料通常是電介質(zhì)材料。
[0023]電容器能消耗半導(dǎo)體芯片上的大面積，因?yàn)樵S多設(shè)計(jì)在芯片的基板上放置電容器。該辦法占據(jù)大量的基板面積，這減少了有源器件的可用面積。另一辦法是創(chuàng)建垂直結(jié)構(gòu)，這可被稱為垂直平行板(VPP)電容器。VPP電容器結(jié)構(gòu)可通過在芯片上堆疊金屬層來創(chuàng)建。然而，VPP結(jié)構(gòu)具有較低的電容存儲(chǔ)，或較低的“密度”，因?yàn)檫@些結(jié)構(gòu)不存儲(chǔ)大量的電荷?；ミB和通孔層導(dǎo)電跡線在尺寸上是非常小的。VPP結(jié)構(gòu)中的互連和通孔層導(dǎo)電跡線之間的間距由設(shè)計(jì)規(guī)則來限制，這通常導(dǎo)致大面積以達(dá)成此類結(jié)構(gòu)的某個(gè)期望電容。盡管被描述為“垂直”，但這些結(jié)構(gòu)可使用半導(dǎo)體制造工藝而處于基本上垂直于基板表面的任何方向上，或在基本上不平行于基板的其他角度。
[0024]半導(dǎo)體制造工藝通常被分為三個(gè)部分:前端制程(FEOL)、中間制程(MOL)和后端制程(BE0L)。前端制程工藝包括晶片制備、隔離、阱形成、柵極圖案化、間隔物、和摻雜植入。中間制程包括柵極和端子觸點(diǎn)形成。然而，中間制程的柵極和端子觸點(diǎn)形成是制造流程的日益具有挑戰(zhàn)性的部分，特別是對于光刻圖案化來說。后端制程包括形成互連和電介質(zhì)層以用于耦合至FEOL器件。這些互連可使用通過等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)所沉積的層間電介質(zhì)(ILD)材料、用雙鑲嵌工藝來制造。
[0025 ]最近，用于電路系統(tǒng)的互連級的數(shù)量已經(jīng)由于現(xiàn)在在現(xiàn)代微處理器中互連的大量晶體管而顯著增加。用于支持增加數(shù)量的晶體管的互連級的增加數(shù)量涉及更復(fù)雜的中間制程以執(zhí)行柵極和端子觸點(diǎn)形成。
[0026]具體地，光刻的進(jìn)步已經(jīng)將集成電路芯片上的線間距減小至小于二十(20)納米。使用這些減小的線間距增加了用于電容的可用面積，因?yàn)橄嗤牧象w積中可放置更多的電荷存儲(chǔ)線。進(jìn)一步，如本公開的一個(gè)方面中所述，使用中間制程互連結(jié)構(gòu)允許改善的電容器結(jié)構(gòu)。
[0027]如本文所述，中間制程互連層可指代用于將集成電路的第一導(dǎo)電層(例如，金屬I(Ml))連接至氧化物擴(kuò)散(OD)層以及用于將集成電路的Ml連接至有源器件的導(dǎo)電互連。用于將集成電路的Ml連接至OD層的中間制程互連層可被稱為“MD1”和“MD2”，本文統(tǒng)稱為“MD互連”。用于將集成電路的Ml連接至多晶硅柵極的中間制程互連層可被稱為“MP”或“MP互連”。
[0028]本公開的一個(gè)方面描述了用于使用FinET技術(shù)來構(gòu)造線性電容器的方法。在一種配置中，通過使用Ml至擴(kuò)散(MD)互連和多晶硅結(jié)構(gòu)兩者來增加線性電容器的電容密度。本公開的一個(gè)方面描述了在MD互連之間具有浮置的多晶硅結(jié)構(gòu)的MD-MD電容器。該MD-MD電容器具有比RTM0M/FM0M結(jié)構(gòu)更高的密度，并且還可具有更高的電壓容限和Q因子。本公開的另一方面描述了可具有甚至比本公開的MD-MD電容器更高密度、但可能具有較低的電壓容限和較低的Q因子的MD-多晶硅電容器。本公開的這些方面在布局設(shè)計(jì)約束內(nèi)利用MD互連和多晶硅結(jié)構(gòu)，而同時(shí)滿足針對減小的線間距(〈20納米)的較高密度規(guī)范。
[0029]在本公開中，術(shù)語多晶硅旨在描述任何類型的柵極材料，包括H1-K電介質(zhì)金屬柵極，以及任何其他導(dǎo)電柵極。在參照柵極時(shí)使用“多晶娃”以易于解釋。
[0030]圖1解說了根據(jù)本公開的一方面的FinFET結(jié)構(gòu)。FinFET結(jié)構(gòu)100包括基板102和氧化物擴(kuò)散(OD) 104的有源區(qū)域。在基板上，金屬至擴(kuò)散(MD)互連106可以是OD 104上的第一導(dǎo)電(例如，金屬、多晶硅、或其他導(dǎo)電)層。另外，淺溝槽隔離(STI)層110上的MD互連108通過FinFET結(jié)構(gòu)110的其他層中的蝕刻區(qū)域來沉積。MD互連106和108可以是鎢(W)、銅(Cu)、或其他導(dǎo)電金屬。多晶硅結(jié)構(gòu)(P01) 112還可被沉積在STI層110上，如圖1中所示。通過控制MD互連106、108和多晶硅結(jié)構(gòu)112上的電壓，電路被控制。通孔或觸點(diǎn)(VO) 114實(shí)現(xiàn)對多晶硅結(jié)構(gòu)112和MD互連106、108的訪問。
[0031]圖2解說了根據(jù)本公開的一方面的電容器結(jié)構(gòu)200JD互連108在STI層110上，并與多晶硅結(jié)構(gòu)112交織。第一導(dǎo)電層202(例如，Ml)通過通孔/觸點(diǎn)VO 114被耦合至MD互連108。第一導(dǎo)電層202可使用每隔一個(gè)導(dǎo)電層連接作為電容器端子204和206地來耦合，或者可用期望創(chuàng)建電容器結(jié)構(gòu)200的任何方式來耦合。電容器端子204和206是電容器結(jié)構(gòu)200的端子。
[0032]MD互連108之間的多晶硅結(jié)構(gòu)112提供附加相對介電常