高電子遷移率晶體管及其制造方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件領(lǐng)域，具體涉及一種具有三維結(jié)構(gòu)的高電子迀移率晶體管(High Electron Mobility Transistor,ΗΕΜΤ)及其制造方法。
【【背景技術(shù)】】
[0002]半導(dǎo)體材料氮化鎵(GaN)由于其擁有較大的禁帶寬度、較高的臨界擊穿電場以及較高的電子飽和速度，被認為是一種制作大功率、高速半導(dǎo)體器件的優(yōu)良半導(dǎo)體材料。氮化鎵基的半導(dǎo)體材料在高頻大功率領(lǐng)域主要的應(yīng)用是高電子迀移率晶體管(High ElectronMobility Transistor，HEMT)器件。但對于HEMT器件，在漏源電壓達到一定程度之后，器件的漏極電流相對于飽和電流會有下降的現(xiàn)象，這就是HE Μ T普遍存在的電流崩塌(C u r r e n tCo 11 ap s e)效應(yīng)，電流崩塌效應(yīng)會導(dǎo)致器件的性能退化。
【
【發(fā)明內(nèi)容】
】
[0003]鑒于以上內(nèi)容，有必要提供一種可以降低漏極電壓的高電子迀移率晶體管及其制造方法。
[0004]—種高電子迀移率晶體管，包括:
[0005]襯底；
[0006]形成于襯底上的氮化鎵緩沖層，所述緩沖層為一具有鰭片的三維結(jié)構(gòu)；
[0007]形成于所述鰭片區(qū)域之外的緩沖層上的第一鈍化層；
[0008]包覆所述緩沖層鰭片的氮化鋁鎵勢皇層；
[0009]分別形成于所述勢皇層上的柵極、源極及漏極；以及
[0010]形成于源極與柵極和漏極與柵極之間的第二鈍化層。
[0011]一種高電子迀移率晶體管的制造方法，包括:
[0012]于一襯底上生長一成核層；
[0013]形成一氮化鎵緩沖層；
[0014]定義一鰭片的區(qū)域，刻蝕氮化鎵鰭片結(jié)構(gòu)；
[0015]去光阻，沉積形成第一鈍化層，所述第一鈍化層沉積于所述鰭片區(qū)域之外的緩沖層上；
[0016]在所述鰭片區(qū)域沉積一氮化鋁鎵勢皇層；
[0017]形成歐姆接觸結(jié)構(gòu)的源極及漏極；
[0018]形成肖特基接觸結(jié)構(gòu)的柵極；
[0019]在源極與柵極和漏極與柵極之間形成第二鈍化層。
[0020]相對于現(xiàn)有技術(shù)，本發(fā)明高電子迀移率晶體管通過將緩沖層的設(shè)置為三維結(jié)構(gòu)，并使得緩沖層與勢皇層形成三維結(jié)構(gòu)的異質(zhì)結(jié)接觸，從而在同樣的器件面積下，獲得較平面結(jié)構(gòu)增大電流密度，提高輸出功率。同時本發(fā)明高電子迀移率晶體管能夠在獲得滿足要求的漏電流條件下，可以適當降低漏極電壓來消減電流崩塌效應(yīng)帶來的漏電流下降現(xiàn)象?！尽靖綀D說明】】
[0021]圖1為本發(fā)明高電子迀移率晶體管的第一實施方式的側(cè)面示意圖。
[0022]圖2為圖1中高電子迀移率晶體管沿I1-1I方向的俯視示意圖。
[0023 ]圖3為圖1中高電子迀移率晶體管的沿II1-1II方向的剖面示意圖。
[0024]圖4為本發(fā)明高電子迀移率晶體管的第二實施方式的側(cè)面示意圖。
【【具體實施方式】】
[0025]下面結(jié)合附圖和實施方式對本發(fā)明作進一步說明。
[0026]請一并參閱圖1、圖2及圖3，圖1為本發(fā)明高電子迀移率晶體管100的第一實施方式的側(cè)面不意圖，圖2為圖1中尚電子遷移率晶體管100的俯視不意圖，圖3為圖1中尚電子遷移率晶體管100的剖面示意圖。本實施方式中，所述高電子迀移率晶體管100包括襯底10、依次形成于所述襯底10上的成核層(圖未示)、緩沖層20、第一鈍化層30、勢皇層40、柵極60、源極70、漏極80及第二鈍化層35。
[0027]本實施方式中，所述襯底10的材料可以是藍寶石(sapphire)、碳化娃(SiC)、娃(silicon)。所述成核層的材料可以是氮化鋁(A1N)、氮化鎵(GaN)或氮化鋁鎵(AlGaN)，成核層厚度為lOOnm?200nm之間。所述緩沖層20為一材料為氮化鎵材料的具有鰭片25三維結(jié)構(gòu)。所述緩沖層20的厚度范圍為1.5um?3um，所述氮化鎵緩沖層20鰭片25的高度范圍為
0.5um?2um，頂層寬度范圍是0.5?2um，所述氮化鎵緩沖層20鰭片25的角度范圍為80°?90°。所述第一鈍化層30的材料為氮化物，如氮化硅(Si3N4)，所述第一鈍化層30為一保護層，所述第一鈍化層30的厚度范圍為lOOnm?500nm。本實施方式中，所述第一鈍化層30設(shè)置在所述緩沖層20上除鰭片25處。
[0028]所述勢皇層40為一包覆所述緩沖層鰭片的氮化鋁鎵層。所述氮化鋁鎵勢皇層40的厚度范圍為10nm?40nm，所述氮化招鎵勢皇層40的化學(xué)式為AlxGa(l-x)N，其中，A1的成分可調(diào)，X的值范圍為0.15?0.35。所述源極70與所述漏極80為歐姆接觸，所述源極70與所述漏極80可以是鈦、鋁、鎳或金(T1、Al、N1、Au)的金屬堆疊層。所述柵極60為肖特基接觸結(jié)構(gòu)，所述柵極60可以是鎳或金(N1、Au)的堆疊層。所述第二鈍化層35形成于源極70與柵極60和漏極80與柵極60之間，所述第二鈍化層35為一氮化硅(Si3N4)層，用于減小電流崩塌效應(yīng)。可以理解的是，所述柵極60可以設(shè)置在所述源極70及所述漏極80的中間位置，也可以設(shè)置在所述源極70及所述漏極80之間靠近所述源極70或所述漏極80—側(cè)的位置。
[0029]本實施方式中，所述緩沖層20與所述勢皇層30之間直接接觸，其他實施方式中，所述緩沖層20與所述勢皇層30之間還具有一界面緩沖層，所述界面緩沖層的材料為氮化鋁(A1N)，所述氮化鋁的厚度范圍為lnm?2nm。本實施方式中，所述柵極60、源極70及漏極80分別直接形成于所述勢皇層30上，其他實施方案中，所述氮化鋁鎵勢皇層30與所述柵極60、源極70及漏極80之間還具有一高介電常數(shù)材料層或氮化鎵層。
[0030 ]上述高電子迀移率晶體管100的制造步驟包括:
[0031]S401:提供一襯底10，在清洗干凈的所述襯底10上生長一層成核層，所述襯底10的材料可以是藍寶石(sapphire)、碳化娃(SiC)、娃(silicon)。所述成核層的材料可以是氮化鋁(A1N)、氮化鎵(GaN)或氮化鋁鎵(AlGaN)，所述成核層厚度為lOOnm?200nm之間。
[0032]S402:利用分子速外延(MBE)方法或者金屬有機氣相沉積(M0CVD)方法生長一層氮化鎵緩沖層20，所述緩沖層20的厚度范圍為1.5um?3um。
[0033]S403:利用光阻定義一鰭片25的區(qū)域，然后利用反應(yīng)離子刻蝕(RIE)法刻蝕出氮化鎵鰭片25結(jié)構(gòu)。本實施方式中，所述鰭片25的高度范圍為0.5um?2um，頂層寬度范圍是0.5?2um，所述氮化鎵緩沖層20鰭片25