一種半導(dǎo)體器件及其制作方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法和電子
目-Ο
【背景技術(shù)】
[0002]在電子消費領(lǐng)域，多功能設(shè)備越來越受到消費者的喜愛，相比于功能簡單的設(shè)備，多功能設(shè)備制作過程將更加復(fù)雜，比如需要在電路版上集成多個不同功能的芯片，因而出現(xiàn)了 3D 集成電路(integrated circuit, 1C)技術(shù)，3D 集成電路(integrated circuit, IC)被定義為一種系統(tǒng)級集成結(jié)構(gòu)，將多個芯片在垂直平面方向堆疊，從而節(jié)省空間，各個芯片的邊緣部分可以根據(jù)需要引出多個引腳，根據(jù)需要利用這些引腳，將需要互相連接的芯片通過金屬線互聯(lián)，但是上述方式仍然存在很多不足，比如堆疊芯片數(shù)量較多，而且芯片之間的連接關(guān)系比較復(fù)雜，那么就會需要利用多條金屬線，最終的布線方式比較混亂，而且也會導(dǎo)致體積增加。
[0003]因此，目前在所述3D集成電路(integrated circuit, 1C)技術(shù)中大都采用娃通孔(Through Silicon Via, TSV)以及位于娃通孔上方的金屬互連結(jié)構(gòu)形成電連接，然后進一步實現(xiàn)晶圓之間的鍵合。
[0004]在3D 1C立體疊合技術(shù)、娃通孔(TSV)、中介板(Interposer)等關(guān)鍵技術(shù)、封裝零組件的協(xié)助下，在有限面積內(nèi)進行最大程度的晶片疊加與整合，進一步縮減晶片面積、封裝體積并提升晶片溝通效率。因此，晶圓水平上的Cu-Cu鍵合(Wafer level Cu_Cu bonding)作為3DIC中的一項關(guān)鍵技術(shù)，在高端產(chǎn)品上的有重要的應(yīng)用趨勢。
[0005]在3D 1C封裝技術(shù)，晶片面對面堆疊(F2F Stacking)、2.?硅中介層(Interposer)等,都會涉及到娃片與娃片的鍵合技術(shù),而目前常用的方法是通過CMP處理獲得銅表面，再經(jīng)過酸洗后去除銅表面的氧化層，最后通過銅-銅的熱壓鍵合方式實現(xiàn)銅的鍵合，鍵合需要的時間長效率低，熱壓鍵合還會影響鍵合的對準精度；另外，通過CPM處理獲得的銅柱表面通常情況下比氧化物(Oxide)略高，導(dǎo)致鍵合后銅柱四周存在鍵合空腔而影響晶片的整體鍵合強度，如圖1所示。
[0006]因此需要對現(xiàn)有技術(shù)中的晶圓之間鍵合方法做進一步的改進，以消除現(xiàn)有技術(shù)中存在的各種問題。

【發(fā)明內(nèi)容】

[0007]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0008]為了克服目前存在的問題，本發(fā)明實施例一提供一種半導(dǎo)體器件的制作方法，包括:
[0009]提供第一晶圓和第二晶圓，所述第一晶圓和第二晶圓均包括基底以及位于基底上的層間介電層和位于所述層間介電層內(nèi)的接合焊盤，其中所述層間介電層的表面和所述接合焊盤的表面齊平；
[0010]進行氧化物熔融鍵合工藝，以將第一晶圓和第二晶圓接合。
[0011]進一步，形成所述接合焊盤的方法包括:
[0012]在所述基底上形成所述層間介電層，并圖案化所述層間介電層，以在所述層間介電層中形成接合焊盤凹槽；
[0013]采用接合焊盤材料填充所述接合焊盤凹槽；
[0014]采用平整機進行平坦化，使所述層間介電層的表面和接合焊盤的表面齊平。
[0015]進一步，所述平整機包括鉆石車刀。
[0016]進一步，所述平整機的主軸轉(zhuǎn)速為2500?3500rpm,進料速度為0.1?0.5mm/s。
[0017]進一步，采用電化學鍍的方法形成所述接合焊盤材料。
[0018]進一步，在形成所述接合焊盤材料之前還包括依次在所述接合焊盤凹槽的側(cè)壁和底部形成擴散阻擋層和種子層的步驟。
[0019]進一步，所述接合焊盤的材料為金屬銅。
[0020]進一步，所述氧化物熔融鍵合工藝參數(shù)包括:施加的鍵合壓力為1?10N，鍵合時間為10?60s，溫度為10?50°C。
[0021]進一步，在進行所述氧化物熔融鍵合工藝之前，還包括清洗所述第一晶圓和第二晶圓的步驟。
[0022]進一步，在進行所述氧化物熔融鍵合工藝之后，執(zhí)行退火的步驟。
[0023]進一步，所述退火的溫度為300-400°C，時間為40-80分鐘。
[0024]本發(fā)明實施例二提供一種基于實施例一中所述的制作方法得到的半導(dǎo)體器件。
[0025]本發(fā)明實施例三提供一種電子裝置，包括上述的半導(dǎo)體器件。
[0026]綜上所述，根據(jù)本發(fā)明的制作方法，采用氧化物熔融鍵合實現(xiàn)接合焊盤(銅柱)的室溫，高效，高精度密封鍵合。本發(fā)明的優(yōu)點在于:
[0027]1、采用平整機進行平坦化，使接合銅柱(Cu pillar)的表面和層間介電層的表面齊平，解決現(xiàn)有技術(shù)CMP后銅柱與層間介電層之間的高度差；
[0028]2、采用氧化物熔融鍵合工藝來實現(xiàn)兩片晶圓的鍵合，氧化物熔融鍵合工藝的工藝溫度低(室溫即可)，壓力低，改善了現(xiàn)有工藝中Cu-Cu高溫高壓對鍵合對準精度的影響；
[0029]3、采用氧化物熔融鍵合還可以大大提高鍵合工藝的產(chǎn)量，再結(jié)合最后的退火處理工藝，使得銅柱(Cu pillar)之間，層間介電層之間實現(xiàn)高質(zhì)量鍵合。
【附圖說明】
[0030]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0031]附圖中:
[0032]圖1示出了現(xiàn)有技術(shù)的兩片晶圓鍵合后的掃描電鏡圖；
[0033]圖2為現(xiàn)有技術(shù)兩晶圓鍵合的工藝流程圖；
[0034]圖3為現(xiàn)有技術(shù)兩晶圓鍵合的局部結(jié)構(gòu)意圖；
[0035]圖4示出了本發(fā)明實施例一中兩晶圓鍵合的工藝流程圖；
[0036]圖5A為本發(fā)明一具體地實施方式中兩晶圓鍵合的局部結(jié)構(gòu)示意圖；
[0037]圖5B為平整機的平坦化原理示意圖。
【具體實施方式】
[0038]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0039]應(yīng)當理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0040]應(yīng)當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0041]空間關(guān)系術(shù)語例如“在..