一種半導(dǎo)體器件的制造方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法和電子裝 置。
【背景技術(shù)】
[0002] 在半導(dǎo)體技術(shù)領(lǐng)域中，高k金屬柵極技術(shù)成為32nm及以下工藝節(jié)點(diǎn)（例如28nm) 的主流技術(shù)。采用鋁或鋁合金作為金屬柵極可以兼顧性能和成本上的優(yōu)勢(shì)，因此鋁柵極被 廣泛使用。在采用鋁柵極的高k金屬柵極制程中，鋁柵極的化學(xué)機(jī)械拋光（CMP)是一個(gè)非 常重要的工藝。
[0003] 為了增大間隙填充的空間，鋁柵極的CMP工藝通常被分成兩個(gè)步驟來實(shí)現(xiàn)：對(duì)N型 晶體管的鋁柵極的CMP與對(duì)P型晶體管的鋁柵極的CMP。
[0004] 在對(duì)P型晶體管的鋁柵極進(jìn)行CMP的過程中，研磨墊通常會(huì)同時(shí)接觸P型晶體管 的鋁柵極、多晶硅晶體管的多晶硅柵極、NM0S晶體管的偽柵極（一般為多晶硅）以及層間 介電層。由于現(xiàn)有的CMP工藝所采用的研磨漿料（slurry)對(duì)多晶硅的去除速率高于對(duì)鋁 的去除速率，因此，在對(duì)P型晶體管的鋁柵極進(jìn)行CMP的過程中，往往會(huì)對(duì)多晶硅晶體管的 多晶娃柵極或NM0S晶體管的偽柵極造成過拋光（overpolish),而這會(huì)導(dǎo)致后續(xù)接觸孔刻 蝕工藝的過刻蝕問題。并且，在對(duì)N型晶體管的鋁柵極進(jìn)行CMP的過程中，也會(huì)出現(xiàn)對(duì)多晶 石圭柵極過拋光的情況。
[0005] 由此可見，現(xiàn)有技術(shù)中存在著如下問題：由于CMP工藝所采用的研磨漿料對(duì)多晶 硅比金屬柵極材料（例如：鋁）具有更高的去除速率，容易導(dǎo)致對(duì)多晶硅柵極或偽柵極造成 過拋光，而這會(huì)造成制得的半導(dǎo)體器件的良率和性能的下降。
[0006] 因此，為解決上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件的制造方法和電子 裝置。

【發(fā)明內(nèi)容】

[0007] 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法和電子裝置，可以 在對(duì)金屬柵極進(jìn)行CMP時(shí)保護(hù)多晶硅柵極免受過拋光。
[0008] 本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，該方法包括：
[0009] 步驟S101 :提供包括半導(dǎo)體襯底以及分別位于所述半導(dǎo)體襯底的第一類型晶體 管區(qū)（指擬形成第一類型晶體管的區(qū)域）與第二類型晶體管區(qū)（指擬形成第二類型晶體管 的區(qū)域）的第一柵極和第二柵極的前端器件，在所述半導(dǎo)體襯底上形成層間介電層，對(duì)所 述層間介電層進(jìn)行CMP以暴露出所述第一柵極與所述第二柵極；
[0010] 步驟S102 :去除所述第二柵極的一部分以使所述第二柵極低于所述層間介電層；
[0011] 步驟S103 :形成覆蓋所述第一柵極、所述第二柵極以及所述層間介電層的硬掩膜 層，去除所述硬掩膜層位于所述第一類型晶體管區(qū)的部分，并利用所述硬掩膜層進(jìn)行刻蝕 以去除所述第一柵極；
[0012] 步驟S104 :在所述第一柵極原來的位置形成第一功函數(shù)金屬層以及位于所述第 一功函數(shù)金屬層之上的柵極金屬層；
[0013] 步驟S105:通過CMP去除所述柵極金屬層、所述第一功函數(shù)金屬層以及所述硬掩 膜層高于所述層間介電層的部分，形成第一金屬柵極。
[0014] 可選地，在所述步驟S102中，在去除所述第二柵極的一部分的過程中所述第一柵 極也被去除一部分，去除后所述第一柵極與所述第二柵極均低于所述層間介電層。
[0015] 可選地，在所述步驟S102中，去除所述第一柵極與所述第二柵極的一部分所采用 的方法為CMP，其中所述CMP對(duì)所述第一柵極與所述第二柵極的去除速率高于對(duì)所述層間 介電層的去除速率。
[0016] 可選地，在所述步驟S102中，所述CMP所采用的研磨楽料包括Cabot公司的 A7100。
[0017] 可選地，在所述步驟S102中，所述第二柵極被去除的厚度為20~80/\。
[0018] 可選地，所述第一柵極被去除的厚度也為20~8:〇Λ。
[0019] 可選地，在所述步驟S101中，所述第一柵極與所述第二柵極的材料為多晶硅。
[0020] 可選地，在所述步驟S101中，經(jīng)過所述CMP，所述第一柵極、所述第二柵極與所述 層間介電層處于同一高度。
[0021] 可選地，在所述步驟S103中，所述硬掩膜層的材料包括氮化鈦。
[0022] 可選地，在所述步驟S103中，形成所述硬掩膜層的方法包括沉積法。
[0023] 可選地，在所述步驟S104中，所述柵極金屬層的材料包括鋁或鋁合金。
[0024] 可選地，在所述步驟S105中，所述CMP所采用的研磨楽料包括Cabot公司的 A7100。
[0025] 可選地，在所述步驟S105之后還包括步驟S106:
[0026] 進(jìn)行CMP，以暴露出所述第二柵極。
[0027] 可選地，在所述步驟S106中，所述CMP停止于所述第二柵極的上方。
[0028] 可選地，在所述步驟S106之后還包括如下步驟：
[0029] 去除位于所述第二類型晶體管區(qū)的所述第二柵極；
[0030] 在所述第二柵極原來的位置形成第二功函數(shù)金屬層以及位于其上的第二金屬柵 極。
[0031] 可選地，在所述步驟S101中，所述第一類型晶體管為P型金屬柵極晶體管、所述第 二類型為N型金屬柵極晶體管；
[0032] 或者，所述第一類型晶體管為N型金屬柵極晶體管、所述第二類型晶體管為P型金 屬柵極晶體管；
[0033] 或者，所述第一類型晶體管為P型金屬柵極晶體管、所述第二類型晶體管為多晶 硅柵極晶體管；
[0034] 或者，所述第一類型晶體管為N型金屬柵極晶體管、所述第二類型晶體管為多晶 硅柵極晶體管。
[0035] 本發(fā)明的另一個(gè)實(shí)施例提供一種電子裝置，其包括根據(jù)如上所述的半導(dǎo)體器件的 制造方法制得的半導(dǎo)體器件。
[0036] 本發(fā)明的半導(dǎo)體器件的制造方法，包括去除第二柵極的一部分以使第二柵極低于 層間介電層的步驟，因此，在對(duì)柵極金屬層進(jìn)行CMP的過程中，位于第二柵極上方的柵極金 屬層、第一功函數(shù)金屬層以及硬掩膜層可以對(duì)第二柵極進(jìn)行保護(hù)，避免對(duì)第二柵極（即，偽 柵極或多晶硅柵極）的過拋光，保證第二柵極的高度，從而提高半導(dǎo)體器件的性能和良率。 本發(fā)明的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。
【附圖說明】
[0037] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。
[0038] 附圖中：
[0039] 圖1A至1F為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的相關(guān)步驟形成 的結(jié)構(gòu)的剖視圖；
[0040] 圖2為本發(fā)明的一個(gè)實(shí)施例的一種半導(dǎo)體器件的制造方法的一種示意性流程圖。
【具體實(shí)施方式】
[0041] 在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0042] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0043] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存