在半導(dǎo)體基板上制造多晶體半導(dǎo)體電阻的系統(tǒng)和方法
【專利說明】在半導(dǎo)體基板上制造多晶體半導(dǎo)體電阻的系統(tǒng)和方法
[0001]相關(guān)申請(qǐng)
[0002]本申請(qǐng)要求2014年4月16日提交的美國臨時(shí)專利申請(qǐng)序列號(hào)N0.61/980，271的優(yōu)先權(quán)，其通過參考整體并入本文。
[0003]本申請(qǐng)要求2014年6月5日提交的美國非臨時(shí)專利申請(qǐng)序列號(hào)N0.14/297，008的優(yōu)先權(quán)，其通過參考整體并入本文。
技術(shù)領(lǐng)域
[0004]本發(fā)明總體上涉及半導(dǎo)體制造，并且更具體地，涉及在半導(dǎo)體基板上制造多晶體半導(dǎo)體電阻。
【背景技術(shù)】
[0005]半導(dǎo)體設(shè)備制造是用來產(chǎn)生存在于許多電氣和電子設(shè)備中的集成電路的過程。它是光刻、機(jī)械、和化學(xué)處理步驟的多步驟序列，在此期間電子電路逐級(jí)產(chǎn)生在由半導(dǎo)體材料制成的晶圓上。例如，在半導(dǎo)體設(shè)備制造期間，多個(gè)離散電路部件，包括晶體管、電阻、電容器、電感器以及二極管可以形成在單個(gè)半導(dǎo)體模組上。
[0006]在許多應(yīng)用中，半導(dǎo)體設(shè)備制造可以采用淺槽隔離(STI)。STI是可以阻止在相鄰半導(dǎo)體部件之間，特別對(duì)于相對(duì)精細(xì)的特征尺寸(例如，小于250nm)，電流泄漏的集成電路特征。STI通常在形成晶體管和其他電路部件之前，在半導(dǎo)體設(shè)備制造過程期間較早地產(chǎn)生。STI的形成通常包括在半導(dǎo)體基板中蝕刻槽圖案，沉積一種或多種絕緣材料(例如半導(dǎo)體氧化物)來填充該槽，以及利用例如化學(xué)機(jī)械平坦化(CMP)的技術(shù)去除過多的絕緣體。
[0007]使用于CMP的制造工具，例如CMP拋光墊，通常具有一些彈性。因而，如果STI區(qū)域具有較大的尺寸，那么存在于STI槽中的絕緣材料可能會(huì)在它的中心附近被過多地去除。結(jié)果，這部分絕緣材料會(huì)具有當(dāng)它降低到如果拋光是理想化平坦時(shí)，它具有的高度以下的高度，不利的現(xiàn)象稱為“凹陷型”。以這樣的方式產(chǎn)生的高度下降會(huì)使準(zhǔn)備在后續(xù)光刻定義的圖案變形，因?yàn)榫劢沟纳疃瓤赡懿蛔恪?br>[0008]為了防止凹陷型發(fā)生，半導(dǎo)體制造處理可以包括STI區(qū)域中的啞元擴(kuò)散層的形成。啞元擴(kuò)散層可以包括制造半導(dǎo)體基板的相同半導(dǎo)體材料的未蝕刻或沉積半導(dǎo)體材料，但沒有為其形成晶體管源電極或漏電極。在設(shè)計(jì)用于半導(dǎo)體制造過程的掩模的排版期間，可以應(yīng)用嚴(yán)格的設(shè)計(jì)規(guī)則來確保STI區(qū)域包括期望的擴(kuò)散密度水平，以便于避免上述的電流泄漏和STI凹陷型問題。
[0009]集成電路可以包括各種尺寸的電阻。在集成電路中較大尺寸的電阻可能需要更多的空間。電阻通常利用多晶體半導(dǎo)體材料(例如多晶硅)的圖案形成在集成電路內(nèi)。這種電阻有時(shí)候稱為“多晶硅電阻”。為了在制造這種電阻時(shí)滿足擴(kuò)散密度設(shè)計(jì)規(guī)則，啞元擴(kuò)散層通常必須被添加在電阻的腳印內(nèi)。如圖1A和圖1B所示，為了滿足這種設(shè)計(jì)規(guī)則，多晶硅電阻可以利用形成在STI場氧化層104上的多個(gè)平行多晶(Poly)體半導(dǎo)體電阻臂102制造在半導(dǎo)體基板100上，其中啞元擴(kuò)散(Diffus1n) 106在電阻臂102之間，并且金屬化物108 (Ml)垂直于電阻臂102將電阻臂102互相連接。這種方法的缺點(diǎn)是啞元擴(kuò)散層106顯著增加了模組排版的面積。另一個(gè)缺點(diǎn)是模型精度會(huì)打折，如果電阻臂102不顯著地遠(yuǎn)離相鄰擴(kuò)散層106以確保電阻臂102形成在STI 104的平坦部分上。

【發(fā)明內(nèi)容】

[0010]根據(jù)本發(fā)明的教導(dǎo)，可以減少或消除與在半導(dǎo)體基板上制造多晶體半導(dǎo)體電阻相關(guān)的某些缺點(diǎn)和問題。
[0011]根據(jù)本發(fā)明的實(shí)施例，一種制造用于集成電路的多晶體半導(dǎo)體電阻的方法可以包括在半導(dǎo)體基板上形成至少一個(gè)淺槽隔離場氧化物區(qū)域。該方法可以還包括在半導(dǎo)體基板上形成鄰近該至少一個(gè)淺槽隔離場氧化物區(qū)域的至少一個(gè)啞元擴(kuò)散層區(qū)域。該方法可以還包括形成包括利用多晶體半導(dǎo)體材料形成的至少一個(gè)電阻臂的多晶體半導(dǎo)體電阻，其中該至少一個(gè)電阻臂形成在該至少一個(gè)淺槽隔離場氧化物區(qū)域和該至少一個(gè)啞元擴(kuò)散層區(qū)域每個(gè)上。
[0012]根據(jù)本發(fā)明的這些和其他實(shí)施例，集成電路可以包括至少一個(gè)淺槽隔離場氧化物區(qū)域、至少一個(gè)啞元擴(kuò)散層區(qū)域、以及多晶體半導(dǎo)體電阻。該至少一個(gè)淺槽隔離場氧化物區(qū)域可以形成在半導(dǎo)體基板上。該至少一個(gè)啞元擴(kuò)散層區(qū)域鄰近該至少一個(gè)淺槽隔離場氧化物區(qū)域形成在半導(dǎo)體基板上。該多晶體半導(dǎo)體電阻可以包括利用多晶體半導(dǎo)體材料形成的至少一個(gè)電阻臂，其中該至少一個(gè)電阻臂形成在該至少一個(gè)淺槽隔離場氧化物區(qū)域和該至少一個(gè)啞元擴(kuò)散層區(qū)域每個(gè)上。
[0013]根據(jù)本發(fā)明的這些和其他實(shí)施例，一種多晶體電阻可以包括利用多晶體半導(dǎo)體材料形成的至少一個(gè)電阻臂。該至少一個(gè)電阻臂可以形成在形成于半導(dǎo)體基板上的至少一個(gè)淺槽隔離場氧化物區(qū)域上。該至少一個(gè)電阻臂可以形成在鄰近至少一個(gè)淺槽隔離場氧化物區(qū)域形成于半導(dǎo)體基板上的至少一個(gè)啞元擴(kuò)散層區(qū)域上。
[0014]根據(jù)附圖、說明書和本文中包括的權(quán)利要求，本發(fā)明的技術(shù)優(yōu)點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員來說是顯而易見的。這些實(shí)施例的目的和優(yōu)點(diǎn)將至少特別由在權(quán)利要求中指出的元件、特征以及組合來實(shí)現(xiàn)和獲得。
[0015]可以理解前面的總體描述和下面的詳細(xì)說明都是解釋性示例并且不是對(duì)在本發(fā)明中提出的權(quán)利要求的限制。
【附圖說明】
[0016]通過參考下面關(guān)聯(lián)附圖的描述可以獲得對(duì)本實(shí)施例及其優(yōu)點(diǎn)的更完整理解，其中相同參考標(biāo)記表示相同特征，并且其中:
[0017]圖1A和圖1B分別表示如本領(lǐng)域已知的、在其上制造有多晶體半導(dǎo)體電阻的一部分半導(dǎo)體基板的正視圖和平面圖；
[0018]圖2表示根據(jù)本發(fā)明實(shí)施例、在其上制造有一個(gè)多晶體半導(dǎo)體電阻單元的一部分半導(dǎo)體基板的平面圖；
[0019]圖3表示根據(jù)本發(fā)明實(shí)施例、在其上制造有多個(gè)多晶體半導(dǎo)體電阻單元的一部分半導(dǎo)體基板的平面圖；
[0020]圖4表示根據(jù)本發(fā)明實(shí)施例、在其上制造有另一個(gè)多晶體半導(dǎo)體電阻單元的一部分半導(dǎo)體基板的平面圖。
【具體實(shí)施方式】
[0021]圖2表示根據(jù)本發(fā)明實(shí)施例、在其上制造有一個(gè)多晶體半導(dǎo)體電阻單元200的一部分半導(dǎo)體基板的平面圖。半導(dǎo)體電阻單元200可以形成在任何合適的半導(dǎo)體基板上，包括但不限于硅、碳化硅、鍺、磷化鎵、氮化鎵、砷化鎵、磷化銦、氮化銦、砷化銦等。如圖2所示，多晶體半導(dǎo)體電阻單元200可以包括一個(gè)或多個(gè)電阻串201。每個(gè)電阻串201可以利用多個(gè)平行多晶體半導(dǎo)體電阻臂202形成，其中金屬化物208垂直于電阻臂202將電阻臂202互相連接。每個(gè)電阻臂202可以利用合適的多晶體半導(dǎo)體材料(例如對(duì)于硅基板，多晶硅)形成。金屬化物208可以由任何合適的導(dǎo)電材料形成，包括但不限于金、銀、銅、或鋁。在一些實(shí)施例中，取代金屬化物208，附加多晶體半導(dǎo)體電阻臂202可以形成為垂直于電阻臂202以便將電阻臂202互相連接。每個(gè)電阻串201可以包括至少一個(gè)形成在STI場氧化物204上的電阻臂202和一個(gè)形成在啞元擴(kuò)散層206上的電阻臂202。STI場氧化物204可以包括任何合適的絕緣材料(例如半導(dǎo)體氧化物，例如二氧化硅)。啞元擴(kuò)散層206可以包括構(gòu)成半導(dǎo)體基板的相同半導(dǎo)體材料的未蝕刻或沉積半導(dǎo)體材料，多晶體半導(dǎo)體電阻單元200制造在半導(dǎo)體基板上，但是沒有為其形成晶體管源電極和漏電極。為了精確控制電阻臂202的電阻值，絕緣層210 (例如半導(dǎo)體氧化物，例如二氧化硅)可以形成在電阻臂202 上。
[0022]為了減少多晶體半導(dǎo)體電阻單元200的布圖面積，電阻臂202可以以如由用于相關(guān)處理技術(shù)的設(shè)計(jì)規(guī)則限定的最小節(jié)距間隔開。并且，與在上述【背景技術(shù)】章節(jié)中描述的現(xiàn)有技術(shù)相比，通過將多個(gè)多級(jí)電阻臂202放置在每個(gè)啞元擴(kuò)散層206和每個(gè)STI場氧化物204的區(qū)域上，多晶體半導(dǎo)體電阻單元200可以制造為更大地確保電阻臂202形成在如由擴(kuò)散密度規(guī)則要求的平坦表面上，并且與此同時(shí)實(shí)現(xiàn)電阻臂202的最小間距。在每個(gè)多晶體半導(dǎo)體電阻單元200中，啞元擴(kuò)散層206與STI場氧化物204的區(qū)域的比例可以為，滿足用于特定處理技術(shù)的擴(kuò)散密度要求。
[0023]如圖2所示，多晶體半導(dǎo)體電阻單元200可以包括啞元擴(kuò)散層206與STI場氧化物204的“棋盤格”圖案。為了在多晶體半導(dǎo)體電阻單元200內(nèi)形成這種圖案，多個(gè)電阻串201的每個(gè)可以穿過啞元擴(kuò)散層206的區(qū)域和STI場氧化物204的區(qū)域，以便對(duì)于第一電阻串201和相鄰第二電阻串201，與第一電阻串201相關(guān)的啞元擴(kuò)散層206的區(qū)域相鄰于與第二電阻串201相關(guān)的STI場氧化物204的區(qū)域，并且與第二電阻串201相關(guān)的啞元擴(kuò)散層206的區(qū)域相鄰于與第一電阻串201相關(guān)的STI場氧化物204的區(qū)域。
[0024]多晶體半導(dǎo)體電阻單元200的另一個(gè)優(yōu)點(diǎn)在于它是可擴(kuò)展的。例如，圖3描述了具有端子310的多晶硅電阻302，其中多晶硅電阻302由六個(gè)多晶體半導(dǎo)體電阻單元200 (例如，多晶體半導(dǎo)體電阻單元200a、200b、200c、200d、200e、200f)形成。為了形成多晶硅電阻302，多晶體半導(dǎo)體電阻單元200可以互相鄰近布置以便一個(gè)多晶體半導(dǎo)體電阻單元200的電阻串201 (例如電阻串201a-2011)可以電連接到相鄰多晶體半導(dǎo)體電阻單元200的電阻串201。例如，多晶體半導(dǎo)體電