基于soi襯底的ⅲ-v族納米線平面晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件制作技術(shù)領(lǐng)域，具體涉及一種基于SOI襯底的II1-V族納米線平面晶體管及其制備方法。
【背景技術(shù)】
[0002]硅基II1-V族晶體管能利用更高的迀移率在較低的驅(qū)動(dòng)電壓下獲得較高的驅(qū)動(dòng)電流，使其處理速度比以往高三倍，或者使其功耗降低到原來(lái)的1/10，這有利于高頻、低功耗器件的獲得。但是，硅與II1-V族材料之間的晶格失配、熱膨脹系數(shù)失配和晶體結(jié)構(gòu)的不同，由此產(chǎn)生的位錯(cuò)導(dǎo)致兩者的異構(gòu)集成變得困難。通過(guò)垂直生長(zhǎng)II1-V族納米線，可以減小與硅的接觸面積，而且納米線能從上表面和側(cè)面兩個(gè)維度釋放晶格失配的應(yīng)力和熱失配。因此，高晶體質(zhì)量的InGaAs納米線不需要緩沖層可以無(wú)位錯(cuò)地生長(zhǎng)在晶格失配高達(dá)12%的硅襯底上。當(dāng)納米線的直徑小于某一臨界直徑時(shí)，外延生長(zhǎng)不受晶格失配的約束。因此硅基II1-V族納米線晶體管的研宄對(duì)低成本低功耗快速高效的器件發(fā)展方向有很大意義。
[0003]采用金納米顆粒催化輔助的氣相-液相-固相(VLS)生長(zhǎng)機(jī)制可以獲得高密度的垂直納米線結(jié)構(gòu)，同時(shí)也能控制納米線的直徑，有利于制備垂直納米線晶體管。為了便于柵極的邏輯布線和平面工藝的制備，通常需要水平納米線結(jié)構(gòu)，然而垂直納米線結(jié)構(gòu)需要進(jìn)行人為轉(zhuǎn)移才能得到水平結(jié)構(gòu)，比如將垂直納米線在高濃度的乙醇溶液中進(jìn)行超聲震落，震落的納米線還需要用電子束曝光等方法進(jìn)行電極的定位，這種方法不利于大面積的制備。在制備襯底上直接橫向生長(zhǎng)納米線能有效地解決問(wèn)題，實(shí)現(xiàn)大規(guī)模的集成。
[0004]本發(fā)明提出了一種利用金納米顆粒催化輔助的氣相-液相-固相生長(zhǎng)機(jī)制在SOI襯底上橫向生長(zhǎng)II1-V族納米線并制備晶體管的方法，為平面納米線晶體管的制備開(kāi)辟了一種技術(shù)方法。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的主要目的在于提供一種基于SOI襯底的II1-V族納米線平面晶體管及制備方法，其可實(shí)現(xiàn)平面納米線晶體管的制備。
[0006]為達(dá)到上述目的，本發(fā)明提供一種基于SOI襯底的II1-V族納米線平面晶體管，包括:
[0007]— SOI 襯底；
[0008]一源區(qū)和一漏區(qū)，該源區(qū)和漏區(qū)形成在SOI襯底上；
[0009]多根II1-V族納米線，該多根II1-V族納米線連接源區(qū)與漏區(qū)；
[0010]— S12緩沖層，該S1 2緩沖層制作于該源區(qū)與漏區(qū)的表面；
[0011]一絕緣介質(zhì)層，該絕緣介質(zhì)層制作于該多根II1-V族納米線和該S12緩沖層的表面，并完全包裹住該多根II1-V族納米線；
[0012]一源電極，該源電極制作于該源區(qū)的上面；
[0013]一漏電極，該漏電極制作于該漏區(qū)的上面；以及
[0014]一柵電極，該柵電極制作于該源區(qū)與漏區(qū)之間的多根II1-V族納米線上，包裹住該多根II1-V族納米線。
[0015]本發(fā)明還提供一種基于SOI襯底的II1-V族納米線平面晶體管的制備方法，包括:
[0016]步驟1:選取未摻雜(110)晶面的SOI襯底，通過(guò)熱氧化，在SOI襯底的頂層硅上生成S12緩沖層；
[0017]步驟2:從SOI襯底的頂層硅表面采用離子注入方式對(duì)SOI襯底進(jìn)行摻雜，摻雜類型為N型；
[0018]步驟3:快速熱退火激活摻雜原子；
[0019]步驟4:通過(guò)光刻、二氧化硅刻蝕和硅電感耦合等離子體刻蝕，在SOI襯底的頂層硅表面形成一溝道區(qū)，該溝道區(qū)的深度到達(dá)SOI襯底埋氧層的表面，在溝道區(qū)的兩側(cè)形成源區(qū)、漏區(qū)；
[0020]步驟5:通過(guò)噴金，使源區(qū)、漏區(qū)上的光刻膠、溝道區(qū)埋氧層表面和源區(qū)與漏區(qū)側(cè)壁覆蓋一層金納米顆粒薄膜；
[0021]步驟6:去除溝道區(qū)埋氧層表面和S12緩沖層側(cè)壁上的金納米顆粒薄膜，形成基片;
[0022]步驟7:去除基片表面的光刻膠，實(shí)現(xiàn)源區(qū)和漏區(qū)側(cè)壁沉積有金納米顆粒薄膜；
[0023]步驟8:通過(guò)金屬氧化物化學(xué)氣相沉積技術(shù)使源區(qū)和漏區(qū)側(cè)壁的金納米顆粒薄膜催化生長(zhǎng)出多根II1-V族納米線；
[0024]步驟9:通過(guò)原子層沉積技術(shù)在源區(qū)、漏區(qū)和多根II1-V族納米線的表面生長(zhǎng)絕緣介質(zhì)層；
[0025]步驟10:在源區(qū)、漏區(qū)和多根II1-V族納米線上分別制作源電極、漏電極和柵電極，該柵電極包裹住該多根II1-V族納米線，完成器件的制備。
[0026]從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果:
[0027](I)本發(fā)明提供的基于SOI襯底的II1-V族納米線平面晶體管的制備方法，通過(guò)在噴射金納米顆粒薄膜之前保留源區(qū)和漏區(qū)表面上的光刻膠，以及采用緩沖氫氟酸溶液處理埋氧層和Si02緩沖層上的金納米顆粒，可以實(shí)現(xiàn)只在源漏區(qū)側(cè)壁上沉積金納米顆粒。
[0028](2)本發(fā)明提供的基于SOI襯底的II1-V族納米線平面晶體管的制備方法，利用源區(qū)和漏區(qū)表面上的Si02緩沖層，可以實(shí)現(xiàn)II1-V族納米線僅在源區(qū)和漏區(qū)側(cè)壁硅的金納米顆粒上生長(zhǎng)，能夠在SOI襯底上制備出II1-V族納米線平面晶體管。
[0029](3)本發(fā)明提供的基于SOI襯底的II1-V族納米線平面晶體管的制備方法，通過(guò)控制N型摻雜層的垂直濃度能夠?qū)崿F(xiàn)硅材料與II1-V族納米線異質(zhì)結(jié)界面帶階的調(diào)整，消除整流效應(yīng)，在降低器件制作成本的同時(shí)獲得性能優(yōu)良的硅基II1-V族納米線平面晶體管器件。
[0030](4)本發(fā)明提供的基于SOI襯底的II1-V族納米線平面晶體管的制備方法，器件制備工藝簡(jiǎn)單，II1-V族納米線在源區(qū)和漏區(qū)側(cè)壁上生長(zhǎng)能夠?qū)崿F(xiàn)直接的平面邏輯布局布線，便于實(shí)現(xiàn)CMOS電路的集成。
【附圖說(shuō)明】
[0031]為進(jìn)一步說(shuō)明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實(shí)施例和附圖詳細(xì)說(shuō)明如后，其中:
[0032]圖1為利用光刻、二氧化硅刻蝕和硅刻蝕定義出的溝道區(qū)、源區(qū)和漏區(qū)的示意圖；
[0033]圖2為利用噴金技術(shù)在源區(qū)和漏區(qū)表面的光刻膠、溝道區(qū)埋氧層及源區(qū)和漏區(qū)側(cè)壁形成金納米顆粒薄膜的示意圖；
[0034]圖3為去除源區(qū)和漏區(qū)表面光刻膠和溝道區(qū)埋氧層表面的金納米顆粒薄膜后，僅在源區(qū)和漏區(qū)側(cè)壁保留金納米顆粒薄膜的示意圖；
[0035]圖4為通過(guò)金屬氧化物化學(xué)氣相沉積技術(shù)在源區(qū)和漏區(qū)側(cè)壁上的金顆粒外延生長(zhǎng)II1-V族納米線的示意圖；
[0036]圖4A為圖4中A-A，的剖面圖；
[0037]圖5為本發(fā)明提供的基于SOI襯底的II1-V族納米線平面晶體管的三維結(jié)構(gòu)示意圖；
[0038]圖6為本發(fā)明的制備流程圖。
【具體實(shí)施方式】
[0039]請(qǐng)參閱圖1-圖5所示，本發(fā)明提供一種基于SOI襯底的II1-V族納米線平面晶體管，包括:
[0040]一 SOI襯底I，其中SOI襯底I的頂層硅為(110)晶面，厚度為88nm ；
[0041]一源區(qū)2和一漏區(qū)3，該源區(qū)2和漏區(qū)3形成在SOI襯底I上，其中源區(qū)2和漏區(qū)3側(cè)壁的硅晶面為{111}晶面，摻雜類型為N型，摻雜濃度為1018-1019cm_3，離子注入結(jié)深為17-100nm ；
[0042]多根II1-V族納米線4，該多根II1-V族納米線4連接源區(qū)2與漏區(qū)3形成導(dǎo)電溝道，其中多根II1-V族納米線4可以為InxGa1^xAs (O ^ x ^ I)、GaP、GaN或InP材料，這些材料的高電子迀移率可以實(shí)現(xiàn)晶體管所需的更快的處理速度或更低的功耗；
[0043]一 S12緩沖層5，該S1 2緩沖層5制作于該源區(qū)2與漏區(qū)3的表面，其中S1 2緩沖層5的厚度為17-20nm ；
[0044]—絕緣介質(zhì)層6，該絕緣介質(zhì)層6制作于該多根II1-V族納米線4和該S12緩沖層5的表面，并完全包裹住該多根II1-V族納米線4，其中該絕緣介質(zhì)層6的材料為A1203、氮氧化物、11?)2、5“隊(duì)、2102、了&205』51'或？21'，可以實(shí)現(xiàn)對(duì)多根II1-V族納米線4的表面進(jìn)行鈍化；
[0045]一源電極7，該源電極7制作于該源區(qū)2的上面；
[0046]一漏電極8，該漏電極8制作于該漏區(qū)3的上面；以及
[0047]一柵電極9，該柵電極9制作于該源區(qū)2與漏區(qū)3之間的多根II1-V族納米線4上，包裹住該多根II1-V族納米線4。
[0048]請(qǐng)?jiān)賲㈤唸D6并結(jié)合參閱圖1-圖5所示，本發(fā)明還提供一種基于SOI襯底的II1-V族納米線平面晶體管的制備方法，包括:
[0049]步驟1:選取未摻雜(110)晶面的SOI襯底1，通過(guò)熱氧化，在SOI襯底I的頂層硅上生成S12緩沖層5，其中SOI襯底I的頂層硅為(110)晶面，厚度為88nm，S1 2緩沖層5是