本發(fā)明涉及半導(dǎo)體，尤其涉及一種具備更高通流能力的sic?vdmosfet及制備方法。

背景技術(shù)：

1、在電力電子技術(shù)領(lǐng)域，傳統(tǒng)硅基功率器件一直是市場的主力產(chǎn)品，應(yīng)用范圍涵蓋了汽車、光伏、通訊、消費電子等諸多領(lǐng)域。然而隨著社會的不斷發(fā)展，對功率器件的要求也越來越嚴(yán)格，尤其是隨著新能源汽車、光伏等領(lǐng)域的快速發(fā)展，傳統(tǒng)硅基功率器件已經(jīng)接近了材料本身所限定的性能極限，無法滿足這些應(yīng)用領(lǐng)域提出的使用要求。碳化硅（sic）作為第三代寬禁帶半導(dǎo)體材料，由于材料本身具備臨界擊穿場強大、本征載流子濃度低、飽和電子漂移速率快、熱導(dǎo)率大等優(yōu)異的物理特性，因此制備的功率器件相較于硅基器件可以實現(xiàn)更優(yōu)的性能、更小的芯片、更高的功率密度，非常適合應(yīng)用于高壓、高溫、高頻、高輻照等領(lǐng)域。

2、sic?mosfet器件雖然相比si?mosfet和siigbt器件，同時具備兩者的高耐壓、低損耗、高開關(guān)頻率的優(yōu)勢，但是由于器件中柵氧化層界面態(tài)密度大、缺陷多，從而導(dǎo)致器件的溝道電子遷移率低，影響通流能力。為了更好的發(fā)揮sic的物理特性優(yōu)勢，業(yè)界通常都采用≥18v的驅(qū)動電壓來進行sic?mosfet器件打開，以保證器件的通流水平。除了外部驅(qū)動外，縮小芯片源胞尺寸以更進一步提高sicmosfet器件的功率密度也是提高通流能力的主要方法，并且業(yè)界也都是朝著這一技術(shù)方向在做sic?mosfet的研發(fā)迭代。因此可見，提高sicmosfet器件的通流能力，無論是在提高器件功率密度，還是降低器件生產(chǎn)成本上都具有很大的好處。

技術(shù)實現(xiàn)思路

1、本發(fā)明在sic?vdmosfet器件中通過將常規(guī)條形狀的溝道區(qū)設(shè)計布局成連續(xù)的凸臺狀，從而大幅增加了器件內(nèi)部的溝道區(qū)面積，提高了sic?vdmosfet器件的通流能力，不僅進一步提高了器件的功率密度，同時也降低了器件成本。

2、本發(fā)明的技術(shù)方案是：

3、s100，在sic襯底層上外延生長sic漂移層；

4、s200，在sic漂移層的頂面通過斜向n離子注入初步形成csl層，作為器件的電流擴展區(qū)以降低器件導(dǎo)通電阻；

5、s300，在csl層的頂面通過斜向al離子注入初步形成p-well區(qū)；

6、s400，在p-well區(qū)的頂面通過斜向n離子注入初步形成n+區(qū)；

7、s500，在p-well區(qū)的頂面通過斜向al離子注入初步形成p+區(qū)；

8、s600，通過高溫激活退火使csl層、p-well區(qū)、n+區(qū)、p+區(qū)激活完全形成；

9、s700，在csl層的頂面通過通入氧氣以干氧氧化方式生長一層?xùn)叛趸瘜樱?/p>

10、s800，在柵氧化層的頂面通過多晶硅淀積方式形成一層poly層，作為器件的門電極；

11、s900，在n+區(qū)和poly層的頂面通過氧化物淀積方式形成一層隔離介質(zhì)層，隔離器件的門電極和源電極，避免兩者發(fā)生短接；

12、s1000，在n+區(qū)和p+區(qū)的頂面通過ni金屬濺射后再通過快速熱退火形成正面歐姆接觸合金層；

13、s1100，在器件最上方通過alcu金屬濺射形成一層正面電極金屬層，作為器件的源電極；

14、s1200，在sic襯底層的底面通過ni金屬濺射后再通過激光熱退火形成背面歐姆接觸合金層；

15、s1300，在背面歐姆接觸合金層的底面通過ti/ni/ag金屬蒸發(fā)方式形成一層背面電極金屬層，作為器件的漏電極。

16、具體的，步驟s100中的sic襯底層和sic漂移層導(dǎo)電類型均為n型，sic襯底層的摻雜濃度為1e19cm-2，sic漂移層的摻雜濃度為5e15-1e16cm-2。

17、具體的，步驟s200中的csl層深度為1.0um-1.2um，摻雜濃度為5e16-1e17cm-2。

18、具體的，步驟s300中的p-well區(qū)深度為0.8um-1.0um，摻雜濃度為1e17-3e18cm-2。

19、具體的，步驟s400中的n+區(qū)深度為0.4um，摻雜濃度為1e18-1e19cm-2。

20、具體的，步驟s500中的p+區(qū)深度為0.6um，摻雜濃度為1e18-1e19cm-2。

21、具體的，步驟s700中的柵氧化層厚度為45nm-50nm。

22、具體的，步驟s1000中的ni金屬厚度在100nm。

23、具體的，步驟s1100中的alcu金屬厚度為5000nm。

24、一種具備更高通流能力的sic?vdmosfet，包括從下而上依次設(shè)置的背面電極金屬層、背面歐姆接觸合金層、sic襯底層和sic漂移層；

25、所述sic漂移層頂面設(shè)有向下延伸的csl層；

26、所述csl層內(nèi)有向下延伸的p-well區(qū)；p-well區(qū)的底面高于csl層的底面；

27、所述p-well區(qū)內(nèi)設(shè)有向下延伸的n+區(qū)；

28、所述源極a區(qū)內(nèi)的n+區(qū)設(shè)有與之側(cè)部連接的p+區(qū)；

29、所述n+區(qū)的頂面設(shè)有與之連接的正面歐姆接觸合金層；所述正面歐姆接觸合金層的側(cè)部設(shè)有與之間隔設(shè)置并從下而上依次連接的柵氧化層和poly層；

30、所述poly層的頂面設(shè)有從側(cè)部向下延伸至n+區(qū)頂面的隔離介質(zhì)層；

31、所述隔離介質(zhì)層和正面歐姆接觸合金層的頂面設(shè)有正面電極金屬層。

32、本發(fā)明在sic?vdmosfet器件中通過將常規(guī)條形狀的溝道區(qū)設(shè)計布局成連續(xù)的凸臺狀，從而使器件內(nèi)部的溝道區(qū)面積增加60%-70%，使sic?vdmosfet器件的通流能力相較于常規(guī)條形溝道區(qū)提高1.6倍-1.7倍，這不僅提高了器件的功率密度，同時也降低了器件成本。

技術(shù)特征：

1.一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，包括如下步驟：

2.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s100中的sic襯底層（1）和sic漂移層（2）導(dǎo)電類型均為n型。

3.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s200中的csl層（3）深度為1.0um-1.2um，摻雜濃度為5e16-1e17cm-2。

4.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s300中的p-well區(qū)（4）深度為0.8um-1.0um，摻雜濃度為1e17-3e18cm-2。

5.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s400中的n+區(qū)（5）深度為0.4um，摻雜濃度為1e18-1e19cm-2。

6.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s500中的p+區(qū)（6）深度為0.6um，摻雜濃度為1e18-1e19cm-2。

7.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s700中的柵氧化層（7）厚度為45nm-50nm。

8.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s1000中的ni金屬厚度在100nm。

9.根據(jù)權(quán)利要求1所述的一種具備更高通流能力的sic?vdmosfet制備方法，其特征在于，步驟s1100中的alcu金屬厚度為5000nm。

10.一種具備更高通流能力的sic?vdmosfet，通過權(quán)利要求任一1-9所述的一種具備更高通流能力的sic?vdmosfet制備方法制備，其特征在于，包括從下而上依次設(shè)置的背面電極金屬層（13）、背面歐姆接觸合金層（12）、sic襯底層（1）和sic漂移層（2）；

技術(shù)總結(jié)
一種具備更高通流能力的SiC?VDMOSFET及制備方法，涉及半導(dǎo)體技術(shù)領(lǐng)域。本發(fā)明在SiC?VDMOSFET器件中通過將常規(guī)條形狀的溝道區(qū)設(shè)計布局成連續(xù)的凸臺狀，從而使器件內(nèi)部的溝道區(qū)面積增加60%?70%，使SiC?VDMOSFET器件的通流能力相較于常規(guī)條形溝道區(qū)提高1.6倍?1.7倍，這不僅提高了器件的功率密度，同時也降低了器件成本。

技術(shù)研發(fā)人員：王正,楊程,裘俊慶,王毅
受保護的技術(shù)使用者：揚州揚杰電子科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21