本文的各方面整體涉及圖像傳感器。更具體的實(shí)施涉及包含在超過一個芯片(管芯)上制備的部件的圖像傳感器。

背景技術(shù)：

圖像傳感器通過響應(yīng)于入射電磁輻射傳送信號來傳達(dá)與圖像有關(guān)的信息。圖像傳感器用于多種設(shè)備中，包括智能電話、數(shù)碼相機(jī)、夜視設(shè)備、醫(yī)療成像器和許多其他設(shè)備?，F(xiàn)有技術(shù)中存在利用電荷耦合器件(CCD)和CMOS架構(gòu)的半導(dǎo)體成像器。

技術(shù)實(shí)現(xiàn)要素：

圖像傳感器的實(shí)施可包括：第一管芯，該第一管芯包括適于將光子轉(zhuǎn)變成電子的多個探測器；第二管芯，該第二管芯包括多個晶體管、無源電子部件，或者晶體管和無源電子部件兩者；第三管芯，該第三管芯包括模擬電路、邏輯電路，或者模擬和邏輯電路。第一管芯可混合接合到第二管芯，并且第二管芯可熔合接合到第三管芯。第二管芯的多個晶體管、無源電子部件或者晶體管和無源電子部件可適于啟用第一管芯的多個探測器的操作。模擬電路、邏輯電路以及模擬電路和邏輯電路可適于進(jìn)行信號路由。

圖像傳感器的實(shí)施可包括以下各項(xiàng)中的一者、全部或任何一者：

可利用氧化物/氧化物熔合接合將第二管芯接合到第三管芯。

第二管芯可包括深溝槽隔離(DTI)結(jié)構(gòu)，所述結(jié)構(gòu)被構(gòu)造為在直通氧化物通孔(TOV)的形成期間保護(hù)多個晶體管、無源電子部件、或者晶體管和無源電子部件兩者。

可通過混合接合將第二管芯接合到第三管芯。

第二管芯可包括一個或多個直通硅通孔(TSV)。

傳感器還可包括多個微透鏡，所述微透鏡耦接到第一管芯的適于將光子轉(zhuǎn)變成電子的多個探測器的表面。

圖像傳感器的實(shí)施可利用制造圖像傳感器的方法的實(shí)施。該方法實(shí)施可包括將包括多個第一管芯的第一晶片與包括多個第二管芯的第二晶片混合接合并且減薄第二晶片。該方法還可包括將第二晶片與包括多個第三管芯的第三晶片熔合接合。如果多個第二管芯包括深溝槽隔離(DTI)結(jié)構(gòu)，則該方法包括形成多個直通氧化物通孔(TOV)。如果多個第二管芯不包括DTI結(jié)構(gòu)，則方法包括利用沉積的氧化物鈍化多個通孔(互連件結(jié)構(gòu))的側(cè)壁作為形成多個TOV的一部分。多個第一管芯均可包括適于將光子轉(zhuǎn)變成電子的多個探測器。多個第二管芯均可包括多個晶體管、無源電子部件或者晶體管和無源電子部件兩者。多個第三管芯均可包括模擬電路、邏輯電路或者模擬電路和邏輯電路。

該方法的實(shí)施可包括以下各項(xiàng)中的一者、全部或任何一者：

多個TOV可將多個第一管芯與多個第三管芯電耦接。

多個TOV可將多個第二管芯與多個第三管芯電耦接。

該方法還可包括在用于多個第一管芯中的每個的多個探測器的表面上形成多個微透鏡。

可使用制造圖像傳感器的方法的實(shí)施來形成圖像傳感器的實(shí)施。該方法的實(shí)施可包括將包括多個第一管芯的第一晶片與包括多個第二管芯的第二晶片混合接合并且減薄第二晶片。該方法還可包括將第二晶片與包括多個第三管芯的第三晶片混合接合。該方法還可包括暴露多個短截線或形成多個直通硅通孔(TSV)。多個第一管芯均可包括適于將光子轉(zhuǎn)變成電子的多個探測器。多個第二管芯均可包括多個晶體管、無源電子部件或者晶體管和無源電子部件。多個第三管芯均可包括模擬電路、邏輯電路或者模擬電路和邏輯電路。

該方法的實(shí)施可包括以下各項(xiàng)中的一者、全部或任何一者：

多個第二管芯可與多個第三管芯電耦接。

該方法還可包括在多個第一管芯中的每個的多個探測器的表面上形成多個微透鏡。

對于本領(lǐng)域的普通技術(shù)人員而言，通過具體實(shí)施方式和附圖以及通過權(quán)利要求，上述以及其他方面、特征和優(yōu)點(diǎn)將顯而易見。

附圖說明

將在下文中結(jié)合所附附圖描述各實(shí)施方式，其中類似的標(biāo)號表示類似的元件，并且：

圖1為常規(guī)的兩晶片混合接合堆疊管芯的實(shí)施的截面圖；

圖2為包括來自三個晶片的管芯的像素級管芯堆疊圖像傳感器的實(shí)施的截面圖；

圖3為在用于形成管芯堆疊圖像傳感器的方法的第一實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面圖；

圖4為在用于形成管芯堆疊圖像傳感器的方法的第一實(shí)施的第二組加工操作之后的三晶片管芯堆疊的截面圖；

圖5為在用于形成管芯堆疊圖像傳感器的方法的第一實(shí)施的第三組加工操作之后的三晶片管芯堆疊的截面圖；

圖6為在用于形成管芯堆疊圖像傳感器的方法的第一實(shí)施的第四組加工操作之后的三晶片管芯堆疊的截面圖；

圖7為在用于形成管芯堆疊圖像傳感器的方法的第二實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面圖；

圖8為在用于形成管芯堆疊圖像傳感器的方法的第二實(shí)施的第二組加工操作之后的三晶片管芯堆疊的截面圖；

圖9為在用于形成管芯堆疊圖像傳感器的方法的第二實(shí)施的第三組加工操作之后的三晶片管芯堆疊的截面圖；

圖10為在用于形成管芯堆疊圖像傳感器的方法的第三實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面圖；

圖11為在用于形成管芯堆疊圖像傳感器的方法的第三實(shí)施的第二組加工操作之后的三晶片管芯堆疊的截面圖；

圖12為在用于形成管芯堆疊圖像傳感器的方法的第三實(shí)施的第三組加工操作之后的三晶片管芯堆疊的截面圖；

圖13為在用于形成管芯堆疊圖像傳感器的方法的第三實(shí)施的第四組加工操作之后的三晶片管芯堆疊的截面圖；

圖14為在用于形成管芯堆疊圖像傳感器的方法的第四實(shí)施的第一組加工操作之后的兩晶片管芯堆疊的截面圖；

圖15為在用于形成管芯堆疊圖像傳感器的方法的第四實(shí)施的第二組加工操作之后的兩晶片管芯堆疊的截面圖；

圖16為在用于形成管芯堆疊圖像傳感器以及接合第三晶片的方法的第四實(shí)施的第三組加工操作之后的三晶片管芯堆疊的截面圖；

圖17為在第一晶片和第二晶片混合接合之后的管芯堆疊圖像傳感器的截面圖；

圖18為在減薄第二晶片之后的管芯堆疊圖像傳感器的截面圖；

圖19為在第二晶片上沉積氧化物之后的管芯堆疊圖像傳感器的截面圖；

圖20為在第二晶片與第三晶片熔合接合之后的管芯堆疊圖像傳感器的截面圖；

圖21為在形成直通氧化物通孔(TOV)之后的管芯堆疊圖像傳感器的截面圖；

圖22為在鎢屏蔽件和鋁接合焊盤創(chuàng)建之后的管芯堆疊圖像傳感器的截面圖；

圖23為在像素陣列的表面上形成微透鏡之后的管芯堆疊圖像傳感器的截面圖。

具體實(shí)施方式

本公開、其各方面以及實(shí)施不限于本文所公開的具體部件、組裝工序或方法元素。為了與本公開的特定實(shí)施一起使用，符合預(yù)期管芯堆疊圖像傳感器的本領(lǐng)域已知的許多附加部件、組裝工序和/或方法元素將變得顯而易見。因此，例如，盡管本發(fā)明公開了特定實(shí)施，但此類實(shí)施和實(shí)施部件可包括符合預(yù)期操作和方法的針對此類管芯堆疊圖像傳感器的本領(lǐng)域已知的任何形狀、尺寸、樣式、類型、模型、版本、量度、濃度、材料、數(shù)量、方法元素、步驟等，以及實(shí)施部件和方法。

圖像傳感器一般被構(gòu)造為半導(dǎo)體器件的部件/由其構(gòu)成而成。使用半導(dǎo)體加工技術(shù)形成的這些部件一般包括被設(shè)計(jì)為將光子轉(zhuǎn)變成電子的多個探測器。在各種實(shí)施中可利用多種不同的器件和結(jié)構(gòu)作為探測器。這些探測器也可包括用于操作探測器并且傳輸來自探測器的信號以在圖像傳感器的各個部分中進(jìn)行處理的附加器件/部件/電路。在特定實(shí)施中，這些探測 器可為形成在傳感器的表面上的像素。成陣列的這些像素占據(jù)傳感器的表面區(qū)域的特定部分。像素的操作由各種電子部件控制，諸如電耦接至像素中每個的晶體管和/或電容器。采集像素的輸出并且發(fā)送以經(jīng)由電路由和其他信號處理部件和電路進(jìn)行后續(xù)處理，所述電路不管是模擬電路、邏輯電路還是模擬電路和邏輯電路兩者(信號處理電路)。

可通過稱為像素級堆疊的某種方式實(shí)現(xiàn)圖像傳感器尺寸的減小。在像素級堆疊中，全部電子部件以及相關(guān)路由和信號處理部件全部位于傳感器自身的像素陣列的覆蓋區(qū)內(nèi)。換句話講，傳感器不需要在尺度上比像素陣列的尺寸大。在各種實(shí)施中，此類像素級堆疊需要使用大于數(shù)百萬互連件量級的高密度互連件架構(gòu)。通過以下方式來執(zhí)行像素級堆疊：采用包含像素陣列的管芯(第一管芯)并且接合至連接互連件和電子部件以用于操作像素的管芯(第二管芯)。然而，在常規(guī)解決方案中，建立像素級堆疊互連件所需的區(qū)域與像素陣列為相同尺寸，并且因此信號處理電路必須也包括在第二管芯上，從而要求第二管芯的尺寸大于第一管芯。由于第二管芯大于包含像素陣列的第一管芯，因此無法完全實(shí)現(xiàn)通過像素級堆疊可能實(shí)現(xiàn)的傳感器尺寸減小。

參見圖1，示出了常規(guī)像素級堆疊管芯2的實(shí)施的截面圖。示出了像素級互連件4(未按比例繪制)，該互連件將第一管芯6的像素陣列連接至第二管芯8電子部件并且進(jìn)行路由。如圖所示，第二管芯8的附加區(qū)域10包含信號處理電路，該電路無法裝配或基本裝配在像素陣列自身的尺寸內(nèi)。

參見圖2，示出了管芯堆疊圖像傳感器12的實(shí)施的截面圖。如圖所示，傳感器12由三堆疊管芯形成：即包括被布置成像素陣列的多個像素的第一管芯14。在各種實(shí)施中，第一管芯14可包括傳輸柵極或者傳輸柵極和抗光暈晶體管以用于發(fā)光二極管(LED)閃爍緩解和/或全局快門應(yīng)用。還包括第二管芯16，其包含用于操作每個像素和像素級互連件18的晶體管、無源電子部件(諸如電容器等)或者晶體管和無源部件兩者。第二管芯16也可包括全局快門電路和/或反饋電路的一部分或全部。還包括第三管芯20，其包含用于處理和路由來自像素陣列的信號的模擬電路、邏輯電路或者模擬電路和邏輯電路兩者。雖然在各個實(shí)施中存在通過管芯形成圖像傳感器12的各種部件的該特定擊穿，但在其他實(shí)施中，在堆疊管芯中的超過 一個或全部上可存在不同部件/電路元件。在本文所公開的各種實(shí)施中，第一管芯14、第二管芯16和第三管芯20通過晶片級結(jié)合工藝全部接合在一起；然而，在其他實(shí)施中，它們可在單個芯片大小的接合工藝或次晶片級接合工藝中接合在一起。

在圖2所示的傳感器實(shí)施中，已使用混合接合將第一管芯14與第二管芯16接合?；旌辖雍鲜侵钢辽僖环N組分不類似的兩種材料之間的接合，作為非限制性示例，所述兩種材料例如是硅與氧化物，金屬與氧化物等。使用熔合接合將第二管芯16接合至第三管芯20。熔合接合是指類似材料之間的接合，但這并不意指所述材料在化學(xué)或結(jié)構(gòu)上相同，作為非限制性示例，所述材料例如是氧化物與氧化物，金屬與金屬，硅與硅等。為了實(shí)現(xiàn)各管芯之間的電連通，形成通孔(互連件)結(jié)構(gòu)22，該通孔結(jié)構(gòu)將管芯電耦接在一起。在混合接合的管芯之間穿過的通孔結(jié)構(gòu)22稱為直通硅通孔(TSV)；在使用二氧化硅或其他氧化物熔合接合的管芯之間穿過的通孔結(jié)構(gòu)22稱為直通氧化物通孔(TOV)。

可在各種實(shí)施中利用各種晶片接合技術(shù)和設(shè)備，包括載體晶片接合/剝離技術(shù)。在各種實(shí)施中，可使用由奧地利因河畔弗洛里安的EV Group公司(EVG)(EV Group(EVG),Florian am Inn,Austria)銷售的晶片接合設(shè)備和工藝來實(shí)現(xiàn)混合接合和熔合接合兩者。還可采用各種晶片減薄以及制備工藝和技術(shù)。為了本公開的示例性目的，厚度為約750-760微米的全厚硅片可向下粗磨成厚度為約200微米。在一些實(shí)施中，晶片可接合至載體以進(jìn)行后續(xù)加工，或者可直接加工。隨后將晶片向下細(xì)磨成厚度為25微米，并且使用干燥拋光工藝、毯覆式干法蝕刻或濕法蝕刻，和/或化學(xué)機(jī)械拋光(CMP)技術(shù)進(jìn)行拋光。

本文公開了各種三堆疊管芯圖像傳感器實(shí)施及其制備方法。然而，在各種實(shí)施中，可使用本文所公開的原理堆疊超過三個管芯。另外，在本文所公開的所有實(shí)施中，第一晶片、第二晶片和第三晶片可面對面(晶片前側(cè)對晶片前側(cè))、背對面(晶片背側(cè)對晶片前側(cè))或背對背(晶片背側(cè)對晶片背側(cè))彼此接合?？舍槍κ褂帽疚乃_原理在各種實(shí)施中的第一晶片、第二晶片和第三晶片之間建立的特定接合中的任何特定一者使用面對面、背對面、或背對背混合接合或熔合接合的任何組合。此外，雖然在 本文中第一晶片和第二晶片被論述為混合接合在一起，但在各種實(shí)施中，它們可熔合接合，而第二晶片和第三晶片不熔合接合，而是可混合接合。

參見圖3，示出了在形成管芯堆疊圖像傳感器的方法的第一實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面24。為了舉例說明的目的，截面24的該部分聚焦于要在三管芯之間形成的互連件結(jié)構(gòu)上，但截面24延伸三個晶片的寬度。第一組加工操作包括將包含第一管芯的第一晶片混合接合至包含第二管芯的第二晶片，減薄第二晶片，使第二晶片鈍化，以及將第二晶片熔合接合至第三晶片。然而，在其他實(shí)施中，第二晶片可被接合至載體、減薄、熔合接合至第三晶片并且隨后載體被移除。然后可僅在第二晶片和第三晶片之間使用本文件中所公開的加工方法中的任何一種形成直通氧化物通孔(TOV)。隨后將第一晶片混合接合至第二晶片。

本圖以及后續(xù)附圖中的三個晶片之間的分界由橫穿截面的虛線指示。另外，硅層26已通過光刻進(jìn)行構(gòu)圖并且被蝕刻穿透。蝕刻工藝可為用于執(zhí)行硅蝕刻的任何濕法或干法蝕刻工藝。另外，典型地為二氧化硅(但在各種實(shí)施中可使用其他鈍化材料)的側(cè)壁鈍化層28已沉積/涂布至所蝕刻硅的側(cè)壁。側(cè)壁鈍化層28用于防止離子或其他金屬污染在后續(xù)加工或器件操作條件期間從互連件遷移至第一晶片中所包含的有源器件。

參見圖4，示出了在第一晶片的層間電介質(zhì)(ILD)和其他鈍化材料的構(gòu)圖和蝕刻的另外加工步驟之后的截面24，該蝕刻停止于第一晶片的金屬層(環(huán))30上。可以觀察到，在一些實(shí)施中，這可導(dǎo)致金屬層30本身的某些蝕刻。參見圖5，隨后執(zhí)行剩下的ILD以及氧化物和其他層的第二構(gòu)圖和蝕刻步驟，然后是第二晶片的硅的蝕刻，該蝕刻停止于第三晶片的金屬層34上。如圖所示，截面24示出了第二晶片包含深溝槽隔離(DTI)結(jié)構(gòu)36，該結(jié)構(gòu)環(huán)繞(圍繞)通過蝕刻第二晶片的硅所形成的開口。這些DTI結(jié)構(gòu)36可使用各種方法形成，包括對硅進(jìn)行深反應(yīng)離子蝕刻(或其他硅蝕刻工藝蝕刻)，然后向溝槽內(nèi)沉積氧化物(或其他鈍化材料)。將在接合操作之前在加工第二晶片期間形成DTI結(jié)構(gòu)36。DTI結(jié)構(gòu)36以與側(cè)壁氧化物類似的方式操作，因?yàn)樵摻Y(jié)構(gòu)起到防止離子或其他金屬污染物遷移到在第二晶片的硅中形成的電子部件內(nèi)的作用。

參見圖6，示出了在下通至第三晶片的金屬層34的開口內(nèi)形成互連件結(jié)構(gòu)38之后的截面24。一般通過電鍍工藝由銅形成互連件結(jié)構(gòu)38，但 在各種實(shí)施中可利用能夠被沉積到開口內(nèi)的其他金屬和金屬合金。在第一方法實(shí)施中，互連件結(jié)構(gòu)38將第三晶片的金屬層34電耦接至第一晶片的金屬層30。這允許來自第一晶片(第一管芯)上的像素的信號與第三晶片(第三管芯)上的路由電路和部件交換。

由于第一晶片、第二晶片和第三晶片的減薄和尺寸設(shè)定，在圖3和圖4中所示的初始蝕刻步驟的加工期間的縱橫比可小于1:2。在特定實(shí)施中，作為非限制性示例，從頂部向下至第一晶片(上部分)的金屬層30的上部的接合截面的厚度為約4微米。在特定實(shí)施中，上部分中的互連件結(jié)構(gòu)38的寬度可為約2.8微米。從金屬層30的上部至第三晶片(第二部分)的金屬層34的頂部的接合截面的厚度可為約6.6微米。第二部分中的互連件結(jié)構(gòu)38的寬度可為約2微米，這在加工期間提供小于1:4的縱橫比。這些縱橫比可在常規(guī)半導(dǎo)體加工工具的正常能力范圍之內(nèi)。

參見圖7，示出了在形成管芯堆疊圖像傳感器的方法的第二實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面40。與圖3中示出的截面24類似，已經(jīng)完成了硅蝕刻和側(cè)壁鈍化步驟。參見圖8，示出了在第一晶片和第二晶片的ILD和其他材料的初始構(gòu)圖和蝕刻之后的截面40，該蝕刻停止于第二晶片的金屬層(環(huán))42上。如先前所述，在該工藝期間可能發(fā)生金屬層42的某些蝕刻。還示出了在第二晶片剩下的ILD、氧化物和硅向下至第三晶片的金屬層44的的構(gòu)圖和蝕刻之后的截面40。在該方法實(shí)施中，還存在DTI結(jié)構(gòu)46，該結(jié)構(gòu)用于保護(hù)在第二晶片的硅中形成的部件。參見圖9，示出了在形成互連件結(jié)構(gòu)48之后的截面40，所述互連件結(jié)構(gòu)可使用本文所公開的方法中的任何一種形成。如圖所示，互連件結(jié)構(gòu)48將第三晶片(第三管芯)的金屬層44電耦接至第二晶片(第二管芯)的金屬層42，從而提供第二晶片上的電子部件與第三晶片的路由和信號處理電路之間的連接。

為了本公開的示例性目的，從第一晶片的頂部至第二晶片的金屬層42的頂部的接合截面的厚度(第一部分)可為約5.8微米，并且從金屬層42的頂部至第三晶片的金屬層44的頂部的厚度(第二部分)可為約4.8微米。這在第一部分的加工期間形成大約1:2的縱橫比，其中互連件結(jié)構(gòu)48的寬度為約2.8微米。另外，第二部分的縱橫比小于1:3，其中在該部分中互連件結(jié)構(gòu)的寬度為約2微米。

參見圖10，示出了在形成管芯堆疊圖像傳感器的方法的第三實(shí)施的第一組加工操作之后的三晶片管芯堆疊的截面50。如圖所示，該截面示出了在第一晶片的硅54，以及第一晶片和第二晶片的ILD和其他非金屬層向下構(gòu)圖和蝕刻至第二晶片的硅52的表面之后的結(jié)構(gòu)。參見圖11，示出了在構(gòu)圖后第二晶片的硅52已完全被蝕刻穿透并且第一晶片54的硅也已經(jīng)蝕刻，從而加寬第一晶片中的開口之后截面50的結(jié)構(gòu)。參見圖12，截面50結(jié)構(gòu)現(xiàn)在示出了現(xiàn)在沉積在開口的內(nèi)部上方的二氧化硅鈍化層56。該氧化物無源層56用于保護(hù)第一晶片(第一管芯)和第二晶片(第二管芯)的器件在后續(xù)加工期間或在操作期間免受金屬或其他離子污染。參見圖13，示出了在已制成第三晶片的開口和金屬層62之間的氧化物以創(chuàng)建互連件結(jié)構(gòu)58之后的截面50，該互連件結(jié)構(gòu)將第二晶片的金屬層60與第三晶片的金屬層62電耦接。通過這樣的方式，第二晶片的電子部件與第三晶片的路由電路電耦接。然而，在其他實(shí)施中，根據(jù)如何進(jìn)行第一晶片、第二晶片和第三晶片中的金屬層的構(gòu)圖，可使用互連件結(jié)構(gòu)58將與第一晶片相關(guān)聯(lián)的金屬層與第三晶片的金屬層62連接。在一些實(shí)施中，可使用各種互連件結(jié)構(gòu)將所有三個晶片中的金屬層電耦接在一起。

在各種實(shí)施中，為了本公開的示例性目的，圖10中所示的初始開口的寬度為約2微米并且形成該開口所需要的縱橫比小于1:4，因?yàn)殚_口的初始深度為約7.4微米。后續(xù)硅蝕刻將第一晶片中的開口加寬至約3.2微米，因此對于2.5微米的厚度，該開口的縱橫比變得小于1:1。在金屬化工藝期間，在側(cè)壁氧化物沉積后，在第二晶片的金屬層60的頂部處的開口的寬度為約2.6微米。由于從第一晶片的硅54上的側(cè)壁氧化物的邊緣至第二晶片的金屬層60的頂部的各層厚度為約3.5微米，因此開口的縱橫比小于1:2。如先前所述，這些縱橫比可在常規(guī)半導(dǎo)體工藝工具的標(biāo)準(zhǔn)加工能力范圍之內(nèi)。

附圖中所示的各種實(shí)施中的互連件結(jié)構(gòu)38,48,58的實(shí)施為TOV，因?yàn)樗鼈兇┩噶搜趸?氧化物熔合接合。互連件結(jié)構(gòu)的實(shí)施也可為TSV，其中利用熔合接合以及單純混合接合。

參見圖14，示出了在形成管芯堆疊圖像傳感器的方法的第四實(shí)施的第一組加工操作之后的兩晶片管芯堆疊的截面64。如圖所示，第一晶片和第二晶片已在虛線所示的地方混合接合在一起。第二晶片已被機(jī)械地和/或 化學(xué)地減薄以在第二晶片的加工期間將先前在第二晶片的結(jié)構(gòu)內(nèi)形成的短截線66暴露。然而，在其他方法實(shí)施中，第二晶片可在減薄以暴露短截線66或加工以形成短截線66之前首先混合接合至第三晶片。然后將該方法實(shí)施中的第二晶片隨后混合接合至第一晶片。參見圖15，現(xiàn)在示出了在第二晶片的暴露硅表面鈍化并且將焊盤68結(jié)構(gòu)添加至短截線66之后的截面64。在各種實(shí)施中，短截線66和焊盤可由相同材料或不同材料制成并且可通過任何沉積或電極沉積工藝形成。在特定實(shí)施中，它們可由銅金屬制成。然而，在一些實(shí)施中，可使用與本文所公開的那些工藝類似的工藝，在第二晶片減薄并且通過對第二晶片的減薄側(cè)構(gòu)圖、在硅中蝕刻開口、鈍化側(cè)壁以及電鍍金屬材料而接合至第一晶片之后，形成短截線66。

參見圖16，示出了在第三晶片混合接合至第二晶片的焊盤68從而形成互連件結(jié)構(gòu)70之后的截面64。通過這樣的方式，第二晶片(第二管芯)的器件與第三晶片(第三管芯)的信號處理電路電耦接。使用第四方法形成的互連件結(jié)構(gòu)70為TSV，因?yàn)榛ミB件70穿過混合接合結(jié)構(gòu)而不穿過氧化物熔合接合結(jié)構(gòu)。

圖17至圖23公開了形成管芯堆疊圖像傳感器的方法的第三實(shí)施中的加工步驟的更寬管芯級工藝視圖。參見圖17，已通過形成像素級堆疊互連件72的銅結(jié)構(gòu)將包含多個各自包含像素陣列的管芯的第一晶片混合接合至第二晶片。在晶片減薄之前可在該截面中觀察到第二晶片的硅層74和epi(外延硅)層76。參見圖18，現(xiàn)在示出了在晶片減薄后的兩個接合晶片，其中可觀察到第二晶片的硅74已被完全移除。該減薄工藝可為本文件中公開的任何一種。參見圖19，示出了在準(zhǔn)備接合的過程中將一層氧化物78沉積在第二晶片的epi層76上之后的兩晶片堆疊。圖20示出了在通過第三晶片上的氧化物78層和氧化物80層將第三晶片熔合接合至第二晶片之后的三晶片堆疊。

此時，三晶片堆疊處于圖10至圖13中所示的初始ILD和氧化物蝕刻以及后續(xù)加工步驟之前的時刻。圖21示出了所得TOV 82，該TOV在第一晶片磨平后形成并且將第三晶片(第三管芯)的信號處理電路與第二晶片(第二管芯)的電子部件電耦接。當(dāng)圖像傳感器預(yù)期為背側(cè)照明(BSI)傳感器時，可進(jìn)行第一晶片的背面研磨。

此時，晶片準(zhǔn)備好進(jìn)行另外的加工步驟，所述步驟將添加制備晶片作為用于各種互連件和其他增強(qiáng)結(jié)構(gòu)的圖像傳感器所需的額外部件。圖22示出了在形成耦接至第三晶片中的焊盤83的鋁接合焊盤84連同鈍化層86并且生成鄰近像素陣列的第一晶片的表面上的鎢屏蔽件/地結(jié)構(gòu)88之后的三晶片堆疊。圖23示出了在進(jìn)行另外加工以添加在像素陣列上方并且與像素陣列耦接的濾色器陣列(CFA)90和/或微透鏡陣列92之后的三晶片堆疊。微透鏡陣列92用于將入射光聚焦于像素上，從而增強(qiáng)每個像素的信號。CFA 90用于幫助通過將實(shí)際照射到像素表面的光過濾成所需顏色來識別被聚焦于特定像素上的光的特定顏色。在特定實(shí)施中，CFA 90可用于對入射到像素上的光進(jìn)行過濾以使得其輸出能夠被編碼檢測為紅光、綠光和藍(lán)光。本領(lǐng)域的普通技術(shù)人員將容易認(rèn)識到用于創(chuàng)建微透鏡陣列92和CFA 90的特定加工技術(shù)。他們還將容易認(rèn)識到用于將其他部件添加至堆疊管芯圖像傳感器以及使堆疊管芯彼此分離的加工步驟。

在實(shí)施中，制造圖像傳感器的方法包括將包括多個第一管芯的第一晶片與包括多個第二管芯的第二晶片混合接合，隨后減薄第二晶片。該方法還包括將第二晶片與包括多個第三管芯的第三晶片熔合接合。如果多個第二管芯包括深溝槽隔離(DTI)結(jié)構(gòu)，則該方法包括形成多個直通氧化物通孔(TOV)。如果多個第二管芯不包括DTI結(jié)構(gòu)，則該方法包括利用沉積的氧化物鈍化多個通孔的側(cè)壁，作為形成多個TOV的一部分。多個第一管芯各自包括將光子轉(zhuǎn)變成電子的多個探測器。多個第二管芯各自包括多個晶體管、無源電子部件或者晶體管和無源電子部件兩者。多個第三管芯各自包括模擬電路、邏輯電路中的一者，以及模擬電路和邏輯電路。

在實(shí)施中，多個TOV將多個第一管芯與多個第三管芯電耦接。

在實(shí)施中，多個TOV將多個第二管芯與多個第三管芯電耦接。

在實(shí)施中，該方法可包括在多個第一管芯中的每個的適于將光子轉(zhuǎn)變成電子的多個探測器的表面上形成多個微透鏡。

在實(shí)施中，制造圖像傳感器的方法包括將包括多個第一管芯的第一晶片與包括多個第二管芯的第二晶片混合接合，以及減薄第二晶片。該方法包括將第二晶片與包括多個第三管芯的第三晶片混合接合以及將多個短截線暴露或形成多個直通硅通孔(TSV)。多個第一管芯各自包括適于將光子轉(zhuǎn)變成電子的多個探測器。多個第二管芯各自包括多個晶體管、無源 電子部件或者晶體管和無源電子部件兩者。多個第三管芯各自包括模擬電路、邏輯電路或者模擬電路和邏輯電路。

在實(shí)施中，多個第二管芯與多個第三管芯電耦接。

在上述描述援引管芯堆疊圖像傳感器的特定實(shí)施以及實(shí)施部件、子部件、方法和子方法的地方，應(yīng)當(dāng)易于顯而易見的是，在不脫離其精神的前提下可進(jìn)行多種修改，并且這些實(shí)施、實(shí)施部件、子部件、方法和子方法可應(yīng)用于其他管芯堆疊圖像傳感器。