本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及高壓半導(dǎo)體器件。

背景技術(shù)：

高壓或超高壓金屬氧化物半導(dǎo)體(MOS)晶體管器件廣泛用于各種應(yīng)用。超高壓金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)通常被制造具用共面的漏極和源極區(qū)域。通常，超高壓MOS晶體管器件可以耐受數(shù)百伏(諸如300V或以上)的漏極電壓。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括：晶體管(包括源極區(qū)域；和漏極區(qū)域)；隔離組件，圍繞所述源極區(qū)域；導(dǎo)電層，被配置為用于所述漏極區(qū)域的互連；以及導(dǎo)電組件，介于所述導(dǎo)電層與所述隔離組件之間，被配置為為了所述隔離組件而屏蔽所述隔離組件上方的電場。

優(yōu)選地，所述導(dǎo)電組件設(shè)置在所述隔離組件上。

優(yōu)選地，所述導(dǎo)電組件覆蓋整個所述隔離組件。

優(yōu)選地，所述導(dǎo)電組件覆蓋所述隔離組件的一部分。

優(yōu)選地，所述導(dǎo)電組件延伸至所述源極區(qū)域上。

優(yōu)選地，所述導(dǎo)電組件被配置為被電壓電平偏置。

優(yōu)選地，所述導(dǎo)電組件延伸至所述隔離組件上方。

優(yōu)選地，所述導(dǎo)電組件被配置為被電壓電平偏置。

優(yōu)選地，所述導(dǎo)電組件包括選自多晶硅和金屬中的一種的材料。

根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括：晶體管，包括：源極區(qū)域，位于第二阱區(qū)內(nèi)的第一阱區(qū)中；和漏極區(qū)域，位于所述第二阱區(qū)中；隔離組件，圍繞所述源極區(qū)域；以及導(dǎo)電組件，被配置為有助于電荷在所述第二阱區(qū)中的累積，其中，所述電荷具有與所述第二阱區(qū)的多數(shù)載流子相同的電類型。

優(yōu)選地，所述導(dǎo)電組件被配置為被電壓電平偏置。

優(yōu)選地，所述導(dǎo)電組件設(shè)置在所述隔離組件上。

優(yōu)選地，所述導(dǎo)電組件覆蓋整個所述隔離組件。

優(yōu)選地，所述導(dǎo)電組件覆蓋所述隔離組件的一部分。

優(yōu)選地，所述導(dǎo)電組件延伸至所述源極區(qū)域上。

優(yōu)選地，所述導(dǎo)電組件耦合至所述源極區(qū)域。

優(yōu)選地，該半導(dǎo)體器件還包括：第二導(dǎo)電組件，位于所述隔離組件上。

根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括：NMOS晶體管(包括源極區(qū)域，位于n阱內(nèi)的p阱中；和漏極區(qū)域，位于所述n阱中)；隔離組件，圍繞所述源極區(qū)域；導(dǎo)電組件，被配置為有助于負(fù)電荷在所述n阱中的累積，其中，所述負(fù)電荷具有與所述n阱的多數(shù)載流子相同的電類型；以及第二導(dǎo)電組件，被配置為有助于所述負(fù)電荷在所述n阱中的的累積。

優(yōu)選地，所述第一導(dǎo)電組件延伸至所述隔離組件上方并且通過接觸件耦合至所述源極。優(yōu)選地，所述第二導(dǎo)電組件設(shè)置在所述隔離組件上并且被配置為被電壓電平偏置。

附圖說明

當(dāng)結(jié)合附圖進行閱讀時，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的布局頂視圖。

圖1B是根據(jù)本發(fā)明的一些實施例的沿著線A-A’截取的圖1A所示的半導(dǎo)體器件的截面圖。

圖2是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖3是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖4是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體結(jié)構(gòu)的示圖。

圖5A是根據(jù)本發(fā)明的一些實施例的示出了根據(jù)本發(fā)明的晶體管的以及現(xiàn)有晶體管的源極浮置能力的示圖。

圖5B是根據(jù)本發(fā)明的一些實施例的示出了根據(jù)本發(fā)明的晶體管的以及現(xiàn)有晶體管的源極浮置能力的示圖。

圖6A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的布局頂視圖。

圖6B是根據(jù)本發(fā)明的一些實施例的沿著線A-B截取的圖6A所示的半導(dǎo)體器件的截面圖。

圖7是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖8是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖9是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖10是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的示圖。

圖11A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件的布局頂視圖。

圖11B是根據(jù)本發(fā)明的一些實施例的沿著線A-B截取的圖11A所示的半導(dǎo)體器件的截面圖。

具體實施方式

以下公開內(nèi)容提供了多種不同實施例或?qū)嵗?，以實現(xiàn)本發(fā)明的不同特征。以下將描述組件和布置的具體實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。而且，本發(fā)明在各個實例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關(guān)系。

圖1A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件1的布局頂視圖。參考圖1A，半導(dǎo)體器件1包括晶體管M，該晶體管包括漏極區(qū)域12、柵極16和源極區(qū)域14。在本實施例中，漏極區(qū)域12呈現(xiàn)圓形，而源極區(qū)域14和柵極16呈現(xiàn)環(huán)形。此外，漏極區(qū)域12被柵極16圍繞，而柵極轉(zhuǎn)而又被源極區(qū)域14圍繞。此外，源極區(qū)域14被隔離組件18圍繞。隔離組件18被配置為隔絕源極區(qū)域14與諸如另一晶體管的另一電子組件之間的電通信。

柵極16耦合至用于互連的第一導(dǎo)電層M1，源極區(qū)域14耦合至用于互連的第二導(dǎo)電層M2，以及漏極區(qū)域12耦合至用于互連的第二導(dǎo)電層M2。此外，提供包括收集區(qū)域(pickup region)D、S和G并且與晶體管M分離的連接區(qū)7以分別利于漏極區(qū)域12、源極區(qū)域14和柵極16的互連。

第一導(dǎo)電層M1的一部分在環(huán)形柵極16上方呈現(xiàn)不連續(xù)的環(huán)形。此外，第二導(dǎo)電層M2的一部分在漏極區(qū)域12與連接區(qū)7之間的AA'方向上延伸。應(yīng)該注意，如果第二導(dǎo)電層M2與第一導(dǎo)電層M1在不連續(xù)部分處重疊，那么將在第二導(dǎo)電層M2與第一導(dǎo)電層M1之間出現(xiàn)不期望的耦合效應(yīng)。為了避免該問題，在第二導(dǎo)電層M2與第一導(dǎo)電層M1重疊的地方，去除第一導(dǎo)電層M1。

在晶體管M工作期間，電流可以流經(jīng)第二導(dǎo)電層M2，并且建立相對較強的電場，這可以導(dǎo)致源極區(qū)域14的電壓電平的劣化。為了緩解或消除該劣化，將導(dǎo)電組件19設(shè)置在隔離組件18上或上方，這將參考圖1B給出詳細(xì)描述。

在實施例中，晶體管M包括金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。在另一實施例中，晶體管M包括能夠在700V或以上的電壓下工作的高壓MOSFET?？蛇x地，晶體管M包括雙極結(jié)型晶體管(BJT)、互補MOS(CMOS)晶體管等。此外，晶體管M可以用于功率器件，諸如功率二極管或晶閘管。在實施例中，隔離組件18包括淺溝槽隔離(STI)結(jié)構(gòu)。在另一實施例中，隔離組件18包括硅的局部氧化物(LOCOS)結(jié)構(gòu)。在又一實施例中，隔離組件18包括場氧化物(FOX)結(jié)構(gòu)。

圖1B是根據(jù)本發(fā)明的一些實施例的沿著線A-A’截取的圖1A所示的半導(dǎo)體器件1的截面圖。參考圖1B，除了晶體管M、隔離組件18以及導(dǎo)電組件19之外，半導(dǎo)體器件1還包括襯底10以及阱區(qū)11和13。

晶體管M的漏極區(qū)域12形成在襯底10的阱區(qū)11中。此外，晶體管M的源極區(qū)域14形成阱區(qū)11內(nèi)的阱區(qū)13中。此外，晶體管M的柵極16設(shè)置在阱區(qū)11上方并且延伸在隔離組件17上。溝道區(qū)域15被限定在柵極16下面且位于阱區(qū)11中的漏極區(qū)域12與源極區(qū)域14之間。阱區(qū)13的摻雜劑類型與阱區(qū)11的摻雜劑類型相反。例如，當(dāng)阱區(qū)13是p型時，阱區(qū)11為n型?？蛇x地，當(dāng)阱區(qū)13是n型時，阱區(qū)11為p型。在一些實施例中，阱區(qū)11是高壓n阱。與隔離組件18類似，隔離組件17可以包括STI、LOCOS和FOX結(jié)構(gòu)中的一個。

漏極區(qū)域12通過接觸件121、第一導(dǎo)電層M1、通孔123和第二導(dǎo)電層M2耦合至圖1A中所示的連接區(qū)7。隔離組件17限定漏極區(qū)域12的長度。

在一些實施例中，襯底10包括硅鍺、砷化鎵、碳化硅或其他合適的半導(dǎo)體材料。在一些實施例中，襯底10還包括諸如P阱和N阱(未示出)的摻雜區(qū)域。在其他一些實施例中，襯底10還包括諸如掩埋層或外延層的其他部件。此外，在一些實施例中，襯底10是諸如絕緣體上硅(SOI)的絕緣體上半導(dǎo)體。在其他實施例中，半導(dǎo)體襯底10包括摻雜的外延層、梯度半導(dǎo)體層，或者還包括覆蓋另一不同類型的半導(dǎo)體層的半導(dǎo)體層，諸如，硅鍺層上的硅層。在其他一些實例中，化合物半導(dǎo)體襯底包括多層硅結(jié)構(gòu)，或者硅襯底可以包括多層化合物半導(dǎo)體結(jié)構(gòu)。在一些實施例中，襯底10可以包括其他元素半導(dǎo)體，諸如鍺和金剛石。在一些實施例中，襯底10包括諸如碳化硅、砷化鎵、砷化銦或磷化銦的化合物半導(dǎo)體。

此外，襯底10摻雜有p型摻雜劑，并且漏極區(qū)域12和源極區(qū)域14摻雜有n型摻雜劑。這樣，襯底10、漏極區(qū)域12和源極區(qū)域14限定n型半導(dǎo)體器件，諸如n溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)?？蛇x地，例如，襯底10摻雜有n型摻雜劑，并且漏極區(qū)域12和源極區(qū)域14摻雜有p型摻雜劑。這樣，襯底10、漏極區(qū)域12和源極區(qū)域14限定p型半導(dǎo)體器件，諸如p溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。

應(yīng)該注意，取決于施加至它們的電壓，漏極區(qū)域和源極區(qū)域可以互換。在n型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS)中，漏極接收第一電壓，源極接收比第一電壓低的第二電壓。在p型金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOS)中，漏極接收第一電壓，源極接收比第一電壓高的第二電壓。

設(shè)置在隔離組件18上的導(dǎo)電組件19被配置為緩解由第二導(dǎo)電層M2建立的電場對隔離組件18的影響。具體地，例如，當(dāng)晶體管M使能時，響應(yīng)于脈沖信號，電流可以從漏極區(qū)域12流至第二導(dǎo)電層M2。因此，第二導(dǎo)電層M2中的電子建立電場，這影響晶體管M，尤其是隔離組件18的電特性。通過將導(dǎo)電組件19設(shè)置在第二導(dǎo)電層M2與隔離組件18之間，導(dǎo)電組件19為了隔離組件18而屏蔽電場。有效地，減弱或甚至消除了電場對隔離組件18的影響。

下文將通過沒有這種導(dǎo)電組件19的現(xiàn)有方法和晶體管M之間的比較的方式來討論導(dǎo)電組件19的優(yōu)勢。在不具有諸如導(dǎo)電組件19的保護層(或阻擋層)的現(xiàn)有晶體管中，由諸如第二導(dǎo)電層M2的互連結(jié)構(gòu)建立的電場將不利地影響鄰近于晶體管的源極區(qū)域設(shè)置的隔離組件，諸如隔離組件18。因此，很有可能在源極區(qū)域處出現(xiàn)電壓電平的嚴(yán)重劣化。

作為現(xiàn)有晶體管的實例，假設(shè)半導(dǎo)體器件1不具有導(dǎo)電組件19。假設(shè)襯底10為p型襯底，阱區(qū)11為n阱，阱區(qū)13為p阱。由于由超高壓，電場很強，所以n阱11中的負(fù)電荷通過電場被加速，并且由于量子力學(xué)直接隧穿或福勒諾德海姆隧穿n阱11中的負(fù)電荷從n阱11注入至隔離組件1并且在隔離組件18中被捕獲。隔離組件18中捕獲的負(fù)電荷耗盡隔離組件18附近的n阱11，導(dǎo)致n阱11中出現(xiàn)正電荷。因此，隔離組件18下面的n阱11中出現(xiàn)擊穿(punch through)，如泄漏電流路徑PA所指示，導(dǎo)致從p阱13開始經(jīng)過隔離組件18下面的n阱11直至襯底10的漏電流。結(jié)果，當(dāng)使能晶體管M時，源極區(qū)域14處的電壓電平降低(即，劣化)。

在圖1B中，假設(shè)襯底10為p型襯底，阱區(qū)11為n阱，阱區(qū)13為p阱，由于屏蔽了電場，所以在晶體管M的工作期間，當(dāng)施加相對較高的電壓時，未通過電場加速n阱11中的負(fù)電荷，因此，負(fù)電荷未從n阱11注入至隔離組件18。負(fù)電荷仍保留在n阱11中。因此，隔離組件18下面的n阱11中未出現(xiàn)耗盡，并且隔離組件18下面的n阱11未出現(xiàn)擊穿。有效地，從p阱13至襯底10的這種泄露電流路徑PA不存在。結(jié)果，當(dāng)使能晶體管M時，源極區(qū)域14處的電壓電平可以基本維持不變，因此，未出現(xiàn)劣化。

在本實施例中，導(dǎo)電組件19設(shè)置在整個隔離組件18上。即，導(dǎo)電組件19覆蓋近100％的隔離組件18。在另一實施例中，導(dǎo)電組件19覆蓋隔離組件18的一部分。例如，導(dǎo)電組件19可以覆蓋近20％的隔離組件18。可選地，導(dǎo)電組件19可以覆蓋近50％的隔離組件18。覆蓋面積越大，所實現(xiàn)的抗劣化性能越好。因此，覆蓋整個隔離組件18的導(dǎo)電組件19比覆蓋20％的隔離組件18的導(dǎo)電組件具有更好的性能。在一些實施例中，延伸導(dǎo)電組件19以覆蓋源極區(qū)域14中鄰近于隔離組件18的一部分。

圖2是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件2的示圖。參考圖2，例如，除了半導(dǎo)體器件2包括電壓源27之外，半導(dǎo)體器件2與參考圖1B所述和所示的半導(dǎo)體器件1類似。

電壓源27被配置為向?qū)щ娊M件19提供電壓Vs。由于用作屏蔽組件的導(dǎo)電組件19的電壓電平為Vs，所以增強了晶體管M的源極浮置能力(SFC)，這將會在下文討論。源極浮置能力指晶體管的源極端可以浮置的電壓電平。晶體管的源極端處的電壓電平越高，源極浮置能力越好。

假設(shè)襯底10為p型襯底，阱區(qū)11為n阱，阱區(qū)13為p阱，n阱11中的多數(shù)載流子為電子，而p阱13中的多數(shù)載流子為空穴。當(dāng)電壓Vs施加至導(dǎo)電組件19時，導(dǎo)電組件19誘導(dǎo)負(fù)電荷從參考地GND穿過襯底10直至n阱11。負(fù)電荷在n阱11中累積。具體地，升壓至電壓電平Vs的導(dǎo)電組件19有助于負(fù)電荷在n阱11的鄰近于p阱13的部分累積。負(fù)電荷具有與n阱11中的多數(shù)載流子相同的電類型。因此，在導(dǎo)電組件19偏置條件下的n阱11中的負(fù)型電荷的數(shù)量大于在導(dǎo)電組件19浮置條件下的數(shù)量。累積的負(fù)型電荷有助于阻擋泄漏電流路徑PA。有效地，增強了源極浮置能力。

增強的源極浮置能力使得晶體管M的源極能夠在更高的電壓電平下工作并且使晶體管M更具有功率效率。具體地，當(dāng)未使能晶體管M時，處于更高電平的晶體管M的源極電壓導(dǎo)致晶體管M的柵極-源極電壓(VGS)相應(yīng)地降低。結(jié)果，減少或甚至消除了來自未使能的晶體管M的泄漏電流，并且晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。半導(dǎo)體器件2不僅防止了晶體管M的源極區(qū)域14處的電壓電平的劣化，而且增強了源極浮置能力。

在一些現(xiàn)有的功率器件中，超高壓NMOS晶體管用作開關(guān)以將功率器件選擇性地連接至超高供電電壓，諸如600伏(V)或甚至800V。超高壓NMOS晶體管的漏極端通常將接收超高供電電壓，因此被設(shè)計為承受超高供電電壓。因此，本領(lǐng)域普通技術(shù)人員將關(guān)注漏極端的電特性的設(shè)計，而可以忽略超高壓NMOS晶體管的源極端。因此，現(xiàn)有的超高壓NMOS晶體管的源極浮置能力不盡如人意或相對較差。結(jié)果，現(xiàn)有的超高壓NMOS晶體管具有漏電流流經(jīng)其中的泄漏電流路徑，諸如先前所討論的泄漏電流路徑PA，因此導(dǎo)致在某些操作條件下的功率損耗。

圖3是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件3的示圖。參考圖3，例如，除了半導(dǎo)體器件3利用導(dǎo)電組件41來代替導(dǎo)電組件19之外，半導(dǎo)體器件3與參考圖1B所述和所示的半導(dǎo)體器件1類似。

與設(shè)置在隔離組件18上的導(dǎo)電組件19不同，導(dǎo)電組件41設(shè)置在隔離組件18上方。導(dǎo)電組件41被配置為緩解由第二導(dǎo)電層M2建立的電場對隔離組件18的影響。與圖1B的實施例中的理由類似，通過設(shè)置在第二導(dǎo)電層M與隔離組件18之間的導(dǎo)電組件41，利用導(dǎo)電組件41來為隔離組件18屏蔽電場。有效地，減弱或甚至消除了電場對隔離組件18的影響。結(jié)果，緩解或甚至消除了源極區(qū)域14處的電壓電平的劣化。

此外，在一些實施例中，延伸導(dǎo)電組件41以覆蓋源極區(qū)域14的鄰近于隔離組件18的一部分。有效地，可以避免不期望的效應(yīng)，諸如由可包括LOCOS或FOX結(jié)構(gòu)的隔離組件18的邊緣處的鳥嘴效應(yīng)(bird’s beak)導(dǎo)致的尖端放電。

圖4是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件4的示圖。參考圖4，例如，除了半導(dǎo)體器件4還包括電壓源27之外，半導(dǎo)體器件4與參考圖3所述和所示的半導(dǎo)體器件3類似。

電壓源27被配置為向?qū)щ娊M件41提供電壓Vs。升壓至電壓Vs的導(dǎo)電組件41有助于阱區(qū)11中的電荷的累積。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，減少或甚至消除了未使能的晶體管M中的泄漏電流，因此晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。因此，半導(dǎo)體器件4不僅防止了晶體管M的源極區(qū)域14處的電壓電平的劣化，而且增強了源極浮置能力。

圖5A是根據(jù)本發(fā)明的一些實施例的示出了晶體管M的以及現(xiàn)有晶體管的源極浮置能力的示圖。參考圖5A，橫軸表示以伏為單位的源極電壓(Vs)，縱軸表示以安陪(A)為單位的泄漏電流(Is)。曲線P表示現(xiàn)有晶體管的性能，而曲線Q表示如圖2所示的晶體管M的性能。在現(xiàn)有的晶體管中，電場直接影響靠近現(xiàn)有晶體管的源極區(qū)域的隔離組件，并且電場沒有被保護層削弱，同時隔離組件未被電壓偏置。

如曲線P所示，現(xiàn)有晶體管的泄漏電流Is直到現(xiàn)有晶體管的源極電壓達到21V時才顯著增加。結(jié)果，現(xiàn)有晶體管的源極浮置能力被確定為接近21V。比較可知，如曲線Q所示，晶體管M的泄漏電流Is直到晶體管M的源極電壓Vs達到54V時才顯著增加。結(jié)果，晶體管M的源極浮置能力被確定為接近54V，這近似為21V的2.5倍。明顯地，晶體管M的源極浮置能力優(yōu)于現(xiàn)有晶體管的源極浮置能力。因此，與以上所述相同的理由，晶體管M能夠增強SFC并且不具有由泄漏電流導(dǎo)致的寄生功率損耗。

圖5B是根據(jù)本發(fā)明的一些實施例的示出了晶體管M的以及現(xiàn)有晶體管的源極浮置能力的示圖。曲線P'表示現(xiàn)有晶體管的性能，而曲線Q表示如圖2所示的晶體管M的性能。使能現(xiàn)有晶體管和晶體管M。如曲線P'所示，在使能現(xiàn)有晶體管之后，現(xiàn)有晶體管的源極浮置能力從約21V迅速下降至約6V。這種現(xiàn)象稱為“劣化”。相反地，如曲線Q'所示，晶體管M的源極浮置能力保持在約54V而沒有劣化。因此，晶體管M能夠緩解劣化問題并且增強SFC。

圖6A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件6的布局頂視圖。參考圖6A，例如，除了沒有將晶體管M的漏極區(qū)域12耦合至任何連接區(qū)7的第二導(dǎo)電層M2之外，半導(dǎo)體器件6與參考圖1A所述和所示的半導(dǎo)體器件1類似。第二導(dǎo)電層M2呈現(xiàn)環(huán)形。此外，第一導(dǎo)電層M1也呈現(xiàn)環(huán)形。此外，與圖1A所示的布局相比較，未去除第一導(dǎo)電層M1。

由于沒有第二導(dǎo)電層M2延伸越過隔離組件18，所以不會出現(xiàn)劣化問題。然而，如先前所述，當(dāng)將電壓施加至圍繞源極區(qū)域14的導(dǎo)電組件19時，仍可以增強晶體管M的源極浮置能力。在本實施例中，導(dǎo)電組件19是圍繞源極區(qū)域14的連續(xù)的環(huán)形。在另一實施例中，導(dǎo)電組件19是不連續(xù)的環(huán)形。

圖6B是根據(jù)本發(fā)明的一些實施例的沿著線A-B截取的圖6A所示的半導(dǎo)體器件6的截面圖。參考圖6B，例如，除了半導(dǎo)體器件6不具有在A-B方向上延伸越過隔離組件18的第二導(dǎo)電層M2之外，半導(dǎo)體器件6與參考圖2所述和所示的半導(dǎo)體器件2類似。

電壓源27被配置為向?qū)щ娊M件19提供電壓Vs。用作屏蔽組件并且升壓至電壓Vs的導(dǎo)電組件19有助于阱區(qū)11中的電荷的累積。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)未使能晶體管M時，減少或消除晶體管M中的泄漏電流。因此，晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

此外，導(dǎo)電組件19與介于源極區(qū)域14與導(dǎo)電層142(例如，第一導(dǎo)電層M1的一部分)之間的接觸件14的間隔距離為W1。附加地，在隔離組件18包括LOCOS或FOX結(jié)構(gòu)的情況下，導(dǎo)電組件19朝向接觸件141延伸。有效地，可以避免不期望的效應(yīng)，諸如由LOCOS或FOX結(jié)構(gòu)的邊緣處的鳥嘴效應(yīng)導(dǎo)致的尖端放電。

圖7是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件7的示圖。參考圖7，例如除了半導(dǎo)體器件7利用在隔離組件18上方延伸的導(dǎo)電組件19來代替設(shè)置在隔離組件18上的導(dǎo)電組件19之外，半導(dǎo)體器件7與參考圖6B所述和所示的半導(dǎo)體器件6類似。

電壓源27被配置為向?qū)щ娊M件91提供電壓Vs。用作屏蔽組件并且升壓至電壓Vs的導(dǎo)電組件91有助于阱區(qū)11中的電荷的累積。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)未使能晶體管M時，減少或消除晶體管M中的泄漏電流。因此，晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

圖8是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件8的示圖。參考圖8，例如除了導(dǎo)電層142延伸至隔離組件18上方之外，半導(dǎo)體器件8與參考圖6B所述和所示的半導(dǎo)體器件6類似。在工作中，當(dāng)使能晶體管M時，升壓至源極區(qū)域14的電壓電平的導(dǎo)電層142有助于阱區(qū)11中的電荷的累積。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)未使能晶體管M時，減少或消除晶體管M中的泄漏電流。因此，晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

圖9是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件9的示圖。參考圖9，例如除了半導(dǎo)體器件9包括介于導(dǎo)電組件19與延伸的導(dǎo)電層142之間的通孔102之外，半導(dǎo)體器件9與參考圖8所述和所示的半導(dǎo)體器件8類似。

導(dǎo)電組件19通過通孔102、導(dǎo)電層142和通孔141耦合至源極區(qū)域14。這樣，當(dāng)使能晶體管M時，升壓至源極區(qū)域14的電壓電平的導(dǎo)電層142有助于阱區(qū)11中的電荷的累積。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)未使能晶體管M時，減少或消除晶體管M中的泄漏電流。因此，晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

圖10是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件10的示圖。參考圖10，例如除了導(dǎo)電層142和導(dǎo)電組件19的布置之外，半導(dǎo)體器件10與參考圖6B所述和所示的半導(dǎo)體器件6類似。具體地，設(shè)置在隔離組件18上的導(dǎo)電組件19覆蓋隔離組件18的一部分，而導(dǎo)電層142延伸至隔離組件上方以與隔離組件18的另一部分重疊。在本實施例中，隔離組件18的一部分被導(dǎo)電組件19覆蓋，而隔離組件18的其他部分與延伸的導(dǎo)電層142重疊。

如圖6B和圖8的實施例中的討論，導(dǎo)電組件19和導(dǎo)電層142可以升壓至有助于阱區(qū)11中的電荷累積的電壓電平。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)晶體管M未使能時，減少或甚至消除了晶體管M中的泄漏電流，因此晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

圖11A是根據(jù)本發(fā)明的一些實施例的半導(dǎo)體器件11的布局頂視圖。參考圖11A，例如除了呈現(xiàn)環(huán)形的導(dǎo)電組件119替代了導(dǎo)電組件19，并且第一導(dǎo)電層M1將源極區(qū)域14電耦合至導(dǎo)電組件119之外，半導(dǎo)體器件11類似于參考圖1A所述和所示的半導(dǎo)體器件1，這將參考圖11B進行更詳細(xì)地描述和示出。

圖11B是根據(jù)本發(fā)明的一些實施例的沿著線A-B截取的圖11A所示的半導(dǎo)體器件11的截面圖。參考圖11B，例如除了第一導(dǎo)電層M1代替圖9中示出的導(dǎo)電層142之外，半導(dǎo)體器件11的截面圖與參考圖9所述和所示的半導(dǎo)體器件9的截面圖類似。

通過第一導(dǎo)電層M1，在與源極區(qū)域14相同的電壓電平下使導(dǎo)電組件119偏置。因此，增強了晶體管M的源極浮置能力(SFC)。與圖2的實施例中的理由類似，作為增強的源極浮置能力的結(jié)果，當(dāng)未使能晶體管M時，減少或消除晶體管M中的泄漏電流。因此，晶體管M不具有由泄漏電流導(dǎo)致的寄生功率損耗。

一些實施例具有下文中的特征和/或優(yōu)點的一個或組合。在一些實施例中，半導(dǎo)體器件包括晶體管、隔離組件和導(dǎo)電層。晶體管包括源極區(qū)域和漏極區(qū)域。隔離組件圍繞源極區(qū)域。導(dǎo)電層被配置為用于漏極區(qū)域的互連。導(dǎo)電組件介于導(dǎo)電層與隔離組件之間，被配置為為了隔離組件而屏蔽隔離組件上方的電場。

在一些實施例中，半導(dǎo)體器件包括晶體管、隔離組件和導(dǎo)電組件。晶體管包括第二阱區(qū)內(nèi)的第一阱區(qū)中的源極區(qū)域和第二阱區(qū)中的漏極區(qū)域。隔離組件圍繞源極區(qū)域。導(dǎo)電組件被配置為有助于電荷在第二阱區(qū)中的累積。電荷具有與第二阱區(qū)中的多數(shù)載流子相同的電類型。

在一些實施例中，半導(dǎo)體器件包括NMOS晶體管、第一導(dǎo)電組件和第二導(dǎo)電組件。NMOS晶體管包括n阱內(nèi)的p阱中源極區(qū)域和n阱中的漏極區(qū)域。隔離組件圍繞源極區(qū)域。第一導(dǎo)電組件被配置為有助于n阱中的負(fù)電荷的累積。負(fù)電荷具有與n阱中的多數(shù)載流子相同的電類型。第二導(dǎo)電組件被配置為有助于n阱中的負(fù)電荷的累積。

以上論述了若干實施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可以很容易地使用本公開作為基礎(chǔ)來設(shè)計或更改其他用于達到與這里所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。