薄膜晶體管陣列基板制造方法及薄膜晶體管陣列基板的制作方法
【專利摘要】本發(fā)明公開了一種薄膜晶體管陣列基板制造方法，包括在所述基板上形成多晶硅層，所述多晶硅層上沉積柵極絕緣層，所述柵極絕緣層上形成金屬氧化物層，所述金屬氧化物層上形成柵極金屬層，對所述柵極金屬層進行蝕刻以定義柵極，以所述柵極作為第二光罩蝕刻掉第二光罩范圍以外的所述金屬氧化物層，以所述柵極與剩余的所述金屬氧化物層作為第三光罩進行離子植入以分別形成輕摻雜漏極區(qū)于所述多晶硅層兩側(cè)，于所述柵極與所述柵極絕緣層上形成絕緣層，在絕緣層上形成金屬層，并于其上定義源極及漏極分別與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連。本發(fā)明還公開了一種具有上述制造方法制備而成的薄膜晶體管陣列基板。
【專利說明】薄膜晶體管陣列基板制造方法及薄膜晶體管陣列基板【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種陣列基板制造方法及陣列基板，特別是涉及一種低溫多晶硅薄膜晶體管陣列基板的制造方法及薄膜晶體管陣列基板。
【背景技術(shù)】
[0002]液晶顯示器(Liquid Crystal Display, LCD)由于具有體積小、重量輕、消耗功率低等優(yōu)點，而大量的應(yīng)用于各式電子產(chǎn)品中。為了實現(xiàn)高精細(xì)度的組件與像素排列，低溫多晶娃(Low Temperature Poly Silicon, LTPS)薄膜晶體管液晶顯示器成為研發(fā)的主流。
[0003]然而低溫多晶硅具有下述問題，現(xiàn)有標(biāo)準(zhǔn)低溫多晶硅薄膜晶體管(LTPS-TFT)的結(jié)構(gòu)在多晶硅層上會包含兩個作為源極與漏極之用的η型重?fù)诫s區(qū)，由于兩個η型摻雜區(qū)的摻雜濃度較高，且與柵電極導(dǎo)體間的間距甚小，導(dǎo)致漏極附近的電場太強，因而產(chǎn)生熱載流子效應(yīng)(hot carrier effect),使多晶娃薄膜晶體管在關(guān)閉狀態(tài)下會有漏電流(leakagecurrent)的問題產(chǎn)生。為解決這個問題，現(xiàn)有技術(shù)多采用輕摻雜漏極結(jié)構(gòu)(lightly dopeddrain, LDD)，用來降低漏極接觸處的電場進而減少漏電流。如圖1所示，一般低溫多晶硅薄膜晶體管的制程中，在形成自對準(zhǔn)(self-align)輕摻雜漏極結(jié)構(gòu)薄膜晶體管陣列基板的流程如下:1.在基板10上沉積緩沖層11和非晶硅層，并通過雷射回火(ELA)程序使之結(jié)晶化為多晶硅層12，通過光罩定義出多晶硅區(qū)。2.通過光罩定義出η型重?fù)诫s區(qū)13并通過離子植入程序植入離子，形成η型重?fù)诫s區(qū)13。3.借著低溫化學(xué)氣相沉積法(PECVD)沉積柵極絕緣層14。4.在柵極絕緣層14上沉積柵極15，通過光罩定義柵極區(qū)，并采用干式蝕刻法蝕刻掉其他區(qū)域的金屬。5.以柵極15為光罩進行離子植入程序(圖中箭頭處)，形成輕慘雜漏極區(qū)16。
[0004]由于采用干式刻蝕法蝕刻柵極金屬的同時會對柵極絕緣層產(chǎn)生一定的刻蝕導(dǎo)致柵極絕緣層流失，后續(xù)在進行離子植入程序以形成輕摻雜漏極區(qū)的時候，植入的能量和劑量上會產(chǎn)生不均勻，最終會使得通道上各個地方的電性產(chǎn)生差異，導(dǎo)致顯示器亮度不均或造成各種痕跡。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的在于提供一種薄膜晶體管陣列基板制造方法及薄膜晶體管陣列基板，避免在進行干刻蝕柵極的時候?qū)е聳艠O絕緣層流失，改進了柵極絕緣層厚度的均勻性，使得植入的輕摻雜漏極區(qū)的劑量保持一致。
[0006]為達(dá)上述技術(shù)目的，本發(fā)明提供一種薄膜晶體管陣列基板制造方法，其特征在于，所述制造方法包括以下步驟:
[0007]提供一基板；
[0008]在所述基板上形成一多晶硅層；
[0009]于所述多晶硅層中形成一漏極摻雜區(qū)及一源極摻雜區(qū)；
[0010]于所述多晶硅層上沉積一柵極絕緣層；[0011 ] 于所述柵極絕緣層上形成一金屬氧化物層；
[0012]于所述金屬氧化物層上形成一柵極金屬層；
[0013]使用一第一光罩對所述柵極金屬層進行蝕刻以定義一柵極；
[0014]以所述柵極作為一第二光罩蝕刻掉第二光罩范圍以外的所述金屬氧化物層；
[0015]以所述柵極與剩余的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區(qū)于所述多晶硅層兩側(cè)；
[0016]于所述柵極與所述柵極絕緣層上形成一絕緣層，分別定義所述多晶硅層的源極摻雜區(qū)和漏極摻雜區(qū)上方的一過孔；
[0017]于所述絕緣層上沉積一金屬層，并定義一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連。
[0018]依據(jù)本發(fā)明制法，在所述基板上形成所述多晶硅層之前更可包括形成一緩沖層的步驟。
[0019]依據(jù)本發(fā)明制法，形成所述漏極摻雜區(qū)及所述源極摻雜區(qū)為以磷離子植入于所述
多晶娃層。
[0020]依據(jù)本發(fā)明制法，對所述柵極金屬層進行蝕刻為采用一干蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，對所述金屬氧化物層進行蝕刻為采用一濕蝕刻程序并以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
[0021]依據(jù)本發(fā)明制法，所述柵極絕緣層為一氧化硅(SiO2)層、一氮化硅(SiNx)層或為兩者層迭結(jié)構(gòu)。
[0022]依據(jù)本發(fā)明制法，所述金屬氧化物層的材質(zhì)為氧化銦錫(ITO)。
[0023]依據(jù)本發(fā)明制法，所述金屬氧化物層與所述柵極間的尺寸偏差小于0.3um。
[0024]依據(jù)本發(fā)明制法，所述薄膜晶體管陣列基板適用于有機發(fā)光二極管(OrganicLight-Emitting Diode, 0LED)顯不器。
[0025]另一方面，為達(dá)上述技術(shù)目的，本發(fā)明提供一種薄膜晶體管陣列基板，包括:
[0026]一基板，所述基板上具有一多晶硅層，所述多晶硅層上具有一柵極絕緣層，所述柵極絕緣層上具有一柵極，所述多晶硅層具一漏極摻雜區(qū)及一源極摻雜區(qū)，所述多晶硅層兩側(cè)各具有一輕摻雜漏極區(qū)，所述柵極與所述柵極絕緣層上具一絕緣層，分別于所述多晶硅層的源極摻雜區(qū)和漏極摻雜區(qū)上方形成一過孔，于所述絕緣層上沉積一金屬層，所述金屬層具一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連，其特征在于，所述柵極與柵極絕緣層間具一金屬氧化物層，所述柵極與所述金屬氧化物層覆蓋范圍相同且并未覆蓋所述輕摻雜漏極區(qū)。
[0027]依據(jù)本發(fā)明薄膜晶體管陣列基板，所述基板與所述多晶硅層間更可包括一緩沖層。
[0028]依據(jù)本發(fā)明薄膜晶體管陣列基板，所述金屬氧化物層的材質(zhì)為氧化銦錫(ITO)。
[0029]依據(jù)本發(fā)明薄膜晶體管陣列基板，所述金屬氧化物層與所述柵極間的尺寸偏差小于 0.3umο
【專利附圖】

【附圖說明】
[0030]圖1為現(xiàn)有低溫多晶硅薄膜晶體管的制程與結(jié)構(gòu)示意圖；[0031]圖2為依據(jù)本發(fā)明的一優(yōu)選實施例的薄膜晶體管陣列基板制造方法的流程示意圖；以及
[0032]圖3至圖9為依據(jù)本發(fā)明的一優(yōu)選實施例的薄膜晶體管陣列基板的制程與結(jié)構(gòu)示意圖。
【具體實施方式】
[0033]有關(guān)本發(fā)明的技術(shù)內(nèi)容及詳細(xì)說明，現(xiàn)配合【專利附圖】

【附圖說明】如下:
[0034]請參閱圖2，為一種依據(jù)本發(fā)明的優(yōu)選實施例的薄膜晶體管陣列基板制造方法，其特征在于，所述制造方法包括以下步驟:提供一基板，所述基板可以使用玻璃、石英、或者類似的透明絕緣材質(zhì)。
[0035]在所述基板上形成一多晶硅層，其中所述多晶硅層由一非晶硅層形成于基板上，并對非晶硅層進行雷射回火(ELA)程序，使得非晶硅轉(zhuǎn)為多晶硅，以做為薄膜晶體管之通道區(qū)域使用，后續(xù)通過光罩處理與蝕刻處理定義出至少一多晶硅區(qū)(未圖示)。于本發(fā)明不同實施例中，在所述基板上形成所述多晶硅層之前更可包括形成一緩沖層的步驟。
[0036]接著涂布光阻于所述多晶硅層上，并對基板施以背面曝光程序，以定義一光阻圖案于多晶硅層上，再以光阻圖案為光罩，對基板采用離子植入，以η型薄膜晶體管而言，選擇如磷、砷等五價的雜質(zhì)離子進行離子植入(ion implantation);以口型薄膜晶體管而言，選擇如硼、鎵等三價的雜質(zhì)離子進行離子植入，藉此于所述多晶硅層中形成一漏極摻雜區(qū)及一源極摻雜區(qū)。于本實施例中，于所述多晶硅層的多晶硅區(qū)植入磷離子，用以形成所述漏極摻雜區(qū)及所述源極摻雜區(qū)，所述漏極摻雜區(qū)及所述源極摻雜區(qū)分別形成于所述多晶硅層兩側(cè)。
[0037]后藉由低溫化學(xué)氣相沉積法(PECVD)于所述多晶硅層上沉積一柵極絕緣層，于本實施例中，所述柵極絕緣層為一氧化硅(SiO2)層、一氮化硅(SiNx)層或為兩者層迭結(jié)構(gòu)，但不以此為限。
[0038]后于所述柵極絕緣層上形成一金屬氧化物層，優(yōu)選地，所述金屬氧化物層的材質(zhì)為氧化銦錫(ITO)，但不以此為限。
[0039]緊接于所述金屬氧化物層上形成一柵極金屬層，使用一第一光罩定義出一柵極區(qū)(未圖示)，對所述柵極金屬層進行一蝕刻程序以定義一柵極，于本實施例中，對所述柵極金屬層進行蝕刻為采用一干蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，采用干蝕刻程序主要是因為在每英吋脈沖數(shù)(PPi)高的情況下，干蝕刻程序的關(guān)鍵尺寸(Critical Dimension,⑶)誤差會比濕蝕刻程序的誤差為小。
[0040]接著，以所述柵極作為一第二光罩蝕刻掉第二光罩范圍以外的所述金屬氧化物層，于本實施例中，對所述金屬氧化物層進行蝕刻為采用一濕蝕刻程序，并以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
[0041]后以所述柵極與剩余的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區(qū)于所述多晶硅層兩側(cè)，剩余的所述金屬氧化物層位于所述柵極與所述柵極絕緣層間，并且，剩余的所述金屬氧化物層與所述柵極具有相同覆蓋范圍。即所述離子植入是以所述柵極與剩余的所述金屬氧化物層作為第三光罩，因此，所述柵極與剩余的所述金屬氧化物層覆蓋的范圍并不會與所述輕摻雜漏極區(qū)有所重迭，且所述輕摻雜漏極區(qū)在剩余的所述金屬氧化物層及所述柵極覆蓋范圍之外，所述輕摻雜漏極區(qū)分別與所述漏極摻雜區(qū)及所述源極摻雜區(qū)鄰接。如此還可達(dá)到自對準(zhǔn)(self-align)的效果，并可控制以所述柵極與剩余的所述金屬氧化物層為第三光罩發(fā)生的偏移(shift)小于0.3um，避免造成關(guān)鍵尺寸(Critical Dimension, CD)的誤差,亦不會影響到柵極的線寬。
[0042]后于所述柵極與所述柵極絕緣層上形成絕緣層，在絕緣層上形成一金屬層且所述金屬層具一源極及一漏極，絕緣層通過光罩分別在源極與漏極開有過孔，分別定義所述多晶硅層的源極摻雜區(qū)和漏極摻雜區(qū)與所述過孔對應(yīng)，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連。
[0043]此外，請參閱圖3至圖9，本發(fā)明提供一種薄膜晶體管陣列基板，包括:一基板20，所述基板20上具有一多晶硅層22，所述多晶硅層22上具有一柵極絕緣層23，所述柵極絕緣層23上具有一柵極24，所述多晶硅層22具一漏極摻雜區(qū)221及一源極摻雜區(qū)222，所述多晶硅層22兩側(cè)各具有一輕摻雜漏極區(qū)30，所述輕摻雜漏極區(qū)30分別鄰接于所述漏極摻雜區(qū)221與所述源極摻雜區(qū)222，所述柵極24與所述柵極絕緣層23上具絕緣層25，所述絕緣層25分別對應(yīng)所述多晶硅層22的源極摻雜區(qū)222和漏極摻雜區(qū)221上方設(shè)有過孔27，在絕緣層25上形成一金屬層28，且所述金屬層28具一源極281及一漏極282，其分別通過過孔27與多晶硅層22的源極摻雜區(qū)222和漏極摻雜區(qū)221相連，其特征在于，所述柵極24與柵極絕緣層23間具一金屬氧化物層26，所述柵極24與所述金屬氧化物層25覆蓋范圍相同且并未覆蓋所述輕摻雜漏極區(qū)23。
[0044]優(yōu)選地，本實施例的薄膜晶體管陣列基板采用柵極24與金屬氧化物層26共同作為光罩以對輕摻雜漏極區(qū)30進行離子植入(圖7箭頭所示)，故如圖7所示，由垂直方向觀察，柵極24與金屬氧化物層26和輕摻雜漏極區(qū)30是切齊對齊的，柵極24與金屬氧化物層26覆蓋范圍并不會與輕摻雜漏極區(qū)30有所交集。
[0045]優(yōu)選地，所述金屬氧化物層26的材質(zhì)為氧化銦錫(ITO)，且所述金屬氧化物層26與所述柵極24間的尺寸偏差小于0.3um，且所述薄膜晶體管陣列基板適用于有機發(fā)光二極管(Organic Light-Emitting Diode, 0LED)顯不器。
[0046]于本發(fā)明不同實施例中，所述基板20與所述多晶硅層22間更可包括一緩沖層21。
[0047]綜上所述，本發(fā)明提供一種薄膜晶體管陣列基板制造方法及薄膜晶體管陣列基板，通過在柵極下方設(shè)置金屬氧化物層的方式，通過金屬氧化物層來抵擋對柵極進行干式蝕刻程序過程中造成對于柵極絕緣層的刻蝕，進而提高的柵極絕緣層的均勻性，且所述柵極與所述金屬氧化物層間的尺寸偏差可控制在小于0.3um，避免在對柵極進行干式蝕刻程序的時候產(chǎn)生柵極絕緣層流失，使得形成所述輕摻雜漏極區(qū)時離子植入的深度和劑量保持很好的均勻性，確保植入后的輕摻雜漏極區(qū)的劑量保持一致。如此將可避免植入輕摻雜漏極區(qū)的離子的能量和劑量上會產(chǎn)生不均勻，最終會使得通道上各個地方的電性產(chǎn)生差異，導(dǎo)致顯示器亮度不均或造成各種痕跡的缺失。
[0048]雖然本發(fā)明已以優(yōu)選實施例公開如上，但上述優(yōu)選實施例并非用以限定本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護范圍以權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種薄膜晶體管陣列基板制造方法，其特征在于，所述制造方法包括以下步驟: 提供一基板； 于所述基板上形成一多晶娃層； 于所述多晶硅層中形成一漏極摻雜區(qū)及一源極摻雜區(qū)； 于所述多晶硅層上沉積一柵極絕緣層； 于所述柵極絕緣層上形成一金屬氧化物層； 于所述金屬氧化物層上形成一柵極金屬層； 使用一第一光罩對所述柵極金屬層進行蝕刻以定義一柵極； 以所述柵極作為一第二光罩蝕刻掉所述第二光罩范圍以外的所述金屬氧化物層；以所述柵極與剩余的所述金屬氧化物層作為一第三光罩進行一離子植入以分別形成輕摻雜漏極區(qū)于所述多晶硅層兩側(cè)； 于所述柵極 與所述柵極絕緣層上形成絕緣層，分別定義所述多晶硅層的源極摻雜區(qū)和漏極摻雜區(qū)上方的一過孔； 于所述絕緣層上沉積一金屬層，并定義一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，在所述基板上形成所述多晶硅層之前更可包括形成一緩沖層的步驟。
3.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，形成所述漏極摻雜區(qū)及所述源極摻雜區(qū)為以磷離子植入于所述多晶硅層形成。
4.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，對所述柵極金屬層進行蝕刻為采用一干蝕刻程序以蝕刻掉所述第一光罩以外的柵極金屬層以形成所述柵極，對所述金屬氧化物層進行蝕刻為采用一濕蝕刻程序并以所述柵極作為第二光罩蝕刻掉所述第二光罩以外的金屬氧化物層。
5.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，所述柵極絕緣層為一氧化娃層、一氮化娃層或為兩者層迭結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，所述金屬氧化物層的材質(zhì)為氧化銦錫。
7.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，所述金屬氧化物層與所述柵極間的尺寸偏差小于0.3um。
8.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列基板制造方法，其特征在于，所述薄膜晶體管陣列基板適用于有機發(fā)光二極管顯示器。
9.一種薄膜晶體管陣列基板，包括: 一基板，所述基板上具有一多晶硅層，所述多晶硅層上具有一柵極絕緣層，所述柵極絕緣層上具有一柵極，所述多晶硅層具一漏極摻雜區(qū)及一源極摻雜區(qū)，所述多晶硅層兩側(cè)各具有一輕摻雜漏極區(qū)，所述柵極與所述柵極絕緣層上具一絕緣層，分別于所述多晶硅層的源極摻雜區(qū)和漏極摻雜區(qū)上方形成一過孔，于所述絕緣層上沉積一金屬層，所述金屬層具一源極及一漏極，所述源極及所述漏極分別通過所述過孔與所述源極摻雜區(qū)和所述漏極摻雜區(qū)相連，其特征在于，所述柵極與柵極絕緣層間具一金屬氧化物層，所述柵極與所述金屬氧化物層覆蓋范圍相同且并未覆蓋所述輕摻雜漏極區(qū)。
10.根據(jù)權(quán)利要求9所述的薄膜晶體管陣列基板，其特征在于，所述基板與所述多晶硅層間更可包括一緩沖層。
11.根據(jù)權(quán)利要求9所述的薄膜晶體管陣列基板，其特征在于，所述金屬氧化物層的材質(zhì)為氧化銦錫。
12.根據(jù)權(quán)利要求9所述的薄膜晶體管陣列基板，其特征在于，所述金屬氧化物層與所述柵極間的尺寸偏差小于0.3um。
【文檔編號】H01L27/12GK103985716SQ201410188477
【公開日】2014年8月13日 申請日期:2014年5月6日 優(yōu)先權(quán)日:2014年5月6日
【發(fā)明者】戴天明 申請人:深圳市華星光電技術(shù)有限公司