功率半導體器件及其制造方法相關申請的交叉引用該申請要求于2013年2月26日向韓國知識產權局提交的申請?zhí)枮?0-2013-0020713的韓國專利的優(yōu)先權，該專利的公開內容通過引用并入本文。技術領域本發(fā)明涉及一種功率半導體器件及其制造方法。

背景技術：
絕緣柵雙極性晶體管（IGBT）是具有利用金屬氧化物半導體（MOS）制造的柵且通過在其后表面上形成p型集電極層而具有雙極性的晶體管。由于研制出功率金屬氧化物半導體場效應晶體管（MOSFET），因此MOSFET已經被用于需要高速開關特性的區(qū)域。然而，由于MOSFET具有結構性限制，因此雙極性晶體管、晶閘管、柵可關斷晶閘管（GTO）等已經被用于需要高電壓的區(qū)域。IGBT具有正向損耗低、高速開關等特性，并因此擴展至無法通過現(xiàn)有晶閘管、雙極性晶體管、金屬氧化物半導體場效應晶體管（MOSFET）等實現(xiàn)的領域。回顧IGBT的工作原理，IGBT器件接通時，向陽極施加大于施加給陰極的電壓的一定量的電壓并向柵電極施加大于器件的閾值電壓的一定量的電壓，以使定位在柵電極的下部中的p型主體區(qū)域的表面的極性反向，從而形成n型通道。通過通道注入漂移區(qū)的電子電流誘使從定位在IGBT器件的下部中的高濃度p型集電極層注入空穴電流，如雙極性晶體管的基極電流。由于高濃度注入少數(shù)載流子，因此會出現(xiàn)導電率調制，通過該操作漂移區(qū)的導電率會增加數(shù)十至數(shù)百倍。與MOSFET不同，漂移區(qū)中的電阻分量因導電率調制而極低，使得IGBT可具有向其施加的極高電壓。將陰極中流動的電流分為流過通道的電子電流和流過p型主體與n型漂移區(qū)之間的交界處的空穴電流。IGBT對于襯底結構在陽極與陰極之間具有pnp結構并且沒有嵌入其中的二極管，與MOSFET不同，以使單獨的二極管需要以反平行方式相互連接。IGBT的主要特征在于保持阻斷電壓、減少傳導損耗、提高開關速度等。在相關技術中，IGBT所需的電壓的幅值往往會增加，并因此需要增加器件的耐久性。然而，因為器件被小型化，所以當電壓幅值增加時，會因器件結構而出現(xiàn)閉鎖現(xiàn)象，使得器件可能會被輕易損壞。閉鎖指的是當操作結構性存在于IGBT中的pnpn寄生晶閘管時，IGBT可以不再受柵的控制，大量電流由此流向IGBT以使器件過熱而被損壞。另外，因為器件被小型化，所以IGBT中會出現(xiàn)短路現(xiàn)象。短路主要發(fā)生在負載，例如電機等電感負載，與器件連接的情況下，是指柵在向IGBT施加高電壓并因此同時向IGBT施加高電壓和大電流的狀態(tài)下被施加電流的情況。以器件保持在前述短路狀態(tài)下而不被損壞的時間的形式來評估IGBT的抗短路性。因此，為了確保IGBT的小型化及可靠性，需要一種確保閉鎖的魯棒性并增加抗短路性的方法。以下相關技術文獻公開了與絕緣柵雙極性晶體管（IGBT）相關的本發(fā)明。然而，以下相關技術文獻的本發(fā)明不包括與本發(fā)明一樣形成在柵氧化膜的表面上的偏析阻止層，沒有公開一種用于在器件接通時增加形成在柵表面上的通道長度的結構，由此與本發(fā)明不同?！鞠嚓P技術文獻】韓國專利公開號為No.2012-0068701

技術實現(xiàn)要素：
本發(fā)明的一方面提供一種功率半導體器件，該功率半導體器件進一步包括形成在柵氧化膜表面上的偏析阻止層。本發(fā)明的一方面提供一種結構，其中在器件接通時形成在柵表面上的通道長度增加。根據(jù)本發(fā)明的一方面，提供了一種功率半導體器件，該功率半導體器件包括：第一導電型漂移層；形成在漂移層上的第二導電型主體層；形成在漂移層下方的第二導電型集電極層；通過穿透主體層及一部分漂移層而形成的第一柵；形成在主體層中并形成為與第一柵間隔開的第一導電型發(fā)射極層；遮蓋主體層及發(fā)射極層的上部并在第一柵上形成為扁平型柵的第二柵；以及形成在具有主體層、發(fā)射極層及漂移層的第一和第二柵的接觸表面之間的偏析阻止層。所述偏析阻止層可由氮化硅（SiN）形成。所述偏析阻止層的厚度可以為0.1-10nm。所述發(fā)射極層可通過向其注入第一導電型雜質，然后對其施行熱處理而形成。所述功率半導體器件還可包括形成在第一柵與第二柵之間的柵絕緣層。所述功率半導體器件還可包括形成在漂移層與集電極層之間的第一導電型緩沖層。所述功率半導體器件還可包括：形成在發(fā)射極層上并與發(fā)射極層電連接的發(fā)射極金屬層；以及形成在集電極層下方并與集電極層電連接的集電極金屬層。第一導電型可以是n型且第二導電型可以是p型。根據(jù)本發(fā)明的另一方面，提供了一種制造功率半導體器件的方法，其包括：制備第一導電型漂移層；在漂移層上形成第二導電型主體層；通過穿透主體層及一部分漂移層來形成第一柵；在第一柵的表面上形成偏析阻止層；在形成有偏析阻止層的第一柵上形成柵絕緣層并用多晶硅填充第一柵；在主體層中形成第一導電型發(fā)射極層以便與第一柵間隔開；在第一柵上形成遮蓋主體層及發(fā)射極層的上部的第二柵，該第二柵形成為扁平型柵；以及在漂移層下方形成集電極層。所述偏析阻止層可由氮化硅（SiN）形成。所述偏析阻止層的厚度可以為0.1-10nm。在發(fā)射極層形成過程中，可以將第一導電型雜質注入發(fā)射極層，然后可以對發(fā)射極層施行熱處理。制造功率半導體器件的方法還可包括：在形成第二柵之前，在第一柵與第二柵之間形成柵絕緣層。制造功率半導體器件的方法還可包括：在形成集電極層之前，在漂移層與集電極層之間形成第一導電型緩沖層。制造功率半導體器件的方法還可包括：在形成第二柵之后，在發(fā)射極層上形成與發(fā)射極層電連接的發(fā)射極金屬層；以及在形成集電極層之后，在集電極層下方形成與集電極層電連接的集電極金屬層。第一導電型可以是n型且第二導電型可以是p型。附圖說明結合附圖，根據(jù)下文的詳細描述，本發(fā)明的上述及其他方面、特征和優(yōu)勢將更清楚地得到理解，其中：圖1是根據(jù)本發(fā)明的實施方式的功率半導體器件的立體示意圖；圖2是根據(jù)本發(fā)明的實施方式的功率半導體器件的平面示意圖；圖3是根據(jù)本發(fā)明的實施方式的沿圖2的A-A'線的截面圖；圖4是根據(jù)本發(fā)明的實施方式的沿圖2的B-B'線的截面圖；圖5是根據(jù)本發(fā)明的另一實施方式的沿圖2的A-A'線的截面圖；圖6是根據(jù)本發(fā)明的另一實施方式的沿圖2的A-A'線的截面圖；圖7A-7H示出了根據(jù)本發(fā)明的實施方式的制造功率半導體器件的...