硅穿孔的制造方法
【專利摘要】本發(fā)明涉及一種硅穿孔的制造方法，包含下列步驟。提供一襯底。在該襯底中形成一通孔，此通孔有至少為lμm的直徑及至少為5μm的深度。利用第一蝕刻/沈積比來進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以及該襯底的上表面上形成一介電層。利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓。重復該第一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到一預定值。
【專利說明】硅穿孔的制造方法

【技術領域】
[0001] 本發(fā)明涉及一種硅穿孔的制造方法。

【背景技術】
[0002] 為了節(jié)省寶貴的布局空間或是增加內聯(lián)機的效率，可將多個集成電路（1C)芯片 堆棧在一起成為一個1C封裝結構。為了達到此目的，可使用一種三維（3D)堆棧封裝技 術來將復數(shù)集成電路芯片封裝在一起。此種三維（3D)堆棧封裝技術廣泛地使用到硅穿孔 (TSV)。硅穿孔（TSV)是一種垂直導電通孔，其可以完全貫穿硅晶圓、硅板、任何材料所制成 之襯底或芯片?，F(xiàn)今，3D集成電路（3DIC)被廣用至許多的領域如內存堆棧、影像感測芯片 等。
[0003] 不論單一的晶體管或是單一的內聯(lián)機，硅穿孔的體積是其一百倍或更大。由于此 種尺寸差異，不難想象，被設計用來制造傳統(tǒng)集成電路的制造方法可能無法滿足硅穿孔的 制造需求。因此需要針對硅穿孔來改造傳統(tǒng)集成電路的制造方法，以無虞地制造硅穿孔以 及傳統(tǒng)的集成電路。


【發(fā)明內容】

[0004] 本發(fā)明涉及一種硅穿孔的制造方法，以及下列步驟。提供一襯底。在該襯底中形 成一通孔，此通孔有至少為lym的直徑及至少為5μπι的深度。利用第一蝕刻/沈積比來 進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以及該襯底的上表面上形成一介 電層。利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓。重復該第 一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到一預定值。

【專利附圖】

【附圖說明】
[0005] 圖1-6顯示了根據(jù)本發(fā)明一實施例的硅穿孔（TSV)的制造方法。

【具體實施方式】
[0006] 下面將詳細地說明本發(fā)明的較佳實施例，舉凡本中所述的組件、組件子部、結構、 材料、配置等皆可不依說明的順序或所屬的實施例而任意搭配成新的實施例，這些實施例 當屬本發(fā)明之范疇。在閱讀了本發(fā)明后，熟知此項技藝者當能在不脫離本發(fā)明之精神和范 圍內，對上述的組件、組件子部、結構、材料、配置等作些許之更動與潤飾，因此本發(fā)明之專 利保護范圍須視本權利要求書所附之權利要求所界定者為準，且這些改動與潤飾當落在本 發(fā)明的權利要求內。
[0007] 本發(fā)明的實施例及圖示眾多，為了避免混淆，類似的組件系以相同或相似的標號 示之。圖示意在傳達本發(fā)明的概念及精神，故圖中的所顯示的距離、大小、比例、形狀、連接 關系….等皆為示意而非實況，所有能以相同方式達到相同功能或結果的距離、大小、比例、 形狀、連接關系….等皆可視為等效物而采用之。
[0008] 現(xiàn)在參考圖1-6,其顯示了根據(jù)本發(fā)明一實施例之硅穿孔（TSV)的制造方法。在 圖1中，提供襯底100并從襯底的前側在襯底100中形成未貫穿整合襯底的通孔150。襯底 100可以是硅基或絕緣層上覆硅襯底，或者襯底可包含淺溝渠隔離結構、被動組件如電阻、 各種摻雜區(qū)、冗余圖案及選擇性的主動組件（若依循通孔中間制造制程）。通孔150可藉由 微影制程與蝕刻所形成。通孔150系用來形成硅穿孔（TSV)。硅穿孔（在完成后）會貫穿 襯底100并物理上、電性上連接襯底100的前側與背側。硅穿孔（TSV)系用以將操作電壓 VSS、VDD或操作訊號傳遞至形成在襯底100上的集成電路（未顯示于圖中），或者在不同的 芯片之間傳遞訊號及/或電壓。相較于尋常的主動組件如晶體管，硅穿孔（TSV)具有微米 級的超大尺寸。在一實施例中，硅穿孔具有30 μ m的直徑及100 μ m的深度。在另一實施例 中，硅穿孔具有10 μπι的直徑及30 μπι的深度。在更另一實施例中，硅穿孔具有至少Ιμ-- 的直徑如6 μ m及等于或大于5 μ m的深度如10 μ m。
[0009] 接著參考圖2,在通孔150的側壁與底部以及襯底100的前表面上形成介電層10。 可由使用第一蝕刻/沈積比的高密度電漿化學氣相沈積（HDPCVD)制程形成介電層10至第 一厚度。介電層10可包含常用的介電材料二氧化硅及/或氮化硅。由化學氣相沈積制程所 形成之膜層的階梯覆蓋度取決于到達角度以及在制程中所使用到之前驅物的表面遷移率。 基本上，較大的到達角度會導致較差的階梯覆蓋度，因此得到較差的厚度均勻度及順形性。 由于通孔150的轉角（襯底與垂直側壁之交界處）具有最大的到達角度，故介電層10會在 通孔150的轉角處形成懸突。
[0010] 接著參考圖3,在介電層10上進行一形狀修整處理500。此形狀修整處理500可 以是具有第二蝕刻/沈積比的高密度電漿化學氣相沈積（HDPCVD)制程，其中第一蝕刻/沈 積比小于第二蝕刻/沈積比?；蛘撸诵螤钚拚幚?00可以是一物理濺射制程或蝕刻制 程。若此形狀修整處理500是一 HDPCVD制程時，在此處理后介電層10的厚度會些微地增 力口，且此制程可與針對圖2所述之HDPCVD于相同的處理室中原位進行。若此形狀修整處理 500是一物理濺射制程或蝕刻制程，則在此處理后介電層10的厚度會些微地減少，且此制 程可與針對圖2所述之HDPCVD在不同的處理室中進行或兩制程以不破真空的方式于相同 的主機臺架構中進行。值得一提的是，在物理濺射制程或蝕刻制程期間可使用不含氧的物 質來產生電漿或離子，使得曝露在電漿或離子中的介電層10的表面受到改質或改變而包 含來自電漿或離子中的某些原子。在一實施例中，在物理濺射制程或蝕刻制程期間可使用 含氟或含氮物質來產生電漿或離子，則曝露至此些電漿或離子之介電層10的表面會傾向 于包含氮或氟原子。例如，含氮物質可選自乂0、勵、隊、順 3、即3與其任意組合，含氟物質可 選自CF4、CHF3、SF 6、CH2F2與其任意組合。除了含氮物質及/或含氟物質外，亦可在形狀修 整處理500期間使用惰性氣體如氬與氦來增加物理轟擊的效果。在形狀修整處理500后， 應該能改善或完全消除通孔150之轉角處的介電層懸突，因此獲得預定的介電層10'的平 整輪廓。
[0011] 如果未完全消除懸突，可將針對圖2與圖3所述的制程（即介電層形成制程及形 狀修整處理）視為是一個循環(huán)而反復進行此循環(huán)，直到介電層10'的厚度到達介于至少 100nm至數(shù)百nm的預定目標值或完全消除懸突為止。藉由反復進行此循環(huán)（即介電層形成 制程及形狀修整處理）數(shù)次，所獲得的介電層10'在其厚度方向上會有氮或氟的分布界面。 相較于通孔150,懸突看似不大，但是在通孔150之轉角處的懸突可能會在后續(xù)的材料填充 制程中引發(fā)空洞問題。在硅穿孔（TSV)中的空洞會變成可靠度的弱點進而造成電失效。
[0012] 現(xiàn)在參考圖4,在介電層10'上形成一阻障/黏著/晶種層并在阻障/黏著/晶 種層上形成低電阻率材料填充通孔150。接著，進行一平坦化制程如一或多道的化學機械 研磨制程以移除多除的介電層10'、阻障/黏著/晶種層與低電阻率材料，形成全局平坦之 表面并形成平坦化的介電層10"、平坦化的阻障/黏著/晶種層20與平坦化的低電阻率材 料30。用以形成阻障/黏著/晶種層的制程系類似于用以形成介電層10的制程，但使用 物理氣相沈積（PVD)制程而非使用化學氣相沈積（CVD)制程。即，由下列方式來形成阻障 /黏著/晶種層：首先以不使用偏壓的第一物理氣相沈積制程來形成第一層的阻障/黏著 /晶種層；然后使用偏壓的第二物理氣相沈積制程來移除形成在通孔150的轉角處的懸突， 在此步驟之后阻障/黏著/晶種層的厚度會稍微增加；及交替地重復第一與第二物理氣相 沈積制程，直到阻障/黏著/晶種層達到其預定厚度或者完全移除懸突為止。應了解，阻障 /黏著/晶種層可包含數(shù)種不同的材料。因此，每一種材料可能會需要不同的靶材及獨立 的物理氣相沈積循環(huán)（即，形成阻障層所用的第一物理氣相沈積制程形成阻障層所用的第 二物理氣相沈積制程形成阻障層所用的第一物理氣相沈積制程形成阻障層所用的第二 物理氣相沈積制程形成阻障層所用的第一物理氣相沈積制程；黏著層所用的第一物理氣 相沈積制程黏著層所用的第二物理氣相沈積制程黏著層所用的第一物理氣相沈積制程 黏著層所用的第二物理氣相沈積制程黏著層所用的第一物理氣相沈積制程；晶種層所用的 第一物理氣相沈積制程晶種層所用的第二物理氣相沈積制程晶種層所用的第一物理氣 相沈積制程晶種層所用的第二物理氣相沈積制程）。低電阻率材料可藉由化學氣相沈積制 程、電鍍制程或旋涂制程所形成。阻障/黏著/晶種層可包含鉭、氮化鉭、鈦、氮化鈦、鎢、氮 化鎢、鑰、錳、錳及其任意組合。低電阻率材料可包含鎢、銅或鋁。在一較佳實施例中，阻障 層為氮化鈦及/或鈦、晶種層為銅且低電阻率材料亦為銅。
[0013] 現(xiàn)在參考圖5,在襯底100、平坦化的介電層10"、平坦化之阻障/黏著/晶種層20 與平坦化的低電阻率材料30上形成一裝置/內聯(lián)機層300。裝置/內聯(lián)機層300代表所有 選擇性的主動組件、內聯(lián)機介電層與接觸栓（若采用通孔前置制程）、金屬間介電層及所有 嵌于其中的內聯(lián)機結構。
[0014] 現(xiàn)在參考圖6,進行一背側打磨/研磨/薄化制程以裸露低電阻率材料及阻障/ 黏著/晶種層并完成包含介電層10"'、阻障/黏著/晶種層20'與導電材料30'的硅穿孔 (TSV)1000。
[0015] 由本發(fā)明的方法所制造之硅穿孔1000不會苦于懸突所造成的空洞問題，因此其 可靠度可獲得改善。
[0016] 上述實施例僅是為了方便說明而舉例，雖遭所屬【技術領域】的技術人員任意進行修 改，均不會脫離如權利要求書中所欲保護的范圍。
【權利要求】
1. 一種硅穿孔的制造方法，包含下列步驟： 提供一襯底； 在該襯底中形成一通孔，此通孔有至少為1 μ m的直徑及至少為5 μ m的深度； 利用第一蝕刻/沈積比來進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以 及該襯底的上表面上形成一介電層； 利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓；及 重復該第一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到 一預定值。
2. 如權利要求1所述的硅穿孔的制造方法，其特征在于，該第一化學氣相沈積處理是 高電漿密度化學氣相沈積處理。
3. 如權利要求2所述的硅穿孔的制造方法。其特征在于，該形狀修正處理是高電漿密 度化學氣相沈積處理。
4. 如權利要求3所述的硅穿孔的制造方法，其特征在于，該第一化學氣相沈積處理與 該形狀修正處理是原位（in-situly)進行。
5. 如權利要求2所述的硅穿孔的制造方法，其特征在于，該形狀修正處理是濺鍍處理 或蝕刻處埋。
6. 如權利要求5所述的硅穿孔的制造方法，其特征在于，該第一化學氣相沈積處理與 該形狀修正處理是異位（eX-situly)進行。
7. 如權利要求5所述的硅穿孔的制造方法。其特征在于，該第一化學氣相沈積處理與 該形狀修正處理是以不破真空的方式來進行。
8. 如權利要求1所述的硅穿孔的制造方法，更包含： 在重復該第一化學氣相沈積處理與該形狀修正處理至少一次之后，藉由不使用偏壓的 第一物理氣相沈積處理與使用偏壓的第二物理氣相沈積處理來在該介電層上形成一阻障 層。
9. 如權利要求1所述的硅穿孔的制造方法，更包含： 在重復該第一化學氣相沈積處理與該形狀修正處理至少一次之后，藉由不使用偏壓的 第一物理氣相沈積處理與使用偏壓的第二物理氣相沈積處理來形成一品種層。
10. 如權利要求1所述的硅穿孔的制造方法，更包含： 在重復該第一化學氣相沈積處理與該形狀修正處理至少一次之后，形成一低電阻率材 料填充該通孔。
【文檔編號】H01L21/768GK104124200SQ201310153051
【公開日】2014年10月29日 申請日期:2013年4月27日 優(yōu)先權日:2013年4月27日
【發(fā)明者】黃昭元, 何岳風, 楊名聲, 陳輝煌 申請人:艾芬維顧問股份有限公司