專利名稱：制造垂直平面功率mosfet的方法和制造溝槽柵極功率mosfet的方法
制造垂直平面功率MOSFET的方法和制造溝槽柵極功率MOSFET的方法相關(guān)申請(qǐng)的交叉引用將2012年I月25日提交的日本專利申請(qǐng)N0.2012-013030的公開內(nèi)容(包括說明書、附圖以及摘要)通過參考全部并入在本申請(qǐng)中。
背景技術(shù)：
本發(fā)明涉及在應(yīng)用于半導(dǎo)體器件(或者半導(dǎo)體集成電路器件)(諸如垂直平面功率MOSFET或者溝槽柵極M0SFET)以及制造半導(dǎo)體器件的方法中的器件結(jié)構(gòu)和器件制造技術(shù)時(shí)有效的技術(shù)。日本未經(jīng)審查的專利公開N0.2007-173783 (專利文獻(xiàn)I)或者與其對(duì)應(yīng)的美國專利公開N0.7，928，470 (專利文獻(xiàn)2)公開了一種技術(shù)，在該技術(shù)中，在基于硅的垂直平面功率MOSFET中，P.型體區(qū)(溝道區(qū))通過外延生長被形成在超結(jié)(super junction)漂移區(qū)的整個(gè)表面上方。此外，日本未經(jīng)審查的專利公開N0.2008-283151 (專利文獻(xiàn)3)或者與其對(duì)應(yīng)的美國專利公開N0.2011-136308 (專利文獻(xiàn)4)公開了一種技術(shù)，在該技術(shù)中，在基于硅的溝槽功率MOSFET中，P型體區(qū)(溝道區(qū))通過外延生長被形成在超結(jié)漂移區(qū)域的整個(gè)表面上方。[現(xiàn)有技術(shù)文獻(xiàn)][專利文獻(xiàn)][專利文獻(xiàn)I]日本未經(jīng)審查 的專利公開N0.2007-173783[專利文獻(xiàn)2]美國專利公開N0.7,928,470[專利文獻(xiàn)3]日本未經(jīng)審查的專利公開N0.2008-283151[專利文獻(xiàn)4]美國專利公開N0.2011-136308

發(fā)明內(nèi)容
在含有具有超結(jié)結(jié)構(gòu)的漂移區(qū)的超結(jié)功率MOSFET的制造步驟中，在形成超結(jié)結(jié)構(gòu)之后，典型地執(zhí)行引入體區(qū)等以及與其有關(guān)的熱處理。然而，在其過程中，包括在超結(jié)結(jié)構(gòu)內(nèi)的P型柱(column)區(qū)等中的每一個(gè)中的摻雜劑被擴(kuò)散，從而導(dǎo)致分散的(scattered)摻雜分布。這引起諸如在漏極與源極之間施加反向偏壓時(shí)的擊穿電壓的劣化以及導(dǎo)通電阻的增大之類的問題。已經(jīng)實(shí)現(xiàn)本發(fā)明來解決這種問題。本發(fā)明的一個(gè)目的在于提供用于半導(dǎo)體器件的高度可靠的制造過程。根據(jù)本說明書和附圖中的陳述，本發(fā)明的以上和其它目的以及新穎的特征將變得清晰。以下是對(duì)在本申請(qǐng)中公開的本發(fā)明的代表性方面的簡(jiǎn)短描述。也就是說，根據(jù)本申請(qǐng)中公開的本發(fā)明的一個(gè)方面，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區(qū)的體區(qū)是通過選擇性外延生長來形成的。以下是對(duì)根據(jù)在本申請(qǐng)中公開的本發(fā)明的代表性方面獲得的效果的簡(jiǎn)短描述。也就是說，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區(qū)的體區(qū)是通過選擇性外延生長來形成的。這能夠使包括在超結(jié)結(jié)構(gòu)內(nèi)的P型柱區(qū)等中的摻雜分布變陡峭。


圖1是用于示出作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET的芯片布局的半導(dǎo)體芯片的整個(gè)上表面的視圖；圖2為圖1的單元(cell)部分的部分切出的區(qū)域Rl的放大平面圖；圖3為與圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖；圖4為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(生長N_型硅外延層的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道(pre-channel)處理)；圖5為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型柱填充的溝槽的 步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖6為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(用于埋入P型柱的Si外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)；圖7為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(在埋入P型柱之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖8為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖9為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖10為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖11為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極電極的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);
圖12為與圖2的單元部分的部分切出的區(qū)域R2的W截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)；圖13為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成層間絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖14為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成接觸溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖15為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入P+型體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)；圖16為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理);圖17為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極絕緣膜等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片(wafer)處理的變型(先柵極處理)；圖18為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(柵極電極處理的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)；

圖19為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成表面氧化物膜等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理);圖20為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)；圖21為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)；圖22為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)；圖23為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(去除用于引入N+型源極區(qū)的抗蝕劑膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)；圖24為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(生長第一層N_型硅外延層的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);
圖25為與圖2的單元部分的部分切出的區(qū)域R2的W截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段(stage)注入到第一層N—型硅外延層中的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);圖26為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段注入到第二層K型硅外延層等中的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖27為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段注入到第三層N_型硅外延層等中之后激活退火的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖28為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖29為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖30為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；

圖31為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極電極的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);圖32為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖33為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成層間絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);圖34為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成接觸溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);圖35為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入P+型體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)；圖36為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法);
圖37為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體碳摻雜)；圖38為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2(源極碳摻雜)；圖39為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道和源極區(qū)的結(jié)構(gòu)有關(guān)的變型I(P型體&源極碳摻雜)；圖40為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2(源極碳摻雜)對(duì)應(yīng)的劑量處理的變型(碳團(tuán)簇(cluster)注入)；圖41為與圖2對(duì)應(yīng)的圖1的單元部分的部分切出的區(qū)域Rl的放大平面圖，其用于示出作為本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的溝槽柵極功率MOSFET ；圖42為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖(對(duì)應(yīng)于圖3)；圖43為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成漂移區(qū)中的超結(jié)結(jié)構(gòu)的步驟的)器 件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖44為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖45為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成要用柵極電極填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖46為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成柵極絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖47為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(沉積柵極多晶硅膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖48為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(處理柵極多晶硅膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；
圖49為與圖41的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖50為與圖41的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的制造步驟期間的(沉積表面氧化物膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖51為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(刻蝕半導(dǎo)體襯底的表面的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖52為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成SiGe體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖53為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖54為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成金屬漏極電極的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理；圖55為與圖50對(duì)應(yīng)的圖41的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的制造步驟期間的(沉積表面氧化物膜和引入SiGe區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的與形成SiGe區(qū)的方法有關(guān)的變型(離子注入方法)；圖56是用于 與前述的實(shí)施例(包括各種變型)中的每一個(gè)有關(guān)的晶片的晶面取向等的不例(凹口(notch) <110>取向)有關(guān)的補(bǔ)充說明的晶片等的總體頂視圖等；以及圖57是用于與前述的實(shí)施例(包括各種變型)中的每一個(gè)有關(guān)的晶片的晶面取向等的另一不例(凹口〈100〉取向)有關(guān)的補(bǔ)充說明的晶片等的總體頂視圖等。
具體實(shí)施例方式〈實(shí)施例的概述〉首先，將描述在本申請(qǐng)中公開的發(fā)明的代表性的實(shí)施例的概述。1、在一種制造垂直平面功率MOSFET的方法中，所述垂直平面功率MOSFET包括:(a)具有第一主表面和第二主表面的基于硅的半導(dǎo)體襯底；(b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地且重復(fù)地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的柱區(qū)和第二導(dǎo)電類型的柱區(qū)；(C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中；(d)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方；(e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中；(f)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中；(g)柵極電極，隔著柵極絕緣膜設(shè)置在半導(dǎo)體襯底的第一主表面上方；以及
(h)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接。制造垂直平面功率MOSFET的所述方法包括以下步驟:(xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)；(x2)形成要用體區(qū)填充的溝槽，以用于將體區(qū)埋入超結(jié)結(jié)構(gòu)的表面；以及(x3 )通過選擇性外延生長來填充要用體區(qū)填充的溝槽。2、在根據(jù)第I條所述的制造垂直平面功率MOSFET的方法中，體區(qū)具有摻雜有碳的區(qū)域。3、在根據(jù)第I條或第2條所述的制造垂直平面功率MOSFET的方法中，源極區(qū)具有摻雜有碳的區(qū)域。4、在根據(jù)第I 一 3條中的任一條所述的制造垂直平面功率MOSFET的方法中，第二導(dǎo)電類型的柱區(qū)被摻雜有鍺或者碳。5、在根據(jù)第I 一 4條中的任一條所述的制造垂直平面功率MOSFET的方法中，用于選擇性外延生長的生長溫度的范圍從600°C到900°C。6、在根據(jù)第3 - 5條中的任一條所述的制造垂直平面功率MOSFET的方法中，通過選擇性外延生長來形成源極區(qū)的摻雜有碳的區(qū)域。7、在根據(jù)第3 - 5條中的任一條所述的制造垂直平面功率MOSFET的方法中，通過團(tuán)簇碳的離子注入來形成源極區(qū)的摻雜有碳的區(qū)域。8、在一種制造溝槽柵極功率MOSFET的方法中，所述溝槽柵極功率MOSFET包括:(a)具有第一主表面和第二主表面的半導(dǎo)體襯底；(b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)和第二導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)；(C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中；(d)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方；(e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中；(f)從各具有第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)柱區(qū)內(nèi)延伸通過體區(qū)并且到達(dá)半導(dǎo)體襯底的第一主表面的溝 槽；(g)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中；(h)溝槽柵極電極，隔著柵極絕緣膜設(shè)置在溝槽中；(i)第二導(dǎo)電類型的SiGe外延區(qū)，設(shè)置為靠近半導(dǎo)體襯底的第一主表面以便與溝槽柵極電極相對(duì)，在SiGe外延區(qū)與溝槽柵極電極之間插入有體區(qū)；以及(j)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接。制造溝槽柵極功率MOSFET的所述方法包括以下步驟:(xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)；(x2)在基于硅的晶片的頂表面?zhèn)鹊某Y(jié)結(jié)構(gòu)上方形成第二導(dǎo)電類型的體區(qū)；(x3)在體區(qū)中形成要用SiGe外延區(qū)填充的溝槽，以便在要用SiGe外延區(qū)填充的溝槽與溝槽柵極電極之間留下體區(qū)；以及(x4)通過選擇性外延生長來填充要用SiGe外延區(qū)填充的溝槽。9、在根據(jù)第8條所述的制造溝槽柵極功率MOSFET的方法中，第二導(dǎo)電類型的每一個(gè)柱區(qū)被摻雜有鍺或者碳。10、在一種制造溝槽柵極功率MOSFET的方法中，所述溝槽柵極功率MOSFET包括:Ca)具有第一主表面和第二主表面的半導(dǎo)體襯底；(b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)和第二導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)；(C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中；(d)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方；(e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中；(f)從各具有第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)柱區(qū)內(nèi)延伸通過體區(qū)并且到達(dá)半導(dǎo)體襯底的第一主表面的溝槽；(g)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中；(h)溝槽柵極電極，隔著柵極絕緣膜設(shè)置在溝槽中；(i)第二導(dǎo)電類型的SiGe半導(dǎo)體區(qū)，設(shè)置為靠近半導(dǎo)體襯底的第一主表面以便與溝槽柵極電極相對(duì)，在SiGe半導(dǎo)體區(qū)與溝槽柵極電極之間插入有體區(qū)；以及(j)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接。制造溝槽柵極功率MOSFET的所述方法包括以下步驟:(Xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)；(x2)在基于硅的晶片的頂表面?zhèn)鹊某Y(jié)結(jié)構(gòu)上方形成第二導(dǎo)電類型的體區(qū)；(x3)在體區(qū)的表面中形成源極區(qū)；以及(x4)通過離子注入在體區(qū)的一部分中形成SiGe半導(dǎo)體區(qū)，以便在SiGe半導(dǎo)體區(qū)和溝槽柵極電極之間留下體區(qū)。11、在根據(jù)第10條所述的制造溝槽柵極功率MOSFET的方法中，第二導(dǎo)電類型的每一個(gè)柱區(qū)被摻雜有鍺或者碳。12、一種垂直平面功率MOSFET包括:(a)具有第一主表面和第二主表面的基于硅的半導(dǎo)體襯底；(b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地且重復(fù)地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的柱區(qū)和第二導(dǎo)電類型的柱區(qū)；(c)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中；(d)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方；(e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中；(f)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中；(g)柵極電極，隔著柵極絕緣膜設(shè)置在半導(dǎo)體襯底的第一主表面上方；以及(h)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接。這里，體區(qū)是通過選擇性外延生長形成的。13、在根據(jù)第12條所述的垂直平面功率MOSFET中，體區(qū)具有摻雜有碳的區(qū)域。14、在根據(jù)第12條 或第13條所述的垂直平面功率MOSFET中，源極區(qū)具有摻雜有碳的區(qū)域。15、在根據(jù)第12 - 14條中的任一條所述的垂直平面功率MOSFET中，第二導(dǎo)電類型的柱區(qū)被摻雜有鍺或者碳。16、在根據(jù)第14條或第15條所述的垂直平面功率MOSFET中，通過選擇性外延生長來形成源極區(qū)的摻雜有碳的區(qū)域。17、在根據(jù)第14條或第15條所述的垂直平面功率MOSFET中，通過團(tuán)簇碳的離子注入來形成源極區(qū)的摻雜有碳的區(qū)域。18、一種溝槽柵極功率MOSFET包括:(a)具有第一主表面和第二主表面的半導(dǎo)體襯底；(b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)和第二導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)；(C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中；(d)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方；(e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中；(f)從各具有第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)柱區(qū)內(nèi)延伸通過體區(qū)并且到達(dá)半導(dǎo)體襯底的第一主表面的溝槽；(g)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中；(h)溝槽柵極電極，隔著柵極絕緣膜設(shè)置在溝槽中；(i)第二導(dǎo)電類型的SiGe外延區(qū)，設(shè)置為靠近半導(dǎo)體襯底的第一主表面以便與溝槽柵極電極相對(duì)，在SiGe外延區(qū)與溝槽柵極電極之間插入有體區(qū)；以及(j)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接。19、在根據(jù)第18條所述的溝槽柵極功率MOSFET中，SiGe外延區(qū)是通過選擇性外延生長形成的。20、在根據(jù)第18條所述的溝槽柵極功率MOSFET中，SiGe外延區(qū)是通過將Ge離子注入體區(qū)中形成的?！幢旧暾?qǐng)中的描述形式、基本術(shù)語及其用法的說明>1、在本申請(qǐng)中，如果必要的話，為了方便起見，實(shí)施例的描述可以使得實(shí)施例在其描述中被分成多個(gè)節(jié)。然而，除非特別地明確地描述否則它們決不彼此無關(guān)或者彼此不同，并且單個(gè)示例的獨(dú)立部分中的一個(gè)為其它的部分或者整個(gè)的細(xì)節(jié)、變體等。原則上，將省略相似的部分的重復(fù)描述。除非特別地明確地描述，否則實(shí)施例中的每一個(gè)組成元件不是必不可少的，除非該組成元件理論上被限制于給定數(shù)量，或者除非從上下文中很明顯該組成元件為必不可少的。此外，在本申請(qǐng)中，在提到“半導(dǎo)體器件”時(shí)，它主要指的是各種獨(dú)立的晶體管(有源元件)或者在其中電阻器、電容器等被集成在半導(dǎo)體芯片等(例如，單晶硅襯底)上的這種獨(dú)立的晶體管周圍的器件。可以示出的各種晶體管的代表性的示例包括由MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)代表的MISFET (金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)?？梢允境龅母鞣N獨(dú)立的晶體管的代表性的示例包括功率MOSFET和IGBT (絕緣柵雙極晶體管)。這些代表性的示例通常被分類為功率半導(dǎo)體器件，并且不僅包括功率MOSFET和IGBT，而且包括雙極型功率晶體管、晶閘管(thyristor)、功率二極管等。功率MOS FET的代表性的形式是其頂表面上有源極電極且其背表面上有漏極電極的雙擴(kuò)散的垂直功率M0SFET、或者垂直功率M0SFET。雙擴(kuò)散的垂直功率MOSFET或者垂直功率MOSFET可以主要被分類為兩種類型。第一種類型是在實(shí)施例中主要描述的平面柵極類型。第二種類型是溝槽柵極類型，諸如U-M0SFET。功率MOSFET的另一示例是LD-M0SFET (橫向擴(kuò)散的M0SFET)。2、同樣地，即使在實(shí)施例的描述等中諸如“X由A組成”這樣的措詞與材料、成分等相聯(lián)系地使用時(shí)，它也不排除包含除A以外的元素作為其主要組成元素之一的材料、成分等，除非特別地明確地描述，或者除非從上下文中很明顯它排除這種材料、成分等。例如，在提到成分時(shí)，該措辭意指“X包含A作為主要成分”等。應(yīng)當(dāng)明白，即使在提到例如“硅部件”等時(shí)，它也不限于純硅，并且還包括包含SiGe合金、包含硅作為主要成分的另一多元素合金、另一添加劑等的部件。同樣地，還應(yīng)該明白，即使在提到“硅氧化物膜”、“基于硅氧化物的絕緣膜”等時(shí)，它也不僅包括相對(duì)純的無摻雜的二氧化硅，而且包括FSG (氟硅酸鹽玻璃)、基于TEOS的硅氧化物、SiOC(硅碳氧化物)、摻雜碳的硅氧化物、OSG(有機(jī)硅酸鹽玻璃)、PSG (磷硅玻璃)、BPSG (硼磷硅玻璃)等的熱氧化膜、CVD氧化物膜、涂敷的硅氧化物(諸如SOG (旋涂式玻璃)或者NCS (納米團(tuán)簇硅石))、通過將空隙(void)引入如上所述的相同的部件中而獲得的基于硅石的低k絕緣膜(多孔的絕緣膜)、具有包含上述的這些中的任何一個(gè)作為其主要組成元素的另一基于硅的絕緣膜的復(fù)合膜、等等。
作為在半導(dǎo)體領(lǐng)域中與基于硅氧化物的絕緣膜一道普通使用的基于硅的絕緣膜，存在基于硅氮化物的絕緣膜。屬于該系統(tǒng)的材料包括SiN、SiCN、SiNH、SiCNH等。這里，在提到“硅氮化物”時(shí)，除非特別地明確地描述，否則它包括SiN和SiNH兩者。同樣地，在提到“SiCN”時(shí)，除非特別地明確地描述否則它包括SiCN和SiCNH兩者。SiC具有與SiN類似的特性，而在大多數(shù)情況下，SiON寧愿被分類為基于硅氧化物的絕緣膜。3、同樣地，還應(yīng)當(dāng)明白，雖然與圖形、位置、屬性等關(guān)聯(lián)地示出了優(yōu)選的示例，但是圖形、位置、屬性等不被嚴(yán)格地限制于其，除非特別地明確地描述或者除非從上下文中很明顯圖形、位置、屬性等被嚴(yán)格地限制于其。4、此外，在提到具體的數(shù)值或者數(shù)值量時(shí)，除非特別地明確地描述，否則它可以是大于或小于該具體的數(shù)值的值，除非該數(shù)值理論上被限制于給定數(shù)，或者除非從上下文中很明顯該數(shù)值被限制于給定數(shù)。5、當(dāng)提到“晶片”時(shí)，它典型地指的是上方形成有半導(dǎo)體器件(對(duì)于半導(dǎo)體集成電路器件或者電子器件同樣)的單晶硅晶片，但是應(yīng)當(dāng)明白，“晶片”也包括絕緣襯底和半導(dǎo)體層等的復(fù)合晶片，諸如外延晶片、SOI襯底或者LCD玻璃襯底。當(dāng)在本申請(qǐng)中提到“單晶區(qū)域”等時(shí)，它被假定為包括外延區(qū)，除非特別地明確地描述或者除非它顯然不包括。6、關(guān)于功率MOSFET等中的漂移區(qū)，出于避免由有關(guān)技術(shù)的硅限制設(shè)置的制約以便實(shí)現(xiàn)具有低導(dǎo)通電阻等的高擊穿電壓FET的目的，已經(jīng)引入超結(jié)結(jié)構(gòu)，該超結(jié)結(jié)構(gòu)在漂移區(qū)(主電流路徑)中交替地具有相對(duì)高摻雜的厚板(slab)狀的N型柱區(qū)和P型柱區(qū)。引入超結(jié)結(jié)構(gòu)的方法被大致分成三種類型的方法，即，多次外延方法、溝槽絕緣膜埋入方法和溝槽填充方法(溝槽填 充方法、自動(dòng)填充方法或者溝槽外延填充方法)。在它們之中，在其中外延生長和離子注入被重復(fù)多次的多次外延方法具有高處理/設(shè)計(jì)靈活性，并且因此具有復(fù)雜的處理步驟，導(dǎo)致高成本。在溝槽絕緣膜埋入方法中，在執(zhí)行到溝槽中的傾斜的離子注入之后，用CVD (化學(xué)氣相沉積)絕緣膜填充溝槽。溝槽絕緣膜埋入方法在處理方面簡(jiǎn)單，但是在由溝槽的面積引起的面積方面是不利的。相反，溝槽填充方法由于對(duì)用于填充外延生長的生長條件的約束而具有相對(duì)低的處理/設(shè)計(jì)靈活性，但是具有簡(jiǎn)單的處理步驟的優(yōu)點(diǎn)。一般，超結(jié)結(jié)構(gòu)為這樣以使得，已經(jīng)將相反的導(dǎo)電類型的柱狀的或者板(plate)狀的柱區(qū)基本上等距離地插入到給定導(dǎo)電類型的半導(dǎo)體區(qū)中，以便維持電荷平衡。在本申請(qǐng)中，當(dāng)提到通過溝槽填充方法形成的“超結(jié)結(jié)構(gòu)”時(shí)，它指的是，原則上，在其中已經(jīng)將相反的導(dǎo)電類型的板狀的“柱區(qū)”(其典型地被成形為像平板一樣，但是也可以是成曲線的或者彎曲的)基本上等距離地插入到給定導(dǎo)電類型的半導(dǎo)體區(qū)中以便維持電荷平衡的結(jié)構(gòu)。在實(shí)施例中，將描述通過在N型半導(dǎo)體層(例如，漂移區(qū))中平行地等距離地放置P型柱而形成的結(jié)構(gòu)。關(guān)于超結(jié)結(jié)構(gòu)，“取向”表示當(dāng)與芯片的主表面相應(yīng)地二維地觀看P型柱或者N型柱時(shí)(在與芯片或者晶片的主表面平行的平面中)包括在超結(jié)結(jié)構(gòu)內(nèi)的P型柱或者N型柱的縱向方向。注意，超結(jié)結(jié)構(gòu)不僅可以被應(yīng)用于功率M0SFET，而且可以在基本上沒有改變的情況下或者在具有必要的更替的情況下被應(yīng)用于一般功率半導(dǎo)體器件中的漂移區(qū)(可替代地，與其對(duì)應(yīng)的區(qū)域或者主電流路徑)。7、在本申請(qǐng)中，當(dāng)由(100)等示出晶面時(shí)，它被假定為包括與其等同的晶面。同樣地，當(dāng)由〈100〉、<110>等示出晶向時(shí)，它被假定為包括與其等同的晶向。[實(shí)施例的細(xì)節(jié)]將更詳細(xì)地描述實(shí)施例。在每個(gè)附圖中，相同的或者相似的部件由相同的或者類似的標(biāo)記或者附圖標(biāo)記指定，并且原則上不會(huì)重復(fù)其描述。在附圖中，當(dāng)陰影線等導(dǎo)致復(fù)雜的圖示時(shí)或者當(dāng)在要被畫陰影線的部分與未用空間之間的區(qū)別明顯時(shí)，即使在截面中陰影線等也可以被省略。與此相關(guān)，當(dāng)從描述等中很明顯該孔是二維地封閉的時(shí)等等，即使二維地封閉的孔也可以省略其背景輪廓。另一方面，即使在截面中未示出，除未用空間以外的部分也可以被畫陰影線以便清楚地顯示畫陰影線的部分不是未用空間。注意，公開了包括對(duì)于具有超結(jié)結(jié)構(gòu)的MOSFET添加碳等的填充外延技術(shù)的有關(guān)技術(shù)專利申請(qǐng)的其它示例包括:日本未經(jīng)審查的專利公開N0.2011-146429 (日本申請(qǐng)的
公開日期是2011年7月28日)。1、作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等的描述(主要參見圖1到3)這里，通過示例的方式，將具體地描述具有大約600V的源極-漏極擊穿電壓的器件。然而，應(yīng)當(dāng)明白，以下實(shí)施例還適用于具有其它擊穿電壓的器件。圖1是用于示出作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET的芯片 布局的半導(dǎo)體芯片的整個(gè)上表面的視圖。圖2為圖1的單元部分的部分切出的區(qū)域Rl的放大平面圖。圖3為與圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖?；谶@些附圖，將描述作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等。首先，基于圖1和圖2 (圖1的單元部分的部分切出的區(qū)域R1)，將描述半導(dǎo)體芯片2的總體結(jié)構(gòu)。如圖1所示，在其中元件被形成在方形或矩形板狀的基于硅的半導(dǎo)體襯底(其在被分成獨(dú)立的芯片之前是晶片)上方的功率MOSFET元件芯片2中，位于其中心部分處的金屬源極電極21占據(jù)主要面積。在金屬源極電極21之下，存在其中交替地布置大量的帶狀柵極電極12 (柵極電極)和帶狀接觸溝槽11 (每一個(gè)都延伸得足夠地長于其寬度(或在其之間的間距))的重復(fù)帶狀器件圖案區(qū)域，即，有源單元區(qū)域26。這里，單元區(qū)域26在基本上整個(gè)金屬源極區(qū)21之下伸展，并且由虛線包圍的部分Rl (單元部分的部分切出的區(qū)域Rl)是其一部分。在線狀的單元區(qū)域26的外圍上，存在用于將柵極電極12從外圍引出到外部的柵極焊盤區(qū)域23。進(jìn)一步在柵極焊盤區(qū)域23周圍，設(shè)置鋁保護(hù)環(huán)25。接下來，使用圖2和圖3，描述單元區(qū)域26 (圖1)的詳細(xì)結(jié)構(gòu)。如圖2和圖3所示，在N+型Si單晶襯底區(qū)域Is上方，設(shè)置具有超結(jié)結(jié)構(gòu)SJ的漂移區(qū)3。在漂移區(qū)3中，交替地形成各具有板狀形狀并且在與圖2和圖3的紙面垂直的方向上延伸的N型柱區(qū)NC和P型柱區(qū)PC。在該部分中，N型柱區(qū)NC用作N—型漂移區(qū)3n。注意，通過將碳或鍺(具有阻止硼擴(kuò)散的能力的元素)添加到P型柱區(qū)PC并且設(shè)置摻雜有碳或鍺的P型柱區(qū)PCC，可以減少由熱處理引起的雜質(zhì)分布的分散，但是添加碳或鍺不是強(qiáng)制性的。這里，作為添加的碳的濃度的優(yōu)選的范圍，可以通過示例的方式示出例如大約0.01到1.0at%的范圍。此外，作為添加的鍺的濃度或者鍺的成分的優(yōu)選的范圍，可以通過示例的方式示出例如大約5到30at%的范圍。這里，如果漂移區(qū)的擊穿電壓被假設(shè)為大約600V，則作為其優(yōu)選的厚度，可以通過示例的方式示出例如大約45iim。作為每個(gè)N型柱區(qū)的優(yōu)選的寬度，可以通過示例的方式示出例如大約6 ym。同樣地，作為每個(gè)P型柱區(qū)的優(yōu)選的寬度，可以通過示例的方式示出例如大約4iim。注意,N型柱區(qū)的每個(gè)側(cè)表面的下部的內(nèi)角(inner angle)典型地為88到90度。在漂移區(qū)3的上端部(靠近襯底上表面Ia)中，設(shè)置形成溝道區(qū)的P型體區(qū)6。在P型體區(qū)6中，設(shè)置N+型源極區(qū)15。設(shè)置P+型體接觸區(qū)19以便和N+型源極區(qū)15接觸。在半導(dǎo)體襯底2的器件表面Ia側(cè)，隔著柵極絕緣膜7設(shè)置每個(gè)多晶硅柵極電極12。每個(gè)多晶硅柵極電極12被層間絕緣膜8覆蓋。在層間絕緣膜8中，接觸溝槽被形成并且用鎢塞9(通常隔著Ti/TiN、TiW等的阻擋金屬層)填充。在層間絕緣膜8上方，形成基于鋁的金屬源極電極21 (通常隔著Ti/TiN、TiW等的阻擋金屬層)以便與鎢塞9耦接。注意，如例如圖42所示，還可以在沒有插入鎢塞9的情況下直接形成金屬源極電極21。在基于鋁的金屬源極電極21上方，形成例如基于聚酰亞胺的絕緣膜10作為最后的鈍化膜10。注意，在這里，示意性地示出與源極焊盤開口對(duì)應(yīng)的最后的鈍化膜10的開口，但是實(shí)際的源極焊盤開口更寬。最后的鈍化膜10的優(yōu)選的示例不僅包括聚酰亞胺樹脂(基于聚酰亞胺的樹脂)、BCB (苯并環(huán)丁烯)等的有機(jī)單層膜，而且包括:包含以從下到上的順序示出的基于等離子體TEOS (正硅酸乙酯)的硅氧化物膜或者其它硅氧化物膜、硅氮化物膜、基于聚酰亞胺的樹脂膜等的有機(jī)/無機(jī)復(fù)合的最后的鈍化膜，包含以從下到上的順序示出的硅氧化物膜、硅氮化物膜等的無機(jī)的最后的鈍化膜，等等。另一方面，漂移區(qū)3的下端部用作N+型漏極區(qū)4 (S卩，N+型半導(dǎo)體襯底ls)，并且，在N+型漏極區(qū)4的背表面Ib側(cè)，形成金屬漏極電極5 (包括例如以離硅襯底的距離增大的順序示出的Ti/Ni/Au 層)。如稍后將描述的，通過選擇性外延生長來形成P型體區(qū)6。與通過包括離子注入、激活熱處理等的典型的方法來形成P型體區(qū)6的情況對(duì)比，這可以防止包括在超結(jié)結(jié)構(gòu)SG內(nèi)的每個(gè)P型柱區(qū)PC等中的雜質(zhì)分布被分散。2、本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的描述(主要參見圖4到16)在該節(jié)中，將描述意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的基于溝槽填充方法的制造方法的示例。圖4為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(生長N_型硅外延層的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖5為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型柱填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖6為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(用于埋入P型柱的Si外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖7為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(在埋入P型柱之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖8為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖9為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖10為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖11為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極電極的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖12為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖13為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成層間絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖14為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成接觸溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖15為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入P+型體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。圖16為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)。基于這些附圖，將描述本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理。首先，如圖4所示，制備半導(dǎo)體晶片1，在該半導(dǎo)體晶片I中，在摻雜有例如銻(具有例如IO18到IO1Vcm3量級(jí)的濃度)的N+型單晶硅襯底Is (其在這里為例如200 Φ晶片，但是晶片的直徑還可以為150Φ、300Φ和450Φ中的任意一個(gè))上方，形成摻雜有磷并且具有大約45 μ m的厚度的N型外延層Ie (具有例如大約1015/cm3量級(jí)的濃度的漂移區(qū))(在擊穿電壓為大約600V的假定之下)。注意，N+型單晶硅襯底Is的厚度為例如大約500到1000 μ mD接下來，如圖5所示，在半導(dǎo)體晶片I的器件表面Ia (與背表面Ib相對(duì)的主表面)上方，形成用于形成要用由例如P-TEOS (等離子體正硅酸乙酯)等制成的P型柱填充的溝槽的硬掩模17 (注意，還可以通過在沒有使用硬掩模的情況下使用抗蝕劑作為掩模來形成溝槽)。接下來，通過使用用于形成要用P型柱填充的溝槽的圖案化的硬掩模17作為掩模，干法刻蝕(作為刻蝕氣體，可以通過示例的方式示出基于SF6/02或者基于HBr/Cl的氣體)N型外延層Ie等以便形成要用P型柱填充的溝槽16。隨后，通過使用例如用于硅氧化物膜的基于氟酸的刻蝕劑來去除不再需要的硬掩模膜17。接下來，如圖6所示，對(duì)于要用P型柱填充的溝槽16執(zhí)行填充外延生長，以便形成用于埋入的P型柱的P型Si外延層18 (具有例如大約IO1Vcm3量級(jí)的濃度)?？梢允境龅挠糜谔畛渫庋由L的條件的示例包括:沉積室中的5kPa到IlOkPa的氣壓、900到1100°C的沉積溫度、DCS (即，二氯甲硅烷)的硅源氣體、氫氯化物的刻蝕劑氣體以及乙硼烷的硼摻雜劑源氣體。注意，當(dāng)要形成摻雜有鍺或者碳的P型柱區(qū)PCC時(shí)，根據(jù)碳和鍺中的哪一種要被添加到其來添加以下中的任意一個(gè)。也就是說，可以通過示例的方式示出例如MMS(單甲基硅燒(Monomethylsilane))的碳摻雜劑源氣體和鍺燒(monogerman)的鍺摻雜劑源氣體。接下來，如圖7所示，通過平坦化步驟(例如，CMP (化學(xué)機(jī)械拋光))去除要用P型柱填充的溝槽16外部的用于嵌入的P型柱的P型Si外延層18，而使半導(dǎo)體晶片I的表面Ia平坦化。因此,形成P型柱區(qū)PC和N型柱區(qū)NC。注意，在這里，還可以不僅通過溝槽填充方法而且通過多次外延方法來形成如圖7所示的超結(jié)結(jié)構(gòu)。接下來，如圖8所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于形成要用P型體區(qū)(諸如基于TEOS的硅氧化物膜)填充的溝槽的處理的硬掩模20。在這時(shí)候，用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20中的與溝槽對(duì)應(yīng)的開口的寬度為例如大約I到2iim。接下來，通過使用用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20，通過例如干法刻蝕來形成要用P型體區(qū)填充的溝槽22(要用溝道區(qū)填充的溝槽)。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第一種方法，即，全干法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約I U m?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約 4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過各向同性的干法刻蝕來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約I Pm?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約IOPa的處理氣壓，例如作為50sccm、IOOsccm和50sccm的Ar、CF4和O2的氣體條件、流量等,例如80W的ICP激勵(lì)功率，例如IOW的施加于臺(tái)級(jí)的功率，等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第二種方法，即，干法&濕法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約lum。可以示出的用于刻蝕處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備,例如大約4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過濕法刻蝕(各向同性刻蝕)來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約I μ m?？梢允境龅目涛g劑的優(yōu)選的示例包括氟酸、硝酸、醋酸等的水溶液。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第三種方法，即，全濕法刻蝕方法)，可以通過示例的方式示出以下的方法。也就是說，通過使用包含KOH等的各向異性濕法刻蝕劑的各向異性濕法刻蝕的一個(gè)步驟來實(shí)現(xiàn)該方法。在該情況下，每個(gè)側(cè)壁表現(xiàn)出在自身與水平面(與晶片的主表面平行的平面)之間具有54度角的(111)面。接下來，如圖9所示，通過選擇性外延生長來使要用P型體區(qū)填充的溝槽23中的每一個(gè)填充有硼摻雜的Si外延層。作為用于選擇性外延生長的條件的優(yōu)選的示例，可以示出以下。也就是說，處理溫度為例如大約750到900°C (或者750到850°C )，處理氣壓為例如大約1.3kPa到IOlkPa,沉積時(shí)間為例如5到30分鐘，并且例如H2、DCS (二氯甲硅烷)、HCl和B2H6的氣體條件、流量等為大約10000到20000sccm、300到500sccm、300到800sccm、以及100到500sccm。注意，當(dāng)存在其中要形成S1: C層的部分時(shí),在該部分中進(jìn)一步添加前述的麗S (單甲基硅烷)。流量被調(diào)節(jié)在例如大約50到lOOsccm的范圍內(nèi)，使得碳濃度為例如大約0.05at%到0.lat%。作為用于選擇性外延生長的前體(precursor),還可以不僅使用DCS，而且使用TCS (三氯硅烷)。如果還考慮這些前體，則用于前述的選擇性外延生長的溫度的優(yōu)選的范圍為大約600到900°C (更優(yōu)選地，大約650到850°C )。處理氣壓的優(yōu)選的范圍可以被調(diào)節(jié)為大約660Pa到大氣壓。接下來，如圖10所示，通過平坦化步驟(例如，CMP)，去除整個(gè)用于形成要用P型體區(qū)填充的溝槽的 處理的硬掩模20以及P型Si選擇性的外延層23的一部分。結(jié)果，P型Si選擇性的外延層23用作P型體區(qū)(溝道區(qū))6。接下來，如圖11所示，在圖10中示出的狀態(tài)中，通過例如熱氧化等將柵極絕緣膜7形成在晶片I的基本上整個(gè)器件表面Ia (第一主表面)上方。然后，在晶片I的基本上整個(gè)器件表面Ia上方的柵極絕緣膜7上方，通過例如CVD (化學(xué)氣相沉積)沉積多晶硅膜12作為柵極電極材料等。然后，通過利用例如典型的光刻使多晶硅膜12和柵極絕緣膜7圖案化，多晶硅膜12被處理為形成柵極電極12。然后，在晶片I的器件表面Ia和柵極電極12的表面(上表面和側(cè)表面)上方，通過例如熱氧化、CVD等沉積表面氧化物膜24。接下來，如圖12所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于引入N+型源極區(qū)的抗蝕劑膜28，并且通過使用抗蝕劑膜28作為掩模，通過例如離子注入來將用于引入N+型源極區(qū)的抗蝕劑膜15引入到半導(dǎo)體區(qū)的表面區(qū)域中。其后，通過例如灰化等去除不再需要的用于引入N+型源極區(qū)的抗蝕劑膜15，并且隨后執(zhí)行激活退火。接下來，如圖13所示，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如CVD沉積由基于硅氧化物的絕緣膜等形成的層間絕緣膜8。接下來，如圖14所示，在層間絕緣膜8上方，通過例如典型的光刻來形成用于接觸溝槽處理的抗蝕劑膜29 (注意，還可以使用硅氧化物膜、硅氮化物膜等的硬掩模)。然后，通過使用用于接觸溝槽處理的抗蝕劑膜29作為掩模，接觸溝槽11通過例如各向異性干法刻蝕被開口并且根據(jù)需要在半導(dǎo)體襯底中延伸。
接下來，如圖15所示，通過例如離子注入將P+型體接觸區(qū)19引入到每個(gè)接觸溝槽11的底部處的半導(dǎo)體襯底的表面區(qū)域中。其后，通過例如灰化等去除用于接觸溝槽處理的抗蝕劑膜29，并且隨后執(zhí)行激活退火。接下來，如圖16所示，在層間絕緣膜8和每個(gè)接觸溝槽11的基本上整個(gè)內(nèi)表面上方，通過例如濺射沉積連續(xù)地沉積相對(duì)薄的(薄于稍后描述的鎢膜)鈦膜和氮化鈦膜作為阻擋金屬膜等。然后，在晶片I的基本上整個(gè)器件表面Ia上方的阻擋金屬膜上方，通過例如CVD沉積鎢膜以便填充接觸溝槽11。然后，通過利用回刻處理或者CMP (化學(xué)機(jī)械拋光)去除接觸孔11外部的阻擋金屬膜和鎢膜，用鎢塞9填充接觸溝槽11。然后，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如濺射沉積來沉積相對(duì)薄的(薄于稍后描述的基于鋁的金屬膜)阻擋金屬膜(諸如鈦膜、鈦膜/氮化物膜、TiW膜等)。然后，在阻擋金屬膜的基本上整個(gè)表面上方，通過例如濺射沉積來沉積基于鋁的金屬膜。然后，通過例如典型的光亥IJ，處理包括阻擋金屬膜、基于鋁的金屬膜等的金屬電極膜以便形成源極金屬電極21等。然后，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如涂敷來沉積例如基于感光性的聚酰亞胺的絕緣膜作為最后的鈍化膜10。然后，通過利用典型的光刻來處理基于感光性的聚酰亞胺的絕緣膜，最后的鈍化膜10被形成為圖案(可替代地，還可以通過使用基于非感光性的聚酰亞胺的絕緣膜來執(zhí)行圖案化)。注意，在這里，示意性地示出與源極焊盤開口對(duì)應(yīng)的最后的鈍化膜10的開口，但是實(shí)際的源極焊盤開口更寬。最后的鈍化膜10的優(yōu)選的示例不僅包括聚酰亞胺樹脂(基于聚酰亞胺的樹脂)、BCB (苯并環(huán)丁烯)等的有機(jī)單層膜，而且包括:包含以從下到上的順序示出的基于等離子體TEOS (正硅酸乙酯)的硅氧化物膜或者其它硅氧化物膜、硅氮化物膜、基于聚酰亞胺的樹脂膜等的有機(jī)/無機(jī)復(fù)合的最后的鈍化膜，包含以從下到上的順序示出的硅氧化物膜、硅氮化物膜等的無機(jī)的最后的鈍化膜，等等。然后，晶片I的背表面Ib經(jīng)受背面研磨(grinding)處理以便將晶片(具有大約500到1000 u m的原始厚度)的厚度減少到大約100到300 u m。然后，通過濺射沉積等來形成背表面金屬電極5。可以不出的背表面金屬電極5的配置的不例包括包含以離娃襯底Is的距離增大的順序示出的 鈦膜、鎳膜、金膜等的膜。其后，通過切塊(dicing)，晶片I被分割成獨(dú)立芯片以便提供分立器件2 (半導(dǎo)體芯片)。3、本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)的描述(主要參見圖17到23)在該節(jié)中，將描述與第2節(jié)中描述的制造方法不同的基于溝槽填充方法的另一示例。然而，應(yīng)當(dāng)明白，意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的基于溝槽填充方法的制造方法不限于這兩個(gè)示例，并且可以被進(jìn)行各種修改。該變型涉及圖8到12。由于使用圖4 - 7以及圖13 — 16描述的部分基本上不變，因此原則上下面僅僅給出對(duì)不同部分的描述。圖17為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極絕緣膜等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖18為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(柵極電極處理的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖19為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成表面氧化物膜等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖20為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖21為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖22為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。圖23為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(去除用于引入N+型源極區(qū)的抗蝕劑膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。基于這些附圖，將描述本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的變型(先柵極處理)。接下來，如圖17所示，在圖7中示出的狀態(tài)中，通過例如熱氧化等將柵極絕緣膜7形成在晶片I的基本上整個(gè)器件表面Ia (第一主表面)上方。然后，在晶片I的基本上整個(gè)器件表面Ia上方的柵極絕緣膜7上方，通過例如CVD (化學(xué)氣相沉積)沉積多晶硅膜12作為柵極電極材料等。然后，通過利用例如典型的光刻使多晶硅膜12和柵極絕緣膜7圖案化，多晶硅膜12被處理為形成柵極電極12。然后，通過典型的光刻，在多晶硅膜12上方，形成用于柵極電極處理的抗蝕劑膜32。接下來，如圖18所示，通過例如各向異性干法刻蝕來處理多晶硅膜12和柵極絕緣膜7，以便形成柵極電極12。其后，通過例如灰化等去除不再需要的用于柵極電極處理的抗蝕劑膜32。接下來，如圖19所示，在晶片I的器件表面Ia和柵極電極12的表面(上表面和側(cè)表面)上方，通過例如熱氧化、CVD等沉積表面氧化物膜24。然后，通過例如典型的光刻，在晶片I的器件表面Ia側(cè)上，形成用于形成要用P型體區(qū)填充的溝槽的處理的抗蝕劑膜20r。

接下來，如圖20所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于形成要用P型體區(qū)(諸如基于TEOS的硅氧化物膜)填充的溝槽的處理的硬掩模20。在這時(shí)候，用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20中的與溝槽對(duì)應(yīng)的開口的寬度為例如大約I到2μπι。接下來，通過使用用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20，通過例如干法刻蝕來形成要用P型體區(qū)填充的溝槽22(要用溝道區(qū)填充的溝槽)。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第一種方法，即，全干法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約I μ m?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過各向同性的干法刻蝕來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約lym?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約IOPa的處理氣壓，例如作為50sccm、IOOsccm和50sccm的Ar、CF4和O2的氣體條件、流量等，例如80W的ICP激勵(lì)功率，例如IOW的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR(電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第二種方法，即，干法&濕法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約Ιμπι。可以示出的用于刻蝕處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備,例如大約4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過濕法刻蝕(各向同性刻蝕)來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約I μ m?？梢允境龅目涛g劑的優(yōu)選的示例包括氟酸、硝酸、醋酸等的水溶液。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第三種方法，即，全濕法刻蝕方法)，可以通過示例的方式示出以下的方法。也就是說，通過使用包含KOH等的各向異性濕法刻蝕劑的各向異性濕法刻蝕的一個(gè)步驟來實(shí)現(xiàn)該方法。在該情況下，每個(gè)側(cè)壁表現(xiàn)出在自身與水平面(與晶片的主表面平行的平面)之間具有54度角的(111)面。接下來，如圖21所示，通過選擇性外延生長使要用P型體區(qū)填充的溝槽23中的每一個(gè)填充有硼摻雜的Si外延層。作為用于選擇性外延生長的條件的優(yōu)選的示例，可以示出以下。也就是說，處理溫度為例如大約750到900°C (或者750到850°C )，處理氣壓為例如大約1.3kPa到IOlk Pa,沉積時(shí)間為例如5到30分鐘，并且例如H2、DCS (二氯甲硅烷)、HCl和B2H6的氣體條件、流量等為大約10000到20000sccm、300到500sccm、300到800sccm、以及100到500sccm。注意，當(dāng)存在其中要形成S1: C層的部分時(shí),在該部分中進(jìn)一步添加前述的麗S (單甲基硅烷)。流量被調(diào)節(jié)在例如大約50到lOOsccm的范圍內(nèi)，使得碳濃度為例如大約 0.05at% 到 0.lat%。接下來，如圖22所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于引入N+型源極區(qū)的抗蝕劑膜28，并且通過使用抗蝕劑膜28作為掩模，通過例如離子注入來將用于引入N+型源極區(qū)的抗蝕劑膜15引入到半導(dǎo)體區(qū)的表面區(qū)域中。其后，通過例如灰化等去除不再需要的用于引入N+型源極區(qū)的抗蝕劑膜15，并且執(zhí)行激活退火，如圖23所示。其后，處理移到圖13中示出的步驟，并且執(zhí)行圖13到16中示出的處理。4、本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)的描述(主要參見圖24到36)在該節(jié)中，將描述意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的基于多次外延方法的制造方法的示例。然而，意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的基于多次外延方法的制造方法不限于這兩個(gè)示例，并且可以被進(jìn)行各種修改。該示例涉及與第2節(jié)的圖4 一 7有關(guān)的處理的變型而其他基本上相同。將主要描述其中多次外延方法被應(yīng)用于先溝道處理(第2節(jié))的情況，但是應(yīng)當(dāng)明白，多次外延方法也類似地適用于先柵極處理(第3節(jié))。圖24為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(生長第一層N_型硅外延層的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖25為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段注入到第一層N—型硅外延層中的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖26為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段注入到第二層N—型硅外延層等中的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖27為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(將硼離子多階段注入到第三層K型硅外延層等中之后激活退火的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖28為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成要用P型體區(qū)填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖29為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖30為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的選擇性外延生長之后的平坦化的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施 例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖31為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成柵極電極的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖32為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖33為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成層間絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖34為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成接觸溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖35為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(引入P+型體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。圖36為與圖2的單元部分的部分切出的區(qū)域R2的A-A'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極等的步驟的)器件截面圖，其用于示出本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)?；谶@些附圖，將描述本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法(先溝道處理)中的晶片處理的變型(多次外延方法)。如圖24所示，制備摻雜有例如銻(具有例如IO18到IO1Vcm3量級(jí)的濃度)的N+型單晶硅襯底Is(其在這里為例如200 Φ晶片，但是晶片的直徑還可以為150 Φ ,300 Φ和450 Φ中的任意一個(gè))。注意，N+型單晶硅襯底Is的厚度為例如大約500到1000 μ m。接下來，在N+型單晶娃襯底Is (半導(dǎo)體晶片I)的器件表面Ia (第一主表面)上方,形成摻雜有磷并且具有例如大約15 μ m的厚度的第一層f型硅外延層Iel (具有例如大約1015/cm3量級(jí)的濃度)(在擊穿電壓為大約600V的假定之下)。接下來，如圖25所示，重復(fù)地執(zhí)行到不同深度的例如硼離子等的離子注入以便引入多級(jí)硼離子注入?yún)^(qū)31。其后，根據(jù)需要執(zhí)行表面平坦化。接下來，如圖26所示，重復(fù)圖24和圖25中示出的處理例如大約三次，以便在第一層N_型硅外延層Iel上方連續(xù)地形成第二層N_型硅外延層le2 (具有例如1015/cm3量級(jí)的濃度)和第三層N_型硅外延層le3 (具有例如IO1Vcm3的量級(jí)的濃度)。結(jié)果，第一層N_型娃外延層le1、第二層N型娃外延層le2和第三層N型娃外延層le3,即,N型娃外延層Ie中的多級(jí)硼離子注入?yún)^(qū)31用作每個(gè)一體化的P型柱區(qū)PC。另一方面，沒有P型柱區(qū)PC的部分用作N型柱區(qū)NC。接下來，如圖27所示，執(zhí)行引入的雜質(zhì)的激活退火，并且根據(jù)需要執(zhí)行表面平坦化。接下來，如圖28所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于形成要用P型體區(qū)(諸如基于TEOS的硅氧化物膜)填充的溝槽的處理的硬掩模20。在這時(shí)候，用于形成要用P型體 區(qū)填充的溝槽的處理的硬掩模20中的與溝槽對(duì)應(yīng)的開口的寬度為例如大約I到2μπι。接下來，通過使用用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20，通過例如干法刻蝕來形成要用P型體區(qū)填充的溝槽22(要用溝道區(qū)填充的溝槽)。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第一種方法，即，全干法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約I μ m?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過各向同性的干法刻蝕來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約I μ m?？梢允境龅挠糜诳涛g處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備，例如大約IOPa的處理氣壓，例如作為50sccm、IOOsccm和50sccm的Ar、CF4和O2的氣體條件、流量等,例如80W的ICP激勵(lì)功率，例如IOW的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第二種方法，即，干法&濕法刻蝕方法)，可以通過示例的方式示出包括以下第一和第二步驟的方法。也就是說，在第一步驟(I)中，通過各向異性干法刻蝕來將半導(dǎo)體襯底刻蝕掉例如大約Ιμπι。可以示出的用于刻蝕處理等的條件的優(yōu)選的示例包括:使用高密度等離子體刻蝕設(shè)備(諸如ICP (感應(yīng)耦合等離子體)刻蝕機(jī))作為刻蝕設(shè)備,例如大約4Pa的處理氣壓，例如作為200sccm、IOOsccm和70sccm的Ar、SF6和O2的氣體條件、流量等，例如150W的ICP激勵(lì)功率，例如20W的施加于臺(tái)級(jí)的功率，等等。注意，刻蝕設(shè)備還可以為ECR (電子回旋共振)刻蝕機(jī)(高密度等離子體刻蝕設(shè)備)或者其它形式的干法刻蝕機(jī)。然而，在使用高密度等離子體刻蝕設(shè)備的情況下，可以確保高選擇性。隨后，在第二步驟(2)中，通過濕法刻蝕(各向同性刻蝕)來將半導(dǎo)體襯底進(jìn)一步刻蝕掉例如大約I μ m。可以示出的刻蝕劑的優(yōu)選的示例包括氟酸、硝酸、醋酸等的水溶液。作為用于要用P型體區(qū)填充的溝槽的干法刻蝕方法的優(yōu)選的示例(第三種方法，即，全濕法刻蝕方法)，可以通過示例的方式示出以下的方法。也就是說，通過使用包含KOH等的各向異性濕法刻蝕劑的各向異性濕法刻蝕的一個(gè)步驟來實(shí)現(xiàn)該方法。在該情況下，每個(gè)側(cè)壁表現(xiàn)出在自身與水平面(與晶片的主表面平行的平面)之間具有54度角的(111)面。接下來，如圖29所示，通過選擇性外延生長使要用P型體區(qū)填充的溝槽23中的每一個(gè)填充有硼摻雜的Si外延層。作為用于選擇性外延生長的條件的優(yōu)選的示例，可以示出以下。也就是說，處理溫度為例如大約750到900°C (或者750到850°C )，處理氣壓為例如大約1.3kPa到IOlkPa,沉積時(shí)間為例如5到30分鐘，并且例如H2、DCS (二氯甲硅烷)、HC1和B2H6的氣體條件、流量等為大約10000到20000sccm、300到500sccm、300到800sccm、以及100到500sccm。注意，當(dāng)存在其中要形成S1: C層的部分時(shí),在該部分中進(jìn)一步添加前述的MMS (單甲基硅烷)。流量被調(diào)節(jié)在例如大約50到IOOsccm的范圍內(nèi)，使得碳濃度為例如大約 0.05at% 到 0.lat%。

接下來，如圖30所示，通過平坦化步驟(例如，CMP)，去除整個(gè)用于形成要用P型體區(qū)填充的溝槽的處理的硬掩模20以及P型Si選擇性的外延層23的一部分。結(jié)果，P型Si選擇性的外延層23用作P型體區(qū)(溝道區(qū))6。接下來，如圖31所示，在圖30中示出的狀態(tài)中，通過例如熱氧化等將柵極絕緣膜7形成在晶片I的基本上整個(gè)器件表面Ia (第一主表面)上方。然后，在晶片I的基本上整個(gè)器件表面Ia上方的柵極絕緣膜7上方，通過例如CVD沉積多晶硅膜12作為柵極電極材料等。然后，通過利用例如典型的光刻使多晶硅膜12和柵極絕緣膜7圖案化，多晶硅膜12被處理為形成柵極電極12。然后，在晶片I的器件表面Ia和柵極電極12的表面(上表面和側(cè)表面)上方，通過例如熱氧化、CVD等沉積表面氧化物膜24。接下來，如圖32所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于引入N+型源極區(qū)的抗蝕劑膜28，并且通過使用抗蝕劑膜28作為掩模，通過例如離子注入來將用于引入N+型源極區(qū)的抗蝕劑膜15引入到半導(dǎo)體區(qū)的表面區(qū)域中。其后，通過例如灰化等去除不再需要的用于引入N+型源極區(qū)的抗蝕劑膜15，并且隨后執(zhí)行激活退火。接下來，如圖33所示，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如CVD沉積由基于硅氧化物的絕緣膜等形成的層間絕緣膜8。接下來，如圖34所示，在層間絕緣膜8上方，通過例如典型的光刻來形成用于接觸溝槽處理的抗蝕劑膜29 (注意，還可以使用硅氧化物膜、硅氮化物膜等的硬掩模)。然后，通過使用用于接觸溝槽處理的抗蝕劑膜29作為掩模，接觸溝槽11通過例如各向異性干法刻蝕被開口并且根據(jù)需要在半導(dǎo)體襯底中延伸。接下來，如圖35所示，通過例如離子注入將P+型體接觸區(qū)19引入到每個(gè)接觸溝槽11的底部處的半導(dǎo)體襯底的表面區(qū)域中。其后，通過例如灰化等去除用于接觸溝槽處理的抗蝕劑膜29，并且隨后執(zhí)行激活退火。接下來，如圖36所示，在層間絕緣膜8和每個(gè)接觸溝槽11的基本上整個(gè)內(nèi)表面上方，通過例如濺射沉積連續(xù)地沉積相對(duì)薄的(薄于稍后描述的鎢膜)鈦膜和氮化鈦膜作為阻擋金屬膜等。然后，在晶片I的基本上整個(gè)器件表面Ia上方的阻擋金屬膜上方，通過例如CVD沉積鎢膜以便填充接觸溝槽11。然后，通過利用回刻處理或者CMP (化學(xué)機(jī)械拋光)去除接觸孔11外部的阻擋金屬膜和鎢膜，用鎢塞9填充接觸溝槽11。然后，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如濺射沉積來沉積相對(duì)薄的(薄于稍后描述的基于鋁的金屬膜)阻擋金屬膜(諸如鈦膜、鈦膜/氮化物膜、TiW膜等)。然后，在阻擋金屬膜的基本上整個(gè)表面上方，通過例如濺射沉積來沉積基于鋁的金屬膜。然后，通過例如典型的光亥IJ，處理包括阻擋金屬膜、基于鋁的金屬膜等的金屬電極膜以便形成源極金屬電極21等。然后，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如涂敷來沉積基于感光性的聚酰亞胺的絕緣膜作為最后的鈍化膜10。然后，通過利用典型的光刻來處理基于感光性的聚酰亞胺的絕緣膜，最后的鈍化膜10被形成為圖案(可替代地，還可以通過使用基于非感光性的聚酰亞胺的絕緣膜來執(zhí)行圖案化)。注意，在這里，示意性地示出與源極焊盤開口對(duì)應(yīng)的最后的鈍化膜10的開口，但是實(shí)際的源極焊盤開口更寬。最后的鈍化膜10的優(yōu)選的示例不僅包括聚酰亞胺樹脂(基于聚酰亞胺的樹脂)、BCB (苯并環(huán)丁烯)等的有機(jī)單層膜，而且包括:包含以從下到上的順序示出的基于等離子體TEOS (正硅酸乙酯)的硅氧化物膜或者其它硅氧化物膜、硅氮化物膜、基于聚酰亞胺的樹脂膜等的有機(jī)/無機(jī)復(fù)合的最后的鈍化膜，包含以從下到 上的順序示出的硅氧化物膜、硅氮化物膜等的無機(jī)的最后的鈍化膜，等等。然后，晶片I的背表面Ib經(jīng)受背面研磨處理以便將晶片(具有大約500到1000的原始厚度)的厚度減少到大約100到300 ym。然后，通過濺射沉積等來形成背表面金屬電極5?？梢允境龅谋潮砻娼饘匐姌O5的配置的示例包括包含以離硅襯底Is的距離增大的順序示出的鈦膜、鎳膜、金膜等的膜。其后，通過切塊，晶片I被分割成獨(dú)立芯片以便提供分立器件2 (半導(dǎo)體芯片)。5、與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體碳摻雜)的描述(主要參見圖37)在該節(jié)中，將描述意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的變型。第2-4節(jié)中的任一節(jié)基本上可適用于器件的制造方法。第5-8節(jié)的器件結(jié)構(gòu)中的每一個(gè)的特性特征在于，P型體區(qū)6 (溝道區(qū))或者N+型源極區(qū)15中的每個(gè)具有例如其摻雜有碳的部分。圖37為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體碳摻雜)。基于該附圖，將描述與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體碳摻雜)。該示例的特征在于，如圖37所示，與圖3的結(jié)構(gòu)相比，在每個(gè)P型體區(qū)6中設(shè)置P型體內(nèi)碳摻雜區(qū)6c。當(dāng)存在這種P型體內(nèi)碳摻雜區(qū)6c時(shí)，實(shí)現(xiàn)阻止硼由于熱處理而被擴(kuò)散到外部的效果。因此，可以保持每個(gè)P型體區(qū)6中的陡峭的雜質(zhì)分布。結(jié)果，還可以抑制導(dǎo)通電阻的增大。碳摻雜的量的優(yōu)選的范圍為例如大約0.01到lat%(更優(yōu)選地，大約0.05到 0.5at%)。注意，在制造方法方面，在其間添加碳的時(shí)段可以被適當(dāng)?shù)卦O(shè)置在圖9中示出的選擇性生長的中途(相對(duì)早期)。6、與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2 (源極碳摻雜)的描述(主要參見圖38)在該節(jié)中，將描述意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的另一變型。第2-4節(jié)中的任一節(jié)基本上可適用于器件的制造方法。圖38為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2(源極碳摻雜)?；谠摳綀D，將描述與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2 (源極碳摻雜)。該示例的特征在于，如圖3 8所示，與圖3的結(jié)構(gòu)相比，在每個(gè)N+型源極區(qū)15中設(shè)置一個(gè)N+型源內(nèi)碳摻雜區(qū)15c。當(dāng)存在這種N+型源內(nèi)碳摻雜區(qū)15c時(shí)，晶格常數(shù)在該部分中減小，使得拉伸應(yīng)力作用在溝道部分上以便增大電子的遷移率。結(jié)果，導(dǎo)通電阻降低。碳摻雜的量的優(yōu)選的范圍為例如大約0.1到lat% (更優(yōu)選地，大約0.3到0.5at%)。注意，在制造方法方面，在其間添加碳的時(shí)段可以被適當(dāng)?shù)卦O(shè)置在圖9中示出的選擇性生長的中途(相對(duì)早期)。7、與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道和源極區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體&源極碳摻雜)的描述(主要參見圖39)在該節(jié)中，將描述意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的變型，其為與第5和6節(jié)的各個(gè)變型的組合有關(guān)的示例。第2-4節(jié)中的任一節(jié)基本上可適用于器件的制造方法。圖39為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道和源極區(qū)的結(jié)構(gòu)有關(guān)的變型I(P型體&源極碳摻雜)?；谠摳綀D，將描述與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的溝道和源極區(qū)的結(jié)構(gòu)有關(guān)的變型I (P型體&源極碳摻雜)。該示例的特征在于，如圖39所示，與圖3的結(jié)構(gòu)相比，N+型源內(nèi)碳摻雜區(qū)15c被設(shè)置在相應(yīng)的N+型源極區(qū)15中并且此外P型體內(nèi)碳摻雜區(qū)6c被設(shè)置在相應(yīng)的P型體區(qū)6中。注意，在制造方法方面，在其間添加碳的時(shí)段可以被適當(dāng)?shù)卦O(shè)置在圖9中示出的選擇性生長的中途(在上半時(shí)段期間相對(duì)早期以及在下半時(shí)段期間)。8、與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2 (源極碳摻雜)對(duì)應(yīng)的劑量處理的變型(碳團(tuán)簇注入)的描述(主要參見圖40)在該節(jié)中，將描述與第6節(jié)中描述的器件的制造方法有關(guān)的變型。第2-4節(jié)中的任一節(jié)基本上可以以與第6節(jié)中相同的方式適用于器件的制造方法。圖40為與圖3對(duì)應(yīng)的圖2的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖，其用于示出與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2(源極碳摻雜)對(duì)應(yīng)的劑量處理的變型(碳團(tuán)簇注入)。基于該附圖，將描述與作為本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的垂直平面功率MOSFET等中的源極區(qū)的結(jié)構(gòu)有關(guān)的變型2 (源極碳摻雜)對(duì)應(yīng)的劑量處理的變型(碳團(tuán)簇注入)。該示例的特征在于，如圖40所示，與圖38的結(jié)構(gòu)相比，用通過碳團(tuán)簇離子的離子注入而形成的碳團(tuán)簇離子注入的N+型源內(nèi)碳摻雜區(qū)15cc來代替N+型源內(nèi)碳摻雜區(qū)15c。注意，在制造方法方面，在例如圖11或者圖12中示出的狀態(tài)中，從晶片I的器件表面Ia注入碳團(tuán)簇離子。9、作為本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的溝槽柵極功率MOSFET等的描述(主要參見圖41和42)該節(jié)中描 述的示例為柵極電極周圍的周邊的結(jié)構(gòu)的變型，其意圖用于在第1、5、6和7節(jié)中描述的器件結(jié)構(gòu)中的每一個(gè)。因此，在這里給出的描述對(duì)應(yīng)于圖1到3，并且對(duì)于圖1完全相同。因此，省略其描述，并且將描述作為不同部分的圖2和圖3。圖41為與圖2對(duì)應(yīng)的圖1的單元部分的部分切出的區(qū)域Rl的放大平面圖，其用于示出作為本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的溝槽柵極功率M0SFET。圖42為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的單位有源單元區(qū)的器件截面圖(對(duì)應(yīng)于圖3)?；谶@些附圖，將描述作為本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的目標(biāo)器件的示例的溝槽柵極功率MOSFET等。接下來，使用圖41和圖42，描述單元區(qū)域26 (圖1)的詳細(xì)結(jié)構(gòu)。如圖41和圖42所示，在N+型Si單晶襯底區(qū)域Is上方，設(shè)置具有超結(jié)結(jié)構(gòu)SJ的漂移區(qū)3。在漂移區(qū)3中，交替地形成各具有板狀形狀并且在與圖41和圖42的紙面垂直的方向上延伸的N型柱區(qū)NC和P型柱區(qū)PC。在該部分中，N型柱區(qū)NC用作N—型漂移區(qū)3n。注意，通過將碳或鍺添加到P型柱區(qū)PC并且設(shè)置摻雜有碳或鍺的P型柱區(qū)PCC，可以減少由熱處理引起的雜質(zhì)分布的分散，但是添加碳或鍺不是強(qiáng)制性的。這里，如果漂移區(qū)的擊穿電壓被假設(shè)為大約600V，則作為其優(yōu)選的厚度，可以通過示例的方式示出例如大約45 iim。作為每個(gè)N型柱區(qū)的優(yōu)選的寬度，可以通過示例的方式示出例如大約6 ym。同樣地，作為每個(gè)P型柱區(qū)的優(yōu)選的寬度，可以通過示例的方式示出例如大約m。注意，N型柱區(qū)的每個(gè)側(cè)表面的下部的內(nèi)角典型地為88到90度。在漂移區(qū)3的上端部(靠近襯底上表面Ia)中，設(shè)置形成溝道區(qū)的P型體區(qū)6。在P型體區(qū)6中，設(shè)置N+型源極區(qū)15。當(dāng)從上表面上方觀看時(shí)，基于SiGe的P+型體接觸區(qū)19g被設(shè)置為和N+型源極區(qū)15接觸。在半導(dǎo)體襯底2的器件表面Ia側(cè)上，隔著柵極絕緣膜7設(shè)置多晶硅柵極電極12 (溝槽柵極部分12t處于要用柵極填充的溝槽34中)。基本上多晶硅柵極電極12的上半部被作為層間絕緣膜的表面氧化物膜24覆蓋。半導(dǎo)體襯底的器件表面Ia的其中不設(shè)置多晶硅柵極電極12的部分用作接觸溝槽11。在接觸溝槽11中，基于鋁的金屬源極電極21被形成以便隔著例如Ti/TiN、Tiff等的阻擋金屬層與N+型源極區(qū)14耦接并且與基于SiGe的P+型體接觸區(qū)19g耦接。注意，如例如圖3所示，金屬源極電極21還可以隔著鎢塞9被形成。在基于鋁的金屬源極電極21上方，作為最后的鈍化膜10，形成例如基于聚酰亞胺的絕緣膜10。注意，這里，示意性地示出與源極焊盤開口對(duì)應(yīng)的最后的鈍化膜10的開口，但是實(shí)際的源極焊盤開口更寬。最后的鈍化膜10的優(yōu)選的示例不僅包括聚酰亞胺樹脂(基于聚酰亞胺的樹脂)、BCB (苯并環(huán)丁烯)等的有機(jī)單層膜，而且包括:包含以從下到上的順序示出的基于等離子體TEOS (正硅酸乙酯)的硅氧化物膜或者其它硅氧化物膜、硅氮化物膜、基于聚酰亞胺的樹脂膜等的有機(jī)/無機(jī)復(fù)合的最后的鈍化膜，包含以從下到上的順序示出的硅氧化物膜、硅氮化物膜等的無機(jī)的最后的鈍化膜，等等。另一方面，漂移區(qū)3的下端部用作N+型漏極區(qū)4 (B卩，N+型半導(dǎo)體襯底ls)，并且，在N+型漏極區(qū)4的背表面Ib側(cè)，形成金屬漏極電極5 (包括例如以離硅襯底的距離增大的順序示出的Ti/Ni/Au層)。如稍后將描述的，在這里，通過選擇性外延生長來形成基于SiGe的P+型體接觸區(qū)19g。結(jié)果，與通過包括離子注入、激活熱處理等的典型的方法來形成基于SiGe的P+型體接觸區(qū)19g的情況相比，可以更可靠地防止包括在超結(jié)結(jié)構(gòu)SJ內(nèi)的每個(gè)P型柱區(qū)PC等中的雜質(zhì)分布的分散。另外，由于SiGe具有大于硅的晶格常數(shù)，因此每個(gè)溝道區(qū)受到與溝道方向垂直的壓應(yīng)力使得電子的遷移率提高。

10、本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理的描述(主要參見圖43-54)在該節(jié)中，將描述意圖用于第9節(jié)中描述的器件結(jié)構(gòu)的基于溝槽填充方法的制造方法的示例。然而，應(yīng)當(dāng)明白，意圖用于第I節(jié)中描述的器件結(jié)構(gòu)的基于溝槽填充方法的制造方法不限于這兩個(gè)示例，并且可以被進(jìn)行各種修改。還將明白，制造方法不限于溝槽填充方法，并且還可以基于多次外延方法。由于以下處理關(guān)于第I節(jié)中描述的圖4 - 7是基本上相同的，因此原則上下面將僅僅給出對(duì)不同部分的描述。圖43為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成漂移區(qū)中的超結(jié)結(jié)構(gòu)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖44為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(P型體區(qū)的外延生長的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖45為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成要用柵極電極填充的溝槽的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖46為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成柵極絕緣膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖47為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(沉積柵極多晶硅膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖48為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(處理柵極多晶硅膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖49為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(引入N+型源極區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖50為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(沉積表面氧化物膜的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖51為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(刻蝕半導(dǎo)體襯底的表面的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖52為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成SiGe體接觸區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖53為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成源極金屬電極的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖54為與圖41的單元部分的部分切出的區(qū)域R2的B-B'截面對(duì)應(yīng)的制造步驟期間的(形成金屬漏極電極的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。基于這些附圖，將描述本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的晶片處理。圖43示出與圖7 (圖27)所示的基本上相同的狀態(tài)。因此，在圖43中示出的狀態(tài)中，如圖44所示，在晶片I的器件表面Ia (第一主表面)側(cè)通過非選擇性的外延生長來形成溝道區(qū)外延生長層33。該層用作每個(gè)P型體區(qū)6 (溝道區(qū))。接下來，如圖45所示，在晶片I的器件表面Ia側(cè)，通過例如典型的光刻來形成用于柵極溝槽形成的抗蝕劑膜 30。然后，通過使用用于柵極溝槽形成的抗蝕劑膜30，通過例如各向異性干法刻蝕來形成要用柵極填充的溝槽34。其后，通過例如灰化等去除不再需要的用于柵極溝槽形成的抗蝕劑膜30。接下來，如圖46所示，通過例如熱氧化等，通過例如熱氧化等將柵極絕緣膜7形成在晶片I的器件表面Ia以及要用柵極填充的溝槽34的內(nèi)表面上方。接下來，如圖47所示，在晶片I的基本上整個(gè)器件表面Ia上方，通過例如CVD沉積意圖用作柵極電極的多晶硅膜12以便填充要用柵極填充的溝槽34。接下來，如圖48所示，在晶片I的器件表面Ia側(cè)，通過例如典型的光刻來形成用于柵極電極處理的抗蝕劑膜32。然后，通過使用用于柵極電極處理的抗蝕劑膜32，通過例如各向異性干法刻蝕來處理多晶硅膜12以及柵極絕緣膜7以便形成柵極電極12。接下來，如圖49所示，在圖48中示出的狀態(tài)中，例如砷離子被從晶片I的器件表面Ia側(cè)注入，以便將N+型源極區(qū)15引入到P型體區(qū)6 (溝道區(qū))的表面區(qū)域中。其后，通過例如灰化等去除不再需要的用于柵極電極處理的抗蝕劑膜32。接下來，如圖50所示，在晶片I的器件表面Ia以及每個(gè)柵極電極12的側(cè)表面和上表面上方，通過例如熱氧化等沉積用作層間絕緣膜等的表面氧化物膜24。接下來，如圖51所示，在晶片I的器件表面Ia上方，通過例如典型的光刻來形成用于接觸溝槽處理的抗蝕劑膜29。然后，通過使用用于接觸溝槽處理的抗蝕劑膜29，通過例如各向異性干法刻蝕，表面氧化物膜24被部分地去除，并且通過刻蝕超過N+型源極區(qū)15直到到達(dá)每個(gè)P型體區(qū)6中的中間點(diǎn)來去除硅襯底。以這樣的方式，形成接觸溝槽11(即，要用SiGe外延區(qū)填充的溝槽)。其后，通過例如灰化等去除不再需要的用于接觸溝槽處理的抗蝕劑膜29。接下來，如圖52所示，通過例如選擇性的SiGe外延生長，接觸溝槽11被填充回到例如N+型源極區(qū)15的上端部的高度。結(jié)果，形成基于SiGe的P+型體接觸區(qū)19g(S卩，硼摻雜的SiGe外延區(qū))。作為用于選擇性外延生長的條件的優(yōu)選的示例，可以示出以下。也就是說，處理溫度為例如大約600到700°C (即，不大于800°C )，處理氣壓為例如大約660Pa到2.7kPa，沉積時(shí)間為例如大約5到30分鐘，并且例如DCS(二氯甲硅烷)、GeH4、HCl和B2H6的氣體條件、流量等為大約50到lOOsccm、130到200sccm、20到40sccm、以及10到20sccm。注意，作為用于前述的SiGe外延生長的前體，不僅DCS而且TCS也是可適用的。如果考慮這些前體，則生長溫度的優(yōu)選的范圍可以被設(shè)定為大約550到800°C。處理氣壓的優(yōu)選的范圍可以被設(shè)定為大約660Pa到大氣壓。接下來，如圖53所示，通過例如各向異性干法刻蝕，基于SiGe的P+型體接觸區(qū)19g的表面被回刻到例如N+型源極區(qū)15的下端部周圍。然而，該步驟自然地不是必不可少的。然后，在晶片I的基本上整個(gè)器件表面Ia上方，通過例如濺射沉積來沉積相對(duì)薄的(薄于稍后描述的基于鋁的金屬膜)阻擋金屬膜(諸如鈦膜、鈦膜/鈦氮化物膜、或者TiW膜)。然后，在阻擋金屬膜的基本上整個(gè)表面上方，通過例如濺射沉積來沉積基于鋁的金屬膜。然后，通過例如典型的光刻，處理包括阻擋金屬膜、基于鋁的金屬膜等的金屬電極膜以便形成源極金屬電極21等。然后，在器件表面Ia側(cè)的晶片I的基本上整個(gè)表面上方，通過例如涂敷來沉積基于感光性的聚酰亞胺的絕緣膜作為最后的鈍化膜10。然后，通過利用典型的光刻來處理基于感光性的聚酰亞胺的絕緣膜，最后的鈍化膜10被形成為圖案(可替代地，還可以通過使用基于非感 光性的聚酰亞胺的絕緣膜來執(zhí)行圖案化)。注意，在這里，示意性地示出與源極焊盤開口對(duì)應(yīng)的最后的鈍化膜10的開口，但是實(shí)際的源極焊盤開口更寬。最后的鈍化膜10的優(yōu)選的示例不僅包括聚酰亞胺樹脂(基于聚酰亞胺的樹脂)、BCB (苯并環(huán)丁烯)等的有機(jī)單層膜，而且包括:包含以從下到上的順序示出的基于等離子體TEOS (正硅酸乙酯)的硅氧化物膜或者其它硅氧化物膜、硅氮化物膜、基于聚酰亞胺的樹脂膜等的有機(jī)/無機(jī)復(fù)合的最后的鈍化膜，包含以從下到上的順序示出的硅氧化物膜、硅氮化物膜等的無機(jī)的最后的鈍化膜，等等。然后，晶片I的背表面Ib經(jīng)受背面研磨處理以便將晶片(具有大約500到1000 μ m的原始厚度)的厚度減少到大約100到300 μ m。接下來，如圖54所示，通過濺射沉積等來形成背表面金屬電極5。可以示出的背表面金屬電極5的配置的示例包括包含以離硅襯底Is的距離增大的順序示出的鈦膜、鎳膜、金膜等的膜。其后，通過切塊，晶片I被分割成獨(dú)立芯片以便提供分立器件2(半導(dǎo)體芯片)。11、本發(fā)明的另一實(shí)施例的半導(dǎo)體器件的制造方法中的與形成SiGe區(qū)的方法有關(guān)的變型(離子注入方法)的描述(主要參見圖55)
在該節(jié)中，將描述與第10節(jié)中描述的制造過程中的形成SiGe區(qū)(體接觸區(qū))的方法有關(guān)的變型。由于該示例是與圖51和圖52有關(guān)的變型并且其他不變，因此原則上將僅僅給出對(duì)圖51和圖52中的不同部分的描述。圖55為與圖50對(duì)應(yīng)的圖41的單元部分的部分切出的區(qū)域R2的截面對(duì)應(yīng)的制造步驟期間的(沉積表面氧化物膜和引入SiGe區(qū)的步驟的)器件截面圖，其用于示出本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的與形成SiGe區(qū)的方法有關(guān)的變型(離子注入方法)。基于該附圖，將描述本發(fā)明的其它實(shí)施例的半導(dǎo)體器件的制造方法中的與形成SiGe區(qū)的方法有關(guān)的變型(離子注入方法)。在圖50中示出的狀態(tài)中，如圖55所示，通過例如典型的光刻來形成用于Ge&B離子注入的抗蝕劑膜35。通過使用用于Ge&B離子注入的抗蝕劑膜35作為離子注入掩模，例如硼離子和鍺離子GB通過例如離子注入被順序地引入到N+型源極區(qū)15和P型體區(qū)6 (溝道區(qū))中。然后，通過使用用于Ge&B離子注入的抗蝕劑膜35作為掩模，通過例如各向異性干法刻蝕去除N+型源極區(qū)15上方的表面氧化物膜24。其后，通過例如灰化等去除不再需要的用于Ge&B離子注入的抗蝕劑膜35。然后，執(zhí)行用于激活硼離子和鍺離子等的退火。結(jié)果，SiGe型P+型體接觸區(qū)19g (即，硼摻雜的SiGe半導(dǎo)體區(qū))被基本上完成從而結(jié)果得到圖52中示出的狀態(tài)。后面的步驟基本上與圖53和圖54中示出的相同。與上述實(shí)施例(包括各種變型)中的每一個(gè)有關(guān)的晶片的晶面取向等有關(guān)的補(bǔ)充說明(主要參見圖56和圖57)在此以前描述的每個(gè)示例中，除非特別地描述否則已經(jīng)基于以下第一晶向(〈100〉取向的凹口方向)給出描述。然而，將明白，出于除為形成超結(jié)結(jié)構(gòu)所需的以外的原因，也可以使用以下第二晶向(〈100〉取向的凹口方向)或者另一取向。

圖56是用于與前述的實(shí)施例(包括各種變型)中的每一個(gè)有關(guān)的晶片的晶面取向等的示例(〈110〉取向的凹口方向)有關(guān)的補(bǔ)充說明的晶片等的總體頂視圖等。圖57是用于與iu述的實(shí)施例(包括各種變型)中的每一個(gè)有關(guān)的晶片的晶面取向等的另一不例(〈ιοο>取向的凹口方向)有關(guān)的補(bǔ)充說明的晶片等的總體頂視圖等?；谶@些附圖，將給出對(duì)于與iu述的實(shí)施例(包括各種變型)中的每一個(gè)等有關(guān)的晶片的晶面取向等的補(bǔ)充說明。(I)具有〈110〉取向的凹口方向的晶片的示例(第一晶向)圖56示出具有第一晶向(〈110〉取向的凹口方向)的晶片I的整個(gè)上表面以及其每個(gè)芯片區(qū)的上表面。如圖56所示，晶片I的器件表面Ia在(100)面中，并且凹口 14的方向是〈110〉取向。晶片I的特性特征在于，在與器件表面Ia平行的平面中，由從凹口 14的方向繞晶片的中心45度旋轉(zhuǎn)得到的方向是〈100〉取向。在這里，每個(gè)芯片區(qū)2中的超結(jié)結(jié)構(gòu)SJ中的每個(gè)要用P型柱填充的溝槽16的取向平行于芯片的任意一側(cè)。每個(gè)要用P型柱填充的溝槽16的這種取向具有當(dāng)通過溝槽填充方法將溝槽16用P型柱區(qū)PC (例如，圖6)填充時(shí)改善的填充特性的優(yōu)點(diǎn)。另外，每個(gè)芯片區(qū)2中的每個(gè)平面MOSFET的柵極電極的縱向方向(溝槽柵極MOSFET的溝槽的縱向方向)也與芯片的任意一側(cè)平行。(2)具有〈110〉取向的凹口方向的晶片的示例(第二晶向)在除第一晶向以外的另一優(yōu)選的晶向中，如圖57所示，晶片I的器件表面Ia在(100)面中，并且凹口 14的方向是〈100〉取向。晶片I的特性特征在于，在與器件表面Ia平行的平面中，由從凹口 14的方向繞晶片的中心45度旋轉(zhuǎn)得到的方向是〈110〉方向。在這里，以與上面描述的相同的方式，每個(gè)芯片區(qū)2中的超結(jié)結(jié)構(gòu)SJ中的每個(gè)要用P型柱填充的溝槽16的取向平行于芯片的任意一側(cè)。每個(gè)要用P型柱填充的溝槽16的這種取向具有當(dāng)通過溝槽填充方法將溝槽16用P型柱區(qū)PC (例如，圖6)填充時(shí)改善的填充特性的優(yōu)點(diǎn)。另外，每個(gè)芯片區(qū)2中的每個(gè)平面MOSFET的柵極電極的縱向方向(溝槽柵極MOSFET的溝槽的縱向方向)也與芯片的任意一側(cè)平行。具有第二晶向的晶片對(duì)于不包括用外延層(諸如多次外延方法)填充超結(jié)結(jié)構(gòu)中的每一個(gè)溝槽的處理的方法特別地有效。13、對(duì)本發(fā)明的每個(gè)方面的考慮以及與每一個(gè)實(shí)施例有關(guān)的補(bǔ)充說明如在此以前已經(jīng)描述的，在第1-8節(jié)中的每個(gè)示例中，不通過結(jié)合離子注入與高溫激活退火(在例如950到1100°C處)而是通過相對(duì)低溫處的選擇性外延生長來執(zhí)行體區(qū)6 (溝道區(qū))的形成，從而防止包括在超結(jié)結(jié)構(gòu)SJ內(nèi)的每個(gè)P型柱區(qū)PC中的雜質(zhì)分布的分散。在這里，在Si外延生長的情況下，相對(duì)低溫表示大約750到900°C的范圍，或更優(yōu)選地大約750到850 0C o此外，在第9和10節(jié)中的每個(gè)示例中，不是體區(qū)6(溝道區(qū))，而是P+型體接觸區(qū)19通過相對(duì)低溫處的選擇性外延生長被實(shí)現(xiàn)，以便防止包括在超結(jié)結(jié)構(gòu)SJ內(nèi)的每個(gè)P型柱區(qū)PC中的雜質(zhì)分布的分散。在這里，在SiGe外延生長的情況下，相對(duì)低溫表示600到700°C的范圍，即不大于800°C。第9和10節(jié)中的示例利用通過使用通過選擇性外延生長埋入的P+型體接觸區(qū)19產(chǎn)生的與每個(gè)溝槽柵極功率MOSFET的溝道垂直的應(yīng)力，來實(shí)現(xiàn)電子的遷移率上的改善。關(guān)于此，第12節(jié)中的示例通過離子注入以及激活熱處理實(shí)現(xiàn)第9節(jié)中的結(jié)構(gòu)。14、總結(jié)雖然在此以前已經(jīng)基于其實(shí)施例具體描述了本發(fā)明人實(shí)現(xiàn)的本發(fā)明，但是本發(fā)明不限于前述的實(shí)施例 。應(yīng)當(dāng)明白，可以在不脫離其要點(diǎn)的范圍內(nèi)在本發(fā)明中進(jìn)行各種改變和修改。例如，在每個(gè)前述的實(shí)施例中，已經(jīng)通過示例的方式具體地描述了平面柵極結(jié)構(gòu)的MOS結(jié)構(gòu)。然而，應(yīng)當(dāng)明白，本發(fā)明不限于此，并且可以被類似地應(yīng)用于U-MOSFET等的溝槽柵極結(jié)構(gòu)或者LD-M0SFET。此外，作為MOSFET的布局，已經(jīng)示出了在其中以與pn柱平行的帶狀配置布置MOSFET的示例。然而，通過在與pn柱正交的方向上布置MOSFET或者以網(wǎng)格狀配置布置M0SFET，使得能夠?qū)崿F(xiàn)各種應(yīng)用。注意，在每個(gè)前述的實(shí)施例中，已經(jīng)具體地描述了其中N溝道器件主要被形成在N+型單晶硅襯底上方的N型外延層的上表面上方的配置，但是本發(fā)明不限于此。使用其中P溝道器件被形成在P+型單晶硅襯底上方的N型外延層的上表面上方的配置也可以是可能的。此外，在每個(gè)前述的實(shí)施例中，已經(jīng)主要描述了 N溝道功率(或者NPN)半導(dǎo)體，但是通過在結(jié)構(gòu)上用相反的導(dǎo)電類型代替所有區(qū)域的P和N型(PN反轉(zhuǎn))獲得P溝道功率(或者PNP)半導(dǎo)體。注意，在制造方法方面，可以適當(dāng)?shù)厥褂肞型或N型離子的選擇性的注入、P型或N型(全面或埋入的)外延生長等。此外，在前述的實(shí)施例中，已經(jīng)通過示例的方式具體地描述了功率M0SFET，但是本發(fā)明不限于此。應(yīng)當(dāng)明白，本發(fā)明也適用于各具有超結(jié)結(jié)構(gòu)的功率器件(包括IGBT和晶閘管)，即，二極管、雙極晶體管等。應(yīng)當(dāng)明白，本發(fā)明也適用于在其中這種功率M0SFET、二極管、雙極晶體管等被埋入的半導(dǎo)體集成電路器件等。此外，在每個(gè)前述的實(shí)施例中，已經(jīng)主要具體地描述了溝槽填充方法作為形成超結(jié)結(jié)構(gòu)的方法，但是本發(fā)明不限于此。例如，應(yīng)當(dāng)明白，本發(fā)明也適用于多次外延方法等。注意，在前述的實(shí)施例中，已經(jīng)具體地描述了使用單甲基硅烷等的用于碳摻雜的示例。然而，將明白本發(fā)明 不限于此，并且還可以使用例如三甲基硅烷等的液化氣體。
權(quán)利要求
1.一種制造垂直平面功率MOSFET的方法，所述垂直平面功率MOSFET包括: (a)具有第一主表面和第二主表面的基于娃的半導(dǎo)體襯底； (b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地且重復(fù)地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的柱區(qū)和第二導(dǎo)電類型的柱區(qū)； (C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中； Cd)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方； (e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中； (f)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中； (g)柵極電極，隔著柵極絕緣膜設(shè)置在半導(dǎo)體襯底的第一主表面上方；以及 (h)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接， 制造垂直平面功率MOSFET的所述方法包括以下步驟: (Xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)； (x2)形成要用體區(qū)填充的溝槽，以用于將體區(qū)埋入超結(jié)結(jié)構(gòu)的表面；以及 (x3 )通過選擇性外延生長來填充要用體區(qū)填充的溝槽。
2.根據(jù)權(quán)利要求1所述的制造垂直平面功率MOSFET的方法，其中體區(qū)具有摻雜有碳的區(qū)域。
3.根據(jù)權(quán)利要求1所述的制造垂直平面功率MOSFET的方法，其中源極區(qū)具有摻雜有碳的區(qū)域。
4.根據(jù)權(quán)利要求1所述的制造垂直平面功率MOSFET的方法，其中第二導(dǎo)電類型的柱區(qū)被摻雜有鍺或者碳。
5.根據(jù)權(quán)利要求1所述的制造垂直平面功率MOSFET的方法，其中用于選擇性外延生長的生長溫度的范圍從600°C到900°C。
6.根據(jù)權(quán)利要求3所述的制造垂直平面功率MOSFET的方法，其中通過選擇性外延生長來形成源極區(qū)的摻雜有碳的區(qū)域。
7.根據(jù)權(quán)利要求3所述的制造垂直平面功率MOSFET的方法，其中通過團(tuán)簇碳的離子注入來形成源極區(qū)的摻雜有碳的區(qū)域。
8.一種制造溝槽柵極功率MOSFET的方法，所述溝槽柵極功率MOSFET包括: (a)具有第一主表面和第二主表面的半導(dǎo)體襯底； (b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)和第二導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)； (C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中； Cd)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方； (e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中； (f)從各具有第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)柱區(qū)內(nèi)延伸通過體區(qū)并且到達(dá)半導(dǎo)體襯底的第一主表面的溝槽； (g)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中； (h)溝槽柵極電極，隔著柵極絕緣膜設(shè)置在溝槽中； (i)第二導(dǎo)電類型的SiGe外延區(qū)，設(shè)置為靠近半導(dǎo)體襯底的第一主表面以便與溝槽柵極電極相對(duì)，在SiGe外延區(qū)與溝槽柵極電極之間插入有體區(qū)；以及 (j)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接， 制造溝槽柵極功率MOSFET的所述方法包括以下步驟: (Xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)； (x2)在基于硅的晶片的頂表面?zhèn)鹊某Y(jié)結(jié)構(gòu)上方形成第二導(dǎo)電類型的體區(qū)； (x3)在體區(qū)中形成要用SiGe外延區(qū)填充的溝槽，以便在要用SiGe外延區(qū)填充的溝槽與溝槽柵極電極之間留下體區(qū)；以及 (x4)通過選擇性外延生長來填充要用SiGe外延區(qū)填充的溝槽。
9.根據(jù)權(quán)利要求8所述的制造溝槽柵極功率MOSFET的方法，其中第二導(dǎo)電類型的每一個(gè)柱區(qū)被摻雜有鍺或者碳。
10.一種制造溝槽柵極功率MOSFET的方法，所述溝槽柵極功率MOSFET包括: (a)具有第一主表面和第二主表面的半導(dǎo)體襯底； (b)具有超結(jié)結(jié)構(gòu)的漂移區(qū)，在所述超結(jié)結(jié)構(gòu)中交替地形成在半導(dǎo)體襯底中設(shè)置的第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)和第二導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)； (C)第一導(dǎo)電類型的漏極區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第二主表面的半導(dǎo)體背表面區(qū)域中； Cd)金屬漏極電極，設(shè)置在半導(dǎo)體襯底的第二主表面上方； (e)第二導(dǎo)電類型的體區(qū)，設(shè)置在半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域中； (f)從各具有第一導(dǎo)電類型的多個(gè)柱區(qū)中的每一個(gè)柱區(qū)內(nèi)延伸通過體區(qū)并且到達(dá)半導(dǎo)體襯底的第一主表面的溝槽； (g)第一導(dǎo)電類型的源極區(qū)，所述源極區(qū)為半導(dǎo)體襯底的靠近第一主表面的半導(dǎo)體頂表面區(qū)域并且被設(shè)置在體區(qū)中； (h)溝槽柵極電極，隔著柵極絕緣膜設(shè)置在溝槽中； (i)第二導(dǎo)電類型的SiGe半導(dǎo)體區(qū)，設(shè)置為靠近半導(dǎo)體襯底的第一主表面以便與溝槽柵極電極相對(duì)，在SiGe半導(dǎo)體區(qū)與溝槽柵極電極之間插入有體區(qū)；以及 (j)金屬源極電極，設(shè)置在半導(dǎo)體襯底的第一主表面上方以便與源極區(qū)電耦接， 制造溝槽柵極功率MOSFET的所述方法包括以下步驟: (Xl)在第一導(dǎo)電類型的基于硅的晶片的頂表面?zhèn)刃纬沙Y(jié)結(jié)構(gòu)； (x2)在基于硅的晶片的頂表面?zhèn)鹊某Y(jié)結(jié)構(gòu)上方形成第二導(dǎo)電類型的體區(qū)； (x3)在體區(qū)的表面中形成源極區(qū)；以及 (x4)通過離子注入在體區(qū)的一部分中形成SiGe半導(dǎo)體區(qū)，以便在SiGe半導(dǎo)體區(qū)和溝槽柵極電極之間留下體區(qū)。
11.根據(jù)權(quán)利要求10所述的制造溝槽柵極功率MOSFET的方法，其中第二導(dǎo)電類型的每 一個(gè)柱區(qū)被摻雜有鍺或者碳。
全文摘要
本發(fā)明涉及制造垂直平面功率MOSFET的方法和制造溝槽柵極功率MOSFET的方法。在含有具有超結(jié)結(jié)構(gòu)的漂移區(qū)的超結(jié)功率MOSFET的制造步驟中，在形成超結(jié)結(jié)構(gòu)之后，典型地執(zhí)行引入體區(qū)等以及與其有關(guān)的熱處理。然而，在其過程中，包括在超結(jié)結(jié)構(gòu)內(nèi)的P型柱區(qū)等中的每一個(gè)中的摻雜劑被擴(kuò)散，從而導(dǎo)致分散的摻雜分布。這引起諸如在漏極與源極之間施加反向偏壓時(shí)的擊穿電壓的劣化以及導(dǎo)通電阻的增大之類的問題。根據(jù)本發(fā)明，在制造基于硅的垂直平面功率MOSFET的方法中，形成溝道區(qū)的體區(qū)是通過選擇性外延生長來形成的。
文檔編號(hào)H01L21/336GK103227113SQ201310029580
公開日2013年7月31日 申請(qǐng)日期2013年1月25日 優(yōu)先權(quán)日2012年1月25日
發(fā)明者江口聰司, 安孫子雄哉, 小暮淳一 申請(qǐng)人:瑞薩電子株式會(huì)社